CN108054208B - 横向型氮化镓基场效应晶体管及其制作方法 - Google Patents

横向型氮化镓基场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN108054208B
CN108054208B CN201711377002.2A CN201711377002A CN108054208B CN 108054208 B CN108054208 B CN 108054208B CN 201711377002 A CN201711377002 A CN 201711377002A CN 108054208 B CN108054208 B CN 108054208B
Authority
CN
China
Prior art keywords
layer
gallium nitride
gate
drain
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711377002.2A
Other languages
English (en)
Other versions
CN108054208A (zh
Inventor
贺致远
邵伟恒
王磊
方文啸
陈义强
黄云
恩云飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronic Product Reliability and Environmental Testing Research Institute
Original Assignee
China Electronic Product Reliability and Environmental Testing Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Electronic Product Reliability and Environmental Testing Research Institute filed Critical China Electronic Product Reliability and Environmental Testing Research Institute
Priority to CN201711377002.2A priority Critical patent/CN108054208B/zh
Publication of CN108054208A publication Critical patent/CN108054208A/zh
Application granted granted Critical
Publication of CN108054208B publication Critical patent/CN108054208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种横向型氮化镓基场效应晶体管及其制作方法。该横向型氮化镓基场效应晶体管的结构中包括依次层叠设置的缓冲层、高阻层、p型掺杂的p‑GaN层、n型掺杂的n‑GaN层、沟道层、势垒层、后期器件工艺形成的台阶状的源极层和漏极层、以及绝缘介质层和栅极层,当器件处于关断状态时,栅极层施加反向电压,栅极层下方导电沟道阻断,此时,外延层中的p‑GaN层和n‑GaN层在源极层和漏极层的高压反偏作用下,形成超结结构的耗尽层,从超结理论可知,超结建立的电场垂直于漏极层和栅极层之间的电场,使得外延层中的电场更加均匀,降低了电场峰值,实现晶体管的高耐压特性。

Description

横向型氮化镓基场效应晶体管及其制作方法
技术领域
本发明涉及半导体技术领域,尤其是涉及一种横向型氮化镓基场效应晶体管及其制作方法。
背景技术
以氮化镓(GaN)为代表的第三代宽禁带半导体材料以其优越的物理和化学性质,如禁带宽度大、击穿电场强度高、饱和电子漂移速度大、抗辐射能力强、化学稳定性好等,特别适合制作高耐压、高耐温、高频、大功率电力电子器件。GaN材料另一突出的特点就是利用自身的极化效应,在非掺杂的AlGaN/GaN就可以形成电子面密度达到1013cm-2量级的高浓度二维电子气(Two-dimensional electron gas,2DEG)。2DEG面密度大、在沟道二维平面内迁移率高,利用这一特性制作的横向导通的GaN场效应晶体管是目前最常见的,也是最有潜力的外延结构形式。在传统AlGaN/GaN场效应晶体管中,由于器件导通层在半导体外延结构的表面,当器件属于关断工作状态时,器件的电场分布过于集中在外延层表面,限制了器件耐压特性。因此,如何提升该器件结构的耐压特性成为目前亟需解决的技术难点之一。
超结技术(Super Junction)来源于硅基功率绝缘栅场效应晶体管(MOSFET),外延层中的n型柱和p型柱通过电荷补偿原理将外延层中载流子浓度提高1个量级的同时,在反向耗尽状态下,实现电场在外延层中的分布接近处处相等的理想状态,使外延层耐压能力得到最优化。
在GaN材料中,也有类似的技术,如申请号201310077499.1、名称氮化镓超结器件的专利申请,其提出了一种基于超结结构的AlGaN/GaN异质结场效应晶体管。该专利的关键技术是通过离子注入的手段,在n型GaN层上形成p型GaN,从而实现超结结构。通过超结结构建立的电场垂直于栅极和漏极之间建立的电场,改变了电场的空间分布,降低了外延层中的电场最大值,因此,相应提升了击穿电压。然而该技术在实现时难度较大,这也是目前该技术难以得到有效推广的原因之一。通过离子注入手段实现p-GaN,由于十分靠近GaN异质结的有源区,将严重劣化外延层的晶体质量及外延层表面平整度,在此基础上再生长形成的AlGaN/GaN异质结界面特性也会同时劣化,也即后期器件工艺对晶体质量损伤较大,降低了2DEG的导通能力,从而影响到器件的电流传输能力及稳定性,在提升器件耐压的同时,牺牲了较大的输出特性,也不利于该结构的应用推广。
发明内容
基于此,有必要提供一种能够降低对器件损伤且能够提高耐压特性的横向型氮化镓基场效应晶体管及其制作方法。
一种横向型氮化镓基场效应晶体管,包括衬底和在所述衬底上依次层叠设置的缓冲层、高阻层、p-GaN层、n-GaN层、沟道层和势垒层;
从所述势垒层的上表面设有贯穿至所述p-GaN层的上表面的凹槽状的栅极沉积区,并在所述栅极沉积区的两侧分别设有从所述势垒层的上表面贯穿至所述p-GaN层中的源极沉积区和从所述势垒层的上表面贯穿至所述n-GaN层中的漏极沉积区;
所述横向型氮化镓基场效应晶体管还包括绝缘介质层、栅极层、源极层和漏极层,其中,所述绝缘介质层覆盖在所述栅极沉积区的底面及两侧面上并向两侧延伸至所述势垒层的上方,所述栅极层从所述栅极沉积区一侧的所述绝缘介质层的上方沿所述绝缘介质层延伸至另一侧的所述绝缘介质层的上方,所述源极层和所述漏极层分别从所述源极沉积区的底部和所述漏极沉积区的底部沿相应的侧面延伸至所述势垒层的上方,所述源极层与所述漏极层呈台阶状。
在其中一个实施例中,所述绝缘介质层的两侧边缘分别搭接在位于所述势垒层上方的所述源极层与所述漏极层之上。
在其中一个实施例中,所述衬底的材质是但不限于硅、氮化硅、蓝宝石、金刚石或氮化镓。
在其中一个实施例中,所述缓冲层是但不限于氮化铝层、氮化镓层及氮化铝镓层中的一层或多层的交替层叠结构,厚度为10nm~5μm。
在其中一个实施例中,所述高阻层的材质是但不限于本征或高阻掺杂的氮化铝、氮化镓或氮化铝镓,厚度为300nm~10μm。
在其中一个实施例中,所述p-GaN层和所述n-GaN层的厚度为50nm~1μm,掺杂浓度为1017~1019cm-3
在其中一个实施例中,所述沟道层为非掺杂的氮化镓层,厚度为1nm~500nm;所述势垒层为非掺杂的氮化铝层、氮化铝镓层及氮化铝铟层中的一层或多层的组合,厚度为1nm~50nm。
在其中一个实施例中,所述绝缘介质层的材质是但不限于SiO2、SiN、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHfOx及HfSiON中的一种或几种的组合,厚度为1nm~100nm;
所述栅极层的材质可以是但不限于Ni/Au合金、Pt/Au合金或Pd/Au合金;
所述源极层和所述漏极层的材质可以是但不限于Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/Au合金。
一种上述任一实施例所述横向型氮化镓基场效应晶体管的制作方法,包括如下步骤:
在衬底上依次生成缓冲层、高阻层、p-GaN层、n-GaN层、沟道层以及势垒层,形成二维电子气;
形成栅极沉积区、源极沉积区和漏极沉积区,其中,所述栅极沉积区为从所述势垒层的上表面贯穿至所述p-GaN层的上表面的凹槽状结构,所述源极沉积区和所述漏极沉积区位于所述栅极沉积区的两侧,且所述源极沉积区从所述势垒层的上表面贯穿至所述p-GaN层中,所述漏极沉积区从所述势垒层的上表面贯穿至所述n-GaN层中;
分别在源极沉积区和漏极沉积区的底部沿相应的侧面形成延伸至所述势垒层的上方的源极层和漏极层;
在所述栅极沉积区的底面及两侧面上形成向两侧延伸至所述势垒层的上方的绝缘介质层;
形成从所述栅极沉积区一侧的所述绝缘介质层的上方沿所述绝缘介质层延伸至另一侧的所述绝缘介质层的上方的栅极层。
在其中一个实施例中,所述缓冲层、所述高阻层、所述p-GaN层、所述n-GaN层、所述沟道层以及所述势垒层是通过金属有机化学气相沉积法或分子束外延法依次形成;
所述栅极沉积区、所述源极沉积区和所述漏极沉积区是通过干法腐蚀或湿法腐蚀工艺形成;
所述绝缘介质层是通过物理气相法、等离子增强化学气相沉积法、磁控溅射法或原子层沉积法形成;
所述栅极层、所述源极层与所述漏极层是通过光刻及电子束蒸发工艺形成。
上述横向型氮化镓基场效应晶体管及其制作方法通过优化结构设计,在氮化镓外延生长过程中直接完成了超结结构的制备,结合后期台阶电极工艺、绝缘栅工艺等,可以将后期器件工艺对器件损伤降至最低,得到的器件结构简单、耐压性能好。
具体地,该横向型氮化镓基场效应晶体管的结构中包括依次层叠设置的缓冲层、高阻层、p型掺杂的p-GaN层、n型掺杂的n-GaN层、沟道层、势垒层、后期器件工艺形成的台阶状的源极层和漏极层、以及绝缘介质层和栅极层,当器件处于导通工作状态时,在栅极层施加正向电压,此时绝缘介质层与p-GaN层的接触界面形成反型层的电子导通沟道,从源极层注入的电子通过二维电子气沟道导通到栅极区域的反型层中并最终达到漏极层,实现器件导通;当器件处于关断状态时,栅极层施加反向电压,栅极层下方导电沟道阻断,此时,外延层中的p-GaN层和n-GaN层在源极层和漏极层的高压反偏作用下,形成超结结构的耗尽层,从超结理论可知,超结建立的电场垂直于漏极层和栅极层之间的电场,使得外延层中的电场更加均匀,降低了电场峰值,实现晶体管的高耐压特性。
与传统技术相比,本发明的横向型氮化镓基场效应晶体管的制作工艺简单,避免了复杂的器件工艺造成的性能劣化。通过不同深度的台阶电极工艺,使得一次外延生长所得到的p-GaN层和n-GaN层直接形成了超结结构,免去了后期离子注入工艺,最大程度的降低了对器件有源区质量的影响,保障了器件高耐压性能和工作时的稳定性。
附图说明
图1为一实施方式的横向型氮化镓基场效应晶体管的结构示意图;
图2为图1所示横向型氮化镓基场效应晶体管的制作流程示意图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是,当元件被称为“设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1所示,一实施方式的横向型氮化镓基效应晶体管10包括衬底110和在衬底110上依次层叠设置的缓冲层120、高阻层130、p-GaN层140、n-GaN层150、沟道层160和势垒层170。
在本实施方式中,该横向型氮化镓基场效应晶体管10从势垒层170的上表面设有贯穿至p-GaN层140的上表面的凹槽状的栅极沉积区102,并在栅极沉积区102的两侧分别设有从势垒170层的上表面贯穿至p-GaN层140中的源极沉积区104和从势垒层170的上表面贯穿至n-GaN层150中的漏极沉积区106。优选的,源极沉积区104和漏极沉积区106分别位于最外两侧。
该横向型氮化镓基场效应晶体管10进一步还包括绝缘介质层180、栅极层190、源极层200和漏极层210。其中,绝缘介质层180覆盖在栅极沉积区102的底面及两侧面上并向两侧延伸至势垒层170的上方;栅极层190从栅极沉积区102一侧的绝缘介质层180的上方沿绝缘介质层180延伸至另一侧的绝缘介质层180的上方;源极层200和漏极层210分别从源极沉积区104的底部和漏极沉积区106的底部沿相应的侧面延伸至势垒层170的上方。源极层200与漏极层210呈台阶状。
在一个实施例中,绝缘介质层180的两侧边缘分别搭接在位于势垒层170上方的源极层200与漏极层210之上。绝缘介质层180在源极层200与栅极层190以及在漏极层210与栅极层190之间形成绝缘。
衬底110的材质只要能够完成氮化镓外延材料生长,形成上述横向型氮化镓基场效应晶体管10的外延结构(缓冲层120、高阻层130、p-GaN层140、n-GaN层150、沟道层160和势垒层170)的材料即可。在一个具体的实施例中,衬底110的材质是但不限于硅、氮化硅、蓝宝石、金刚石或氮化镓。
缓冲层120用于提升外延结构中晶体生长的质量。在一个具体的实施例中,缓冲层120是但不限于氮化铝层、氮化镓层及氮化铝镓层中的一层或多层的交替层叠结构,厚度为10nm~5μm。
高阻层130用于形成电子绝缘,防止沟道电子从衬底方向导通。在一个具体的实施例中,高阻层130的材质是但不限于本征或高阻掺杂的氮化铝、氮化镓或氮化铝镓,厚度为300nm~10μm。
p-GaN层140和n-GaN层150一起构成超结结构,其生长厚度及掺杂浓度可以根据相互之间的作用关系具体调整,以适应不同耐压要求的器件。在一个具体的实施例中,p-GaN层140和n-GaN层150的厚度为50nm~1μm,掺杂浓度为1017~1019cm-3
沟道层160用于形成高质量平坦的沟道结构,利于2DEG导通,在一个具体的实施例中,沟道层160为非掺杂的氮化镓层,厚度为1nm~500nm。
势垒层170用于在于沟道层160相接触的界面处形成高浓度、高迁移率的2DEG。在一个具体的实施例中,势垒层170为非掺杂的氮化铝层、氮化铝镓层及氮化铝铟层中的一层或多层的组合,厚度为1nm~50nm。
绝缘介质层180位于栅极沉积区102中以及周边区域,其材质可以是但不限于SiO2、SiN、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHfOx及HfSiON中的一种或几种的组合,厚度为1nm~100nm;
栅极层190位于绝缘介质层180之上,其材质可以是但不限于Ni/Au合金、Pt/Au合金或Pd/Au合金(“/”表示与)。
源极层200和漏极层210的材质可以是但不限于Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/Au合金。
如图2所示,本实施方式还提供了一种上述横向型氮化镓基场效应晶体管的制作方法,包括如下步骤:
步骤一:在衬底110上依次生成缓冲层120、高阻层130、p-GaN层140、n-GaN层150、沟道层160以及势垒层170,形成二维电子气162。
缓冲层120、高阻层130、p-GaN层140、n-GaN层150、沟道层160以及势垒层170可通过但不限于金属有机化学气相沉积法(MOCVD)或分子束外延法(MBE)等外延生长技术依次形成。
步骤二:形成栅极沉积区102、源极沉积区104和漏极沉积区106。
栅极沉积区102为从势垒层170的上表面贯穿至p-GaN层140的上表面的凹槽状结构,源极沉积区104和漏极沉积区106位于栅极沉积区102的两侧,且源极沉积区104从势垒层170的上表面贯穿至p-GaN层140中,漏极沉积区106从势垒层170的上表面贯穿至n-GaN层150中。
漏极沉积区106不能超过n-GaN层150。
栅极沉积区102、源极沉积区104和漏极沉积区106是通过但不限于干法腐蚀或湿法腐蚀工艺形成。
步骤三:分别在源极沉积区104和漏极沉积区106的底部沿相应的侧面形成延伸至势垒层170的上方的源极层200和漏极层210。
源极层200与漏极层210可以通过但不限于光刻及电子束蒸发工艺形成。
步骤四:在栅极沉积区的底面及两侧面上形成向两侧延伸至势垒层的上方的绝缘介质层。
绝缘介质层180可以通过但不限于物理气相法、等离子增强化学气相沉积法、磁控溅射法或原子层沉积法等介质层生长技术形成。
优选的,形成的绝缘介质层180的两侧分别搭接在位于势垒层170上方的源极层200和漏极层210的边缘。
步骤五:形成从栅极沉积区一侧的绝缘介质层的上方沿绝缘介质层延伸至另一侧的绝缘介质层的上方的栅极层。
栅极层190可以通过但不限于光刻及电子束蒸发工艺形成。
该横向型氮化镓基场效应晶体管10的结构中包括依次层叠设置的缓冲层120、高阻层130、p型掺杂的p-GaN层140、n型掺杂的n-GaN层150、沟道层160、势垒层170、后期器件工艺形成的台阶状的源极层200和漏极层210、以及绝缘介质层180和栅极层190,当器件处于导通工作状态时,在栅极层190施加正向电压,此时绝缘介质层180与p-GaN层140的接触界面形成反型层的电子导通沟道,从源极层200注入的电子通过二维电子气沟道导通到栅极区域的反型层中并最终达到漏极层210,实现器件导通;当器件处于关断状态时,栅极层190施加反向电压,栅极层190下方导电沟道阻断,此时,外延层中的p-GaN层140和n-GaN层150在源极层200和漏极层210的高压反偏作用下,形成超结结构的耗尽层,从超结理论可知,超结建立的电场垂直于漏极层200和栅极层210之间的电场,使得外延层中的电场更加均匀,降低了电场峰值,实现晶体管的高耐压特性。
与传统技术相比,本发明的横向型氮化镓基场效应晶体管的制作工艺简单,避免了复杂的器件工艺造成的性能劣化。通过不同深度的台阶电极工艺,使得一次外延生长所得到的p-GaN层140和n-GaN层150直接形成了超结结构,免去了后期离子注入工艺,最大程度的降低了对器件有源区质量的影响,保障了器件高耐压性能和工作时的稳定性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种横向型氮化镓基场效应晶体管,其特征在于,包括衬底和在所述衬底上依次层叠设置的缓冲层、高阻层、p-GaN层、n-GaN层、沟道层和势垒层;
从所述势垒层的上表面设有贯穿至所述p-GaN层的上表面的凹槽状的栅极沉积区,并在所述栅极沉积区的两侧分别设有从所述势垒层的上表面贯穿至所述p-GaN层中的源极沉积区和从所述势垒层的上表面贯穿至所述n-GaN层中的漏极沉积区;
所述横向型氮化镓基场效应晶体管还包括绝缘介质层、栅极层、源极层和漏极层,其中,所述绝缘介质层覆盖在所述栅极沉积区的底面及两侧面上并向两侧延伸至所述势垒层的上方,所述栅极层从所述栅极沉积区一侧的所述绝缘介质层的上方沿所述绝缘介质层延伸至另一侧的所述绝缘介质层的上方,所述源极层和所述漏极层分别从所述源极沉积区的底部和所述漏极沉积区的底部沿相应的侧面延伸至所述势垒层的上方,所述源极层与所述漏极层呈台阶状。
2.如权利要求1所述的横向型氮化镓基场效应晶体管,其特征在于,所述绝缘介质层的两侧边缘分别搭接在位于所述势垒层上方的所述源极层与所述漏极层之上。
3.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述衬底的材质是硅、氮化硅、蓝宝石、金刚石或氮化镓。
4.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述缓冲层是氮化铝层、氮化镓层及氮化铝镓层中的一层或多层的交替层叠结构,厚度为10nm~5μm。
5.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述高阻层的材质是本征或高阻掺杂的氮化铝、氮化镓或氮化铝镓,厚度为300nm~10μm。
6.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述p-GaN层和所述n-GaN层的厚度为50nm~1μm,掺杂浓度为1017~1019cm-3
7.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述沟道层为非掺杂的氮化镓层,厚度为1nm~500nm;所述势垒层为非掺杂的氮化铝层、氮化铝镓层及氮化铝铟层中的一层或多层的组合,厚度为1nm~50nm。
8.如权利要求1或2所述的横向型氮化镓基场效应晶体管,其特征在于,所述绝缘介质层的材质是SiO2、SiN、Al2O3、AlN、HfO2、MgO、Sc2O3、Ga2O3、AlHfOx及HfSiON中的一种或几种的组合,厚度为1nm~100nm;
所述栅极层的材质是Ni/Au合金、Pt/Au合金或Pd/Au合金;
所述源极层和所述漏极层的材质是Ti/Al/Ni/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/Au合金。
9.一种如权利要求1~8中任一项所述横向型氮化镓基场效应晶体管的制作方法,其特征在于,包括如下步骤:
在衬底上依次生成缓冲层、高阻层、p-GaN层、n-GaN层、沟道层以及势垒层,形成二维电子气;
形成栅极沉积区、源极沉积区和漏极沉积区,其中,所述栅极沉积区为从所述势垒层的上表面贯穿至所述p-GaN层的上表面的凹槽状结构,所述源极沉积区和所述漏极沉积区位于所述栅极沉积区的两侧,且所述源极沉积区从所述势垒层的上表面贯穿至所述p-GaN层中,所述漏极沉积区从所述势垒层的上表面贯穿至所述n-GaN层中;
分别在源极沉积区和漏极沉积区的底部沿相应的侧面形成延伸至所述势垒层的上方的源极层和漏极层;
在所述栅极沉积区的底面及两侧面上形成向两侧延伸至所述势垒层的上方的绝缘介质层;
形成从所述栅极沉积区一侧的所述绝缘介质层的上方沿所述绝缘介质层延伸至另一侧的所述绝缘介质层的上方的栅极层。
10.如权利要求9所述的横向型氮化镓基场效应晶体管的制作方法,其特征在于,所述缓冲层、所述高阻层、所述p-GaN层、所述n-GaN层、所述沟道层以及所述势垒层是通过金属有机化学气相沉积法或分子束外延法依次形成;
所述栅极沉积区、所述源极沉积区和所述漏极沉积区是通过干法腐蚀或湿法腐蚀工艺形成;
所述绝缘介质层是通过物理气相法、等离子增强化学气相沉积法、磁控溅射法或原子层沉积法形成;
所述栅极层、所述源极层与所述漏极层是通过光刻及电子束蒸发工艺形成。
CN201711377002.2A 2017-12-19 2017-12-19 横向型氮化镓基场效应晶体管及其制作方法 Active CN108054208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711377002.2A CN108054208B (zh) 2017-12-19 2017-12-19 横向型氮化镓基场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711377002.2A CN108054208B (zh) 2017-12-19 2017-12-19 横向型氮化镓基场效应晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN108054208A CN108054208A (zh) 2018-05-18
CN108054208B true CN108054208B (zh) 2020-07-10

Family

ID=62130102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711377002.2A Active CN108054208B (zh) 2017-12-19 2017-12-19 横向型氮化镓基场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN108054208B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192725A (zh) * 2018-09-03 2019-01-11 深圳市科创数字显示技术有限公司 一种双叠层mos-hemt
CN110379846A (zh) * 2019-07-29 2019-10-25 上海科技大学 一种氮化镓增强型垂直型晶体管组件及其制作方法
CN113257912B (zh) * 2020-02-12 2024-04-26 苏州晶界半导体有限公司 一种增强型氮化物场效应晶体管
CN111902945B (zh) * 2020-06-04 2022-05-20 英诺赛科(珠海)科技有限公司 半导体装置及其制造方法
CN117690963A (zh) * 2024-02-02 2024-03-12 深圳天狼芯半导体有限公司 一种GaN-HEMT器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278028A (ja) * 2008-05-19 2009-11-26 Toshiba Corp 半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
CN102881721B (zh) * 2012-10-26 2015-04-22 中山大学 一种混合结构场效应晶体管及其制作方法
JP6251071B2 (ja) * 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置
CN104638010B (zh) * 2015-01-21 2018-06-05 中山大学 一种横向导通的GaN常关型MISFET器件及其制作方法
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法

Also Published As

Publication number Publication date
CN108054208A (zh) 2018-05-18

Similar Documents

Publication Publication Date Title
CN108054208B (zh) 横向型氮化镓基场效应晶体管及其制作方法
JP6049674B2 (ja) デュアルゲート型iii−v族複合トランジスタ
CN107851663B (zh) 半导体器件和用于制造半导体器件的方法
JP6371986B2 (ja) 窒化物半導体構造物
JP5595685B2 (ja) 半導体装置
WO2010064362A1 (ja) 電界効果トランジスタ
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
WO2010064383A1 (ja) 電界効果トランジスタ及びその製造方法
JP5841417B2 (ja) 窒化物半導体ダイオード
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN105428412A (zh) AlGaN/GaN异质结场效应晶体管及其制备方法
WO2017014082A1 (en) Semiconductor device and method for fabricating semiconductor device
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
CN109560120B (zh) 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
WO2018223387A1 (zh) 一种增强型开关器件及其制造方法
CN113113469A (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN112018176A (zh) 一种半导体器件及其制造方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
WO2021072812A1 (zh) 横向GaN基增强型结型场效应管器件及其制备方法
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
JP6831312B2 (ja) ダイオード
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
JP2017143231A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 511300 No.78, west of Zhucun Avenue, Zhucun street, Zengcheng District, Guangzhou City, Guangdong Province

Applicant after: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute

Address before: 510610 No. 110 Zhuang Road, Tianhe District, Guangdong, Guangzhou, Dongguan

Applicant before: CHINA ELECTRONIC PRODUCT RELIABILITY AND ENVIRONMENTAL TESTING Research Institute

GR01 Patent grant
GR01 Patent grant