CN112635545A - 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 - Google Patents
具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 Download PDFInfo
- Publication number
- CN112635545A CN112635545A CN202011503224.6A CN202011503224A CN112635545A CN 112635545 A CN112635545 A CN 112635545A CN 202011503224 A CN202011503224 A CN 202011503224A CN 112635545 A CN112635545 A CN 112635545A
- Authority
- CN
- China
- Prior art keywords
- layer
- gate dielectric
- barrier layer
- dielectric layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 230000004888 barrier function Effects 0.000 claims abstract description 69
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 58
- 238000002161 passivation Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910052593 corundum Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 12
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及具有不对称栅介质层的增强型GaN基MIS‑HEMT及其制备方法，包括生长有GaN沟道层的衬底，依次层叠于沟道层上的第一AlGaN势垒层、第二AlGaN势垒层、第三AlGaN势垒层及钝化层；一栅极沟槽自钝化层的上表面延伸至第二势垒层内，包括栅介质层和栅极金属的栅极结构，其中栅极介质层覆盖栅极沟槽的底部和侧壁，与第三势垒层的上表面平齐，栅极金属填充栅极沟槽；其中覆盖于两个侧壁的栅介质层厚度不相同，沟槽底部的栅介质层厚度小于侧壁的栅介质层厚度。其改善沟道迁移率，降低导通电阻，具有较高的阈值电压和较高漏极饱和电流，提升了MIS‑HEMT的性能。
Description
技术领域
本发明涉及微电子工艺技术领域，具体涉及具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法。
背景技术
GaN属于宽禁带半导体材料，由于其饱和电子漂移速度大、击穿电场强度、热导率高，还可与AlGaN形成异质结，并在该结构界面处形成高浓度、高迁移率的二维电子气。因此，利用GaN作为大功率、高频器件，可使得器件导通电阻小、开关速度快，在无线通信、雷达和航天等领域中得到了广泛的应用。
在大功率晶体管的应用领域中，由于AlGaN/GaN异质结中较强极化电荷的存在，增强型器件的制作难度较大。采用凹槽栅法制作增强型HEMT器件通常很难保障增大器件阈值电压的同时提高电子迁移率、减小导通电阻和接入区的二维电子气浓度。同时，引入栅介质后，器件的栅电容变小，会导致栅控能力减弱，跨导降低。因此需要选择介电常数更大，介质厚度更小的材料作为栅介质，然而这样会导致器件阈值电压的降低，阈值电压会随着栅介质厚度的增大有所增大。
发明内容
针对现有技术中存在的技术问题，本发明的首要目的是提供具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法，改善沟道迁移率，降低导通电阻，有较高的阈值电压和较高漏极饱和电流，提升了MIS-HEMT的性能。
该器件通过设置三层不同Al组分的势垒层，栅极沟槽位于第三和第二势垒层中，使得残留势垒层与AlGaN势垒层的Al组分不同提升了沟道迁移率，进而设置不对称的栅介质层，且靠近源极的栅介质层厚度最大，进一步提升了漏极饱和电流。本发明的器件在增大阈值电压的同时提高电子迁移率、减小导通电阻和接入区的二维电子气浓度，增强了栅控能力，减少了跨导降低。另外，本发明的制备方法通过对工艺步骤的优化，避免了传统工艺更容易在有源区中引入等离子体损伤的缺陷，保障了迁移率。
基于上述目的，本发明至少提供如下技术方案：
具有不对称栅介质层的增强型GaN基MIS-HEMT，包括：生长有GaN沟道层的衬底，依次层叠于所述GaN沟道层上的第一AlGaN势垒层、第二AlGaN势垒层、第三AlGaN势垒层及钝化层，相邻所述AlGaN势垒层的Al组分不同；
一栅极沟槽自所述钝化层的上表面延伸至所述第二AlGaN势垒层内，所述栅极沟槽具有一个底部和两个相对设置的侧壁；
栅极结构，包括栅介质层和栅极金属，其中所述栅极介质层覆盖所述栅极沟槽的底部和侧壁，与所述第三AlGaN势垒层的上表面平齐，栅极金属填充所述栅极沟槽；
其中，覆盖于所述两个侧壁的栅介质层厚度不相同，且所述底部的栅介质层厚度小于所述侧壁的栅介质层厚度。
进一步地，还包括：源/漏极，形成于所述钝化层中，位于所述栅极结构的两侧。
进一步地，所述栅极沟槽靠近所述源极。
进一步地，所述两个相对设置的侧壁中，靠近所述源极的侧壁上的栅极介质层厚度大于另一个侧壁上的栅极介质层厚度。
进一步地，所述第三AlGaN势垒层中的Al组分高于所述第一AlGaN势垒层中的Al组分，所述第一AlGaN势垒层中的Al组分高于所述第二AlGaN势垒层中的Al组分。
进一步地，还包括AlGaN缓冲层，所述AlGaN缓冲层位于所述衬底和所述GaN沟道层之间，与所述GaN沟道层构成异质结。
进一步地，所述栅极沟槽的底部和第二AlGaN势垒层的下表面保留一定距离。
进一步地，所述栅介质层优选Al2O3。
具有不对称栅介质层的增强型GaN基MIS-HEMT的制备方法，包括以下步骤：
生长有GaN沟道层的衬底；
在所述GaN沟道层上依次外延生长相邻层之间Al组分不同的第一AlGaN势垒层、第二AlGaN势垒层和第三AlGaN势垒层；
在靠近所述第三AlGaN势垒层一端面的第三和第二AlGaN势垒层内形成第一凹槽，该第一凹槽具有一个底部和两个相对设置的侧壁；
在所述第一凹槽的底部和侧壁沉积栅介质层；
在所述势垒层和栅介质层的表面沉积钝化层；
刻蚀所述第一凹槽区域的钝化层及栅介质层形成第二凹槽，同时保留第一凹槽的两个侧壁和底部的栅介质层的厚度互不相同，且底部栅介质层厚度最小；
在该第二凹槽内沉积栅极金属，形成MIS栅极。
进一步地，形成MIS栅极之后，还包括：刻蚀栅极两侧的钝化层形成源/漏窗口，沉积金属层，形成欧姆接触源/漏电极。
进一步地，所述衬底和所述GaN沟道层之间还生长一AlGaN缓冲层。
附图说明
图1是本发明一实施例的具有不对称栅介质层的增强型GaN基MIS-HEMT器件的剖面结构示意图。
具体实施方式
接下来将结合本发明的附图对本发明实施例中的技术方案进行清楚、完整地描述，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其它实施例，均属于本发明保护的范围。本发明中的“上表面”是指沿衬底的背面指向衬底材料生长面的方向上，涉及的层的第二个表面；“下表面”即上述方向上，涉及的层的第一个表面。
下面来对本发明做进一步详细的说明。本发明的一实施例提供具有不对称栅介质层的增强型GaN基MIS-HEMT，参照图1，该器件包括：
半导体衬底101，具有依次形成在其上表面的AlGaN缓冲层102、GaN沟道层103、第一AlGaN势垒层104、第二AlGaN势垒层105、第三AlGaN势垒层106及钝化层110。
半导体衬底101例如可以是硅衬底，在一优选实施例中，选用Si(111)衬底。AlGaN缓冲层102的Al组分优选0.11。Al0.11Ga0.89N缓冲层和GaN沟道层形成Al0.11Ga0.89N/GaN异质结。相邻AlGaN势垒层之间的Al组分不同，在优选实施例中，第一势垒层104为Al0.15Ga0.85N，厚度优选10nm。第二势垒层105为Al0.11Ga0.89 N，厚度优选10nm。第三势垒层106为Al0.25Ga0.75N，厚度优选25nm。
一栅极沟槽自钝化层110的上表面依次贯穿钝化层110和第三AlGaN势垒层106延伸至第二AlGaN势垒层105内。该栅极沟槽具有一个底部和两个相对设置的侧壁，栅极沟槽的底部与第二AlGaN势垒层105的下表面保持一定距离。残留势垒层与AlGaN势垒层的Al组分不同提升了沟道迁移率。在一优选实施例中，栅极沟槽的底部与第二AlGaN势垒层105的下表面相距约5nm。优选三层不同Al组分的势垒层，栅极沟槽延伸至第二势垒层内，确保二维电子气浓度的同时，提升了常关型MIS-HEMT的阈值电压。
GaN沟道层103和Al0.15Ga0.85N势垒层104的界面上分别形成二维电子气2DEG层，电子流经该层形成导电沟道；Al0.15Ga0.85N势垒层104和Al0.11Ga0.89N势垒层105界面上分别形成二维电子气2DEG层，电子流经该层形成导电沟道；Al0.11Ga0.89 N势垒层105和Al0.25Ga0.75N势垒层106界面上分别形成二维电子气2DEG层，电子流经该层形成导电沟道。
栅极结构包括栅介质层108和栅极金属111。栅介质层108优选Al2O3。栅介质层108优选化学气相沉积CVD或者物理气相沉积PVD沉积于栅极沟槽内。栅介质层108覆盖栅极沟槽的底部和两个侧壁，与第三AlGaN势垒层106的上表面平齐，栅极金属111填充栅极沟槽。参照图1，栅极沟槽侧壁上的栅介质层厚度为L1和L2，L1≠L2。栅极沟槽底部的栅介质层厚度为H，H小于L1、L2中的任一个。
源极109和漏极107形成于钝化层110中，位于栅极结构的两侧。图1中，栅极沟槽靠近源极109，栅极沟槽的两个侧壁中，靠近源极109的侧壁上的栅极介质层厚度L1大于另一侧壁的介质层厚度L2。该优选实施例中L1＝100nm，L2＝90nm，H＝2nm。该不对称栅介质层的设置，靠近源极的栅介质厚度大于远离源极的栅介质厚度，沟槽底部的栅介质厚度最小，能够提升栅控能力，减少跨导降低，进而减少器件阈值电压的降低，使得器件具有较高的漏极饱和电流。
以下对本申请实施例中的具有不对称栅介质层的增强型GaN基MIS-HEMT的制备方法进行描述。具体地，该制备方法包括以下步骤：
提供一Si(111)衬底101，可选用直径在2-8英寸的Si衬底。选用MOCVD工艺在该硅衬底上外延厚度为20nm的AlGaN缓冲层102，该实施例中，Al组分优选0.11，接着在缓冲层102上外延厚度为15nm的GaN沟道层103，形成Al0.11Ga0.89N/GaN异质结外延片。
继续在该外延片的GaN沟道层103上依次选择性生长厚度分别为10nm的第一Al0.15Ga0.85N势垒层104、10nm的第二Al0.11Ga0.89N势垒层105和25nm的Al0.25Ga0.75N势垒层106。
在靠近第三AlGaN势垒层106左端面1μm处光刻刻蚀出宽度为1μm、深度为30nm的第一凹槽，该第一凹槽具有一底部和两个相对设置的侧壁。
选用化学气相沉积在该第一凹槽内沉积栅介质层108，该实施例中，栅介质层选用Al2O3。在其它实施例中，选用物理气相沉积栅介质层。
继续选用化学气相沉积在Al0.25Ga0.75N势垒层106以及Al2O3栅介质层的表面沉积厚度为40nm的Si3N4钝化层110。
接着，刻蚀第一凹槽区域的钝化层110和栅介质层形成第二凹槽，作为栅区，同时确保第一凹槽的两个侧壁的栅介质层的厚度不同，第一凹槽底部的栅介质层厚度小于侧壁的栅介质层厚度，即L1≠L2，H最小。优选地，L1＝100nm，L2＝90nm，H＝2nm。
随后选用电子束蒸发工艺沉积Ti/Al/Ni/Au填充第二凹槽作为栅极金属，经剥离后，形成金属绝缘体半导体MIS栅极111。
接着，在钝化层110上先光刻出源极、漏极区域，再刻蚀出源极109、漏极107窗口；
在刻蚀出源极、漏极窗口的外延片表面上通过电子束蒸发法沉积金属，之后在N2的气氛中于830℃退火形成基于Ti/Al/Ni/Au的欧姆接触电极。
最后，对已形成源极、漏极、栅极的外延片表面进行光刻，获得加厚电极图形，并采用电子束蒸发法对电极加厚处理，完成器件制作。
由此可见，本发明的制备方法更为简单，该方法通过对工艺步骤的优化，避免了传统工艺更容易在有源区中引入等离子体损伤的缺陷，保障了迁移率。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (10)
1.具有不对称栅介质层的增强型GaN基MIS-HEMT，包括生长有GaN沟道层的衬底，其特征在于，还包括：依次层叠于所述GaN沟道层上的第一AlGaN势垒层、第二AlGaN势垒层、第三AlGaN势垒层及钝化层，相邻所述AlGaN势垒层的Al组分不同；
一栅极沟槽自所述钝化层的上表面延伸至所述第二AlGaN势垒层内，所述栅极沟槽具有一个底部和两个相对设置的侧壁；
栅极结构，包括栅介质层和栅极金属，其中所述栅极介质层覆盖所述栅极沟槽的底部和侧壁，与所述第三AlGaN势垒层的上表面平齐，栅极金属填充所述栅极沟槽；
其中，覆盖于所述两个侧壁的栅介质层厚度不相同，且所述底部的栅介质层厚度小于所述侧壁的栅介质层厚度。
2.根据权利要求1的所述MIS-HEMT，其特征在于，还包括：
源/漏极，形成于所述钝化层中，位于所述栅极结构的两侧。
3.根据权利要求2的所述MIS-HEMT，其特征在于，所述栅极沟槽靠近所述源极。
4.根据权利要求3的所述MIS-HEMT，其特征在于，所述两个相对设置的侧壁中，靠近所述源极的侧壁上的栅极介质层厚度大于另一个侧壁上的栅极介质层厚度。
5.根据权利要求1的所述MIS-HEMT，其特征在于，所述第三AlGaN势垒层中的Al组分高于所述第一AlGaN势垒层中的Al组分，所述第一AlGaN势垒层中的Al组分高于所述第二AlGaN势垒层中的Al组分。
6.根据权利要求1至5之一的所述MIS-HEMT，其特征在于，还包括AlGaN缓冲层，所述AlGaN缓冲层位于所述衬底和所述GaN沟道层之间，与所述GaN沟道层构成异质结。
7.根据权利要求6的所述MIS-HEMT，其特征在于，所述栅极沟槽的底部和第二AlGaN势垒层的下表面保留一定距离；所述栅介质层优选Al2O3。
8.具有不对称栅介质层的增强型GaN基MIS-HEMT的制备方法，其特征在于，包括以下步骤：
生长有GaN沟道层的衬底；
在所述GaN沟道层上依次外延生长相邻层之间Al组分不同的第一AlGaN势垒层、第二AlGaN势垒层和第三AlGaN势垒层；
在靠近所述第三AlGaN势垒层一端面的第三和第二AlGaN势垒层内形成第一凹槽，该第一凹槽具有一个底部和两个相对设置的侧壁；
在所述第一凹槽的底部和侧壁沉积栅介质层；
在所述势垒层和栅介质层的表面沉积钝化层；
刻蚀所述第一凹槽区域的钝化层及栅介质层形成第二凹槽，同时保留第一凹槽的两个侧壁和底部的栅介质层的厚度互不相同，且底部栅介质层厚度最小；
在该第二凹槽内沉积栅极金属，形成MIS栅极。
9.根据权利要求8的所述制备方法，其特征在于，形成MIS栅极之后，还包括：刻蚀栅极两侧的钝化层形成源/漏窗口，沉积金属层，形成欧姆接触源/漏电极。
10.根据权利要求8或9的所述制备方法，其特征在于，所述衬底和所述GaN沟道层之间还生长一AlGaN缓冲层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011503224.6A CN112635545B (zh) | 2020-12-18 | 2020-12-18 | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011503224.6A CN112635545B (zh) | 2020-12-18 | 2020-12-18 | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635545A true CN112635545A (zh) | 2021-04-09 |
| CN112635545B CN112635545B (zh) | 2022-05-31 |
Family
ID=75317464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011503224.6A Active CN112635545B (zh) | 2020-12-18 | 2020-12-18 | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635545B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517335A (zh) * | 2021-06-13 | 2021-10-19 | 华南师范大学 | 一种可调节的复合凹槽栅e-hemt器件及制备方法 |
| CN114864688A (zh) * | 2022-07-05 | 2022-08-05 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件及其制造方法 |
| CN114883193A (zh) * | 2022-07-06 | 2022-08-09 | 江苏第三代半导体研究院有限公司 | 叠层栅介质层的增强型hemt器件及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452957A (zh) * | 2007-11-30 | 2009-06-10 | 南亚科技股份有限公司 | 凹入式栅极晶体管元件结构及制作方法 |
| CN102130160A (zh) * | 2011-01-06 | 2011-07-20 | 西安电子科技大学 | 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法 |
| CN104584219A (zh) * | 2012-09-28 | 2015-04-29 | 英特尔公司 | 用于非对称GaN晶体管和增强模式操作的自对准结构和方法 |
| CN105810728A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
| US20170338333A1 (en) * | 2012-10-11 | 2017-11-23 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
| CN108258043A (zh) * | 2018-01-11 | 2018-07-06 | 北京华碳科技有限责任公司 | 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法 |
| CN108598000A (zh) * | 2018-05-08 | 2018-09-28 | 西安电子科技大学 | GaN基增强型MISHEMT器件的制作方法及器件 |
| US20190109208A1 (en) * | 2016-12-31 | 2019-04-11 | South China University Of Technology | Enhancement-mode gan-based hemt device on si substrate and manufacturing method thereof |
| CN111613668A (zh) * | 2020-06-02 | 2020-09-01 | 华南师范大学 | 增强型GaN基MIS-HEMT器件及其制备方法 |
-
2020
- 2020-12-18 CN CN202011503224.6A patent/CN112635545B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101452957A (zh) * | 2007-11-30 | 2009-06-10 | 南亚科技股份有限公司 | 凹入式栅极晶体管元件结构及制作方法 |
| CN102130160A (zh) * | 2011-01-06 | 2011-07-20 | 西安电子科技大学 | 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法 |
| CN104584219A (zh) * | 2012-09-28 | 2015-04-29 | 英特尔公司 | 用于非对称GaN晶体管和增强模式操作的自对准结构和方法 |
| US20170338333A1 (en) * | 2012-10-11 | 2017-11-23 | Rohm Co., Ltd. | Nitride semiconductor device and fabrication method therefor |
| CN105810728A (zh) * | 2016-05-06 | 2016-07-27 | 西安电子科技大学 | 增强型鳍式绝缘栅高电子迁移率晶体管 |
| US20190109208A1 (en) * | 2016-12-31 | 2019-04-11 | South China University Of Technology | Enhancement-mode gan-based hemt device on si substrate and manufacturing method thereof |
| CN108258043A (zh) * | 2018-01-11 | 2018-07-06 | 北京华碳科技有限责任公司 | 一种GaN基增强型MOS高电子迁移率晶体管器件及其制备方法 |
| CN108598000A (zh) * | 2018-05-08 | 2018-09-28 | 西安电子科技大学 | GaN基增强型MISHEMT器件的制作方法及器件 |
| CN111613668A (zh) * | 2020-06-02 | 2020-09-01 | 华南师范大学 | 增强型GaN基MIS-HEMT器件及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 孙慧卿 等: "GaN基LED量子阱内量子点发光性质的模拟分析", 《物理学报》 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517335A (zh) * | 2021-06-13 | 2021-10-19 | 华南师范大学 | 一种可调节的复合凹槽栅e-hemt器件及制备方法 |
| CN114864688A (zh) * | 2022-07-05 | 2022-08-05 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件及其制造方法 |
| CN115579386A (zh) * | 2022-07-05 | 2023-01-06 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件 |
| CN115579386B (zh) * | 2022-07-05 | 2024-07-30 | 江苏第三代半导体研究院有限公司 | 沟槽栅型hemt器件 |
| CN114883193A (zh) * | 2022-07-06 | 2022-08-09 | 江苏第三代半导体研究院有限公司 | 叠层栅介质层的增强型hemt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635545B (zh) | 2022-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| US8941118B1 (en) | Normally-off III-nitride transistors with high threshold-voltage and low on-resistance | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| CN102368501B (zh) | 一种GaN基增强型MOSHFET器件的制备方法 | |
| US9812540B2 (en) | Enhanced switch device and manufacturing method therefor | |
| US8618578B2 (en) | Field effect transistor | |
| CN102130158B (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| US20110227132A1 (en) | Field-effect transistor | |
| CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
| CN102097483B (zh) | GaN基异质结构增强型绝缘栅场效应晶体管及制备方法 | |
| JPWO2009110254A1 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US11594625B2 (en) | III-N transistor structures with stepped cap layers | |
| CN106298887A (zh) | 一种高阈值电压高迁移率凹槽栅mosfet的制备方法 | |
| CN102082176A (zh) | GaN增强型MISFET器件及其制备方法 | |
| CN101320750A (zh) | Hemt器件及其制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| JP2014229767A (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| CN113410297B (zh) | MIS分裂栅GaN基高电子迁移率晶体管及其制备方法 | |
| CN111613668B (zh) | 增强型GaN基MIS-HEMT器件及其制备方法 | |
| CN102315261B (zh) | 半导体器件及其制造方法 | |
| CN111739800B (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221123 Address after: 215124 room 214, building 23, North Central District, Suzhou nano City, No. 99, Jinjihu Avenue, Suzhou Industrial Park, Jiangsu Province Patentee after: Jiangsu third generation semiconductor Research Institute Co.,Ltd. Address before: Institute of semiconductor science and technology, 55 Zhongshan Avenue West, Tianhe District, Guangzhou, Guangdong 510630 Patentee before: SOUTH CHINA NORMAL University |
|
| TR01 | Transfer of patent right |