KR101590477B1 - 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 - Google Patents

경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 Download PDF

Info

Publication number
KR101590477B1
KR101590477B1 KR1020140049999A KR20140049999A KR101590477B1 KR 101590477 B1 KR101590477 B1 KR 101590477B1 KR 1020140049999 A KR1020140049999 A KR 1020140049999A KR 20140049999 A KR20140049999 A KR 20140049999A KR 101590477 B1 KR101590477 B1 KR 101590477B1
Authority
KR
South Korea
Prior art keywords
trench structure
silicon carbide
schottky diode
electric field
type
Prior art date
Application number
KR1020140049999A
Other languages
English (en)
Other versions
KR20150123526A (ko
Inventor
김광수
송길용
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020140049999A priority Critical patent/KR101590477B1/ko
Publication of KR20150123526A publication Critical patent/KR20150123526A/ko
Application granted granted Critical
Publication of KR101590477B1 publication Critical patent/KR101590477B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법에 관한 것으로, 실리콘 카바이드 쇼트키 다이오드의 제조 방법은, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시킨 후 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 트렌치 구조의 일측 벽면에 N+ 도핑층을 형성하고 트렌치 구조 내의 나머지 부분을 부도체로 절연하며, N형 에피층 및 트렌치 구조를 통해 노출된 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착한다.

Description

경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법{SiC Schottky barrier diode using tilt ion implantation and method for manufacturing thereof}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로서, 특히 실리콘 카바이드 쇼트키 다이오드(SiC Schottky barrier diode) 및 그의 제조 방법에 관한 것이다.
급속한 산업발전과 더불어 미래산업에 대한 전망은 기존의 반도체 재료의 물리적인 한계를 뛰어넘는 새로운 반도체 재료의 개발을 요구하고 있다. 이러한 관점에서 Si보다 단단하고, 밴드갭이 크며, 환경친화 및 우수한 전기적, 열적, 화학적 특성을 갖고 있는 ZnO, GaN, SiC는 차세대 반도체 재료로 많은 관심을 불러일으키고 있다. 특히, SiC는 높은 항복전압, 높은 전자포화속도, 우수한 열전도도 특성을 갖고 있기 때문에 차세대 고전력, 고주파 전자소자로서 폭 넓은 응용이 기대되고 있다.
실리콘 카바이드를 이용한 쇼트키 다이오드(SiC Schottky barrier diode, SiC-SBD)는 Si를 이용한 쇼트키 다이오드(Si-SBD)에 비하여 쇼트키 장벽이 약 2배정도 높으며, SiC의 절연파괴 전계는 Si나 GaAs에 비하여 약 10배정도 높기 때문에, 높은 구동전력과 고내전압을 갖는 쇼트키 다이오드를 제작할 수 있을 뿐만 아니라, 소자 크기를 크게 줄일 수 있다.
또한, SiC를 이용한 고전력 쇼트키 다이오드는 고내전압을 구현하기 위한 박막의 두께를 현저하게 줄일 수 있으므로, 동작 전압을 크게 감소시킬 수 있고, SiC의 고속특성 때문에 고전압(600V 이상)이면서도, 손실이 작은, 고속 스위칭용 전력소자로서 이용될 수 있다.
이하에서 제시되는 선행기술문헌에는 트렌치(trench) 구조를 갖는 쇼트키 다이오드 및 그 제조 방법에 대해 설명하고 있다.
한국 공개특허공보 10-2004-0019477, 2004.03.06 공개.
본 발명이 해결하고자 하는 기술적 과제는, 종래의 쇼트키 다이오드에서 항복 전압의 저하가 나타나는 문제점을 해결하며, 특히 실리콘 카바이드의 경우 높은 밴드갭(bandgap)으로 인해 고유 캐리어 농도(intrinsic carrier concentration)가 낮게 유지되고, 충분한 역전압(reverse bias)에도 불구하고 반전(inversion)이 되지 않는 한계를 극복하고자 한다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 일 실시예에 따른 실리콘 카바이드 쇼트키 다이오드(SiC Schottky Barrier Diode)의 제조 방법은, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장하는 단계; 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계; 상기 식각한 트렌치 구조의 일측 벽면에 N+ 도핑층을 형성하는 단계; 상기 식각한 트렌치 구조 내의 나머지 부분을 부도체로 절연하는 단계; 및 상기 N형 에피층 및 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착하는 단계;를 포함한다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 N+ 도핑층을 형성하는 단계는, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어진다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 N+ 도핑층은, 역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 상기 트렌치 구조의 일측 벽면(trench sidewall)이 전계 스토퍼(field stopper) 역할을 수행함으로써 등전위선(equi-potential line)을 상기 부도체에 수렴시킬 수 있다.
일 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드의 제조 방법에서, 상기 전계판을 증착하는 단계는, 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역 중 제 1 영역에 Si3N4(Silicon Nitride)를 증착하고, 상기 N형 에피층, 상기 부도체의 상단 영역 중 제 2 영역 및 상기 Si3N4을 가로질러 금속 쇼트키 접합(Schottky contact)을 증착함으로써 애노드(anode)를 형성한다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 다른 실시예에 따른 실리콘 카바이드 쇼트키 다이오드는, N형 SiC 기판; 상기 N형 SiC 기판 위에 성장시킨 N형 에피층(epilayer); 및 금속 박박을 이용하여 상기 N형 에피층 위에 형성된 전계판(field plate);을 포함하되, 상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 상기 식각한 트렌치 구조의 일측 벽면에 N+ 도핑층을 형성하고, 상기 식각한 트렌치 구조 내의 나머지 부분을 부도체로 절연하며, 상기 N형 에피층 및 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착한다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 N+ 도핑층은, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성된다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 N+ 도핑층은, 역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 상기 트렌치 구조의 일측 벽면(trench sidewall)의 N+가 전계 스토퍼(field stopper) 역할을 수행함으로써, 등전위선(equi-potential line)을 상기 부도체에 수렴시킬 수 있다.
다른 실시예에 따른 상기 실리콘 카바이드 쇼트키 다이오드에서, 상기 전계판은, 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역 중 제 1 영역에 Si3N4(Silicon Nitride)를 증착하고, 상기 N형 에피층, 상기 부도체의 상단 영역 중 제 2 영역 및 상기 Si3N4을 가로질러 금속 쇼트키 접합(Schottky contact)을 증착함으로써 애노드(anode)를 형성한다.
본 발명의 실시예들은, 실리콘 카바이드 쇼트키 다이오드에서 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 일측 벽면에 N+를 도핑함으로써, 역전압이 인가된 경우 쇼트키 다이오드의 항복 전압이 저하되는 현상 없이 트렌치 구조의 일측 벽면(trench sidewall)에 존재하는 N+가 전계 스토퍼(field stopper) 역할을 수행함으로써 등전위선(equi-potential line)을 부도체에 수렴시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 도시한 흐름도이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.
도 3a 및 도 3b는 경사 이온 주입 없이 제조된 트렌치 구조의 실리콘 카바이드 쇼트키 다이오드에서 나타나는 등전위선을 실험적으로 예시한 도면이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 경사 이온 주입을 이용하여 제조된 실리콘 카바이드 쇼트키 다이오드에서 나타나는 등전위선을 실험적으로 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 경사 이온 주입을 이용하여 제조된 실리콘 카바이드 쇼트키 다이오드에서 나타나는 항복 전압을 실험적으로 예시한 도면이다.
도 6a 내지 도 7b는 가드 링 구조와 본 발명의 실시예에 따른 소자의 성능과 크기를 비교하여 설명하기 위한 도면이다.
본 발명의 실시예들을 설명하기에 앞서, 실리콘 카바이드 쇼트키 다이오드의 특징과 그 약점을 간략히 소개한 후, 이러한 문제점을 해결하기 위해 본 발명의 실시예들이 채택하고 있는 기술적 수단을 순차적으로 제시하도록 한다.
앞서 간략히 소개한 바와 같이, 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 낮은 순방향 전압 강하와 빠른 역회복 특성 때문에 집적회로를 위한 저 전압 파워 서플라이(power supply)에 널리 사용되고 있으며, 최근 많은 응용 분야들에서 빠른 스위칭 속도, 낮은 순방향 전압강하, 높은 항복 전압을 요구하고 있는 상황이다. 하지만 실리콘 기반의 쇼트키 다이오드의 경우 실리콘의 물성의 한계로 인하여 높은 항복 전압의 구현이 어렵다.
이러한 점에서 넓은 밴드 갭(wide band gap)을 갖는 반도체 재료인 실리콘 카바이드(SiC)를 사용하여 쇼트키 다이오드를 제작하면 드리프트(drift) 영역의 저항을 낮게 가져감으로써 높은 항복 전압을 구현할 수 있다. 또한, 빠른 스위칭 속도를 제공할 뿐만 아니라 고전압 실리콘 쇼트키 다이오드에서 발생하는 역회복 누설 전류를 줄일 수 있다. 이는 결과적으로 전력 회로 내에서 쇼트키 다이오드의 스위칭 손실을 줄일 수 있게 된다. 즉, 4H-SiC 쇼트키 다이오드의 화두는 전력 손실을 줄이기 위하여 순방향 전압강하, 역방향 누설전류, 역회복 전류를 감소시키는 것이다.
4H-실리콘 카바이드(Silicon Carbide)는 종래의 실리콘(Silicon)과 비교할 때 낮은 고유 캐리어 농도(intrinsic carrier density), 높은 밴드갭(bandgap), 높은 임계전계(critical electric field) 및 높은 열전도도 등의 우수한 특성으로 인해 전력 반도체 소자에서 각광받고 있는 물질이다. 이러한 우수한 특성으로 인해 4H-SiC 쇼트키 다이오드(Schottky Barrier Diode, SBD)는 실리콘을 사용한 다이오드보다 높은 항복 전압(breakdown voltage)을 가지고 있다. 또한, 빠른 역회복 속도로 전력 소비량을 낮출 수 있으며, 낮은 드리프트 영역(drift region) 저항을 가져갈 수 있다는 장점이 있다.
한편, 쇼트키 장벽(Schottky barrier)은 역방향 바이어스가 인가되었을 경우 역방향 누설 전류를 막아주는 역할을 한다. 따라서 장벽의 높이가 높을수록 그 효과는 강화되며 항복 전압을 높게 가져갈 수 있게 된다. 쇼트키 다이오드(Schottky barrier diode)에서 가장 중요한 것으로는 항복 전압이 있다. 금속 에지(metal edge) 부분에 전계 크라우딩(electric field crowding)이 발생하면서 이론상의 항복 전압보다 더 낮은 전압에서 브레이크다운(breakdown)이 발생하게 되며, 또한 도핑(doping) 농도에 따라서도 항복 전압이 낮아지게 되는 문제가 나타난다. Guard Ring, field plate, Junction Termination Extension(JTE)등 여러 가지 기법을 활용하여 코너(corner)에서 발생하는 전계 크라우딩을 감소시켜 항복 전압을 높임으로써 반도체 소자를 안정하게 만들 수 있다.
실리콘은 고유 캐리어 농도가
Figure 112014039759855-pat00001
으로 역전압을 인가하였을 때, 트렌치 측벽(trench sidewall)이 반전(inversion)되면서 정공(hole)이 축적되어 전위 선(potential line)이 부도체(insulator)에 수렴한다. 하지만, 실리콘 카바이드는 높은 밴드갭으로 인해 고유 캐리어 농도가
Figure 112014039759855-pat00002
으로 상대적으로 매우 적어 충분한 역전압이 인가되어도 반전되지 않아 전위 선이 수렴되지 않는다.
따라서, 이하에서 기술될 본 발명의 실시예들은 항복 전압을 높이면서도 쇼트키 다이오드의 크기를 줄이는 기법으로서, 경사 주입(tilt implant), 전계 판(field plate)과 트렌치 부도체(trench insulator)를 이용하였다. 경사 주입을 이용하여 트렌치 측벽에 고농도로 N+를 도핑함으로써 항복 전압을 유지한 채 전위 선을 부도체로 수렴시킬 수 있었다. 요약하건대, 이하에서 기술되는 본 발명의 실시예들이 구현하고자 하는 반도체 소자는 다음의 특징을 가진다.
(1) 기존의 실리콘 소자와 같은 항복 전압
(2) 역전압이 인가된 경우 전위 선이 부도체로 수렴되는 특성
(3) 경사 이온 주입(tilt ion implantation) 공정이 추가되는 특성
이하에서는 도면을 참조하여 본 발명의 실시예들을 구체적으로 설명하도록 한다. 다만, 하기의 설명 및 첨부된 도면에서 본 발명의 요지를 흐릴 수 있는 공지 기능 또는 구성에 대한 상세한 설명은 생략한다. 또한, 도면 전체에 걸쳐 동일한 구성 요소들은 가능한 한 동일한 도면 부호로 나타내고 있음에 유의하여야 한다.
도 1은 본 발명의 일 실시예에 따른 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 도시한 흐름도로서, 다음과 같은 단계들을 포함한다.
S110 단계에서, N형 SiC 기판 위에 N형 에피층(epilayer)을 성장시킨다.
S120 단계에서, 상기 S110 단계를 통해 성장시킨 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성한다.
S130 단계에서, 상기 S120 단계를 통해 식각한 트렌치 구조의 일측 벽면에 N+ 도핑(doping)층을 형성한다. 여기서, 상기 N+ 도핑층을 형성하는 단계는, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어진다.
이러한 N+ 도핑층은, 역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 전계 스토퍼(field stopper) 역할을 수행하여 등전위선(potential)을 가둬둔다. 이러한 S130 단계에 관하여, 실리콘(silicon)의 경우 전계판(field plate)이 존재하면 반전층을 형성하여 쌓인 정공(hole)들이 등전위선(potential)을 퍼지지 않게 막아주나, 실리콘 카바이드(silicon carbide)의 경우 고유 캐리어 밀도(intrinsic carrier density)가 낮아서 반전층이 형성되지 않기 때문에 N+ 경사 이온 주입이 필요한 것이다.
S140 단계에서, 트렌치 구조 내의 나머지 부분을 부도체로 절연한다. 따라서, 상기 S130 단계를 통해 형성된 N+ 도핑층은, 전계 스토퍼 역할, 즉 전기장(electric field)을 퍼지지 않게 하는 역할을 수행함으로써, 등전위선(equi-potential line)을 트렌치(trench) 밖이 아닌 상기 부도체에 수렴시키게 된다. 구현의 관점에서, 상기 부도체는, BCB(Benzocyclobutene) 절연체 또는 산화물(oxide) 중 어느 하나로서 제조될 수 있다.
S150 단계에서, 상기 N형 에피층 및 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착한다. 여기서, 상기 전계판을 증착하는 단계는, 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역 중 제 1 영역에 Si3N4(Silicon Nitride)를 증착하고, 상기 N형 에피층, 상기 부도체의 상단 영역 중 제 2 영역 및 상기 Si3N4을 가로질러 금속 쇼트키 접합(Schottky contact)을 증착함으로써 애노드(anode)를 형성할 수 있다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 도 1의 실리콘 카바이드 쇼트키 다이오드의 제조 방법을 공정 순서에 따라 순차적으로 도시한 도면이다.
도 2a를 참조하면, 최초에 N형 SiC 기판(10)과 상기 N형 SiC 기판(10) 위에 성장시킨 N형 에피층(epilayer)(20)이 마련되었음을 보여주고 있다.
그런 다음, 도 2b에서는 상기 N형 에피층(20)의 N-드리프트 영역(drift region)을 식각(etching)함으로써 도랑 형태의 트렌치(trench) 구조(30)를 형성하고 있음을 보여주고 있다.
도 2c에서는, 상기 식각한 트렌치 구조(30)의 일측 벽면에 N+ 도핑층(31)을 형성하였다. 이를 위해, N+를 비스듬하게(tilt) 주입(implant)해주면, 트렌치 구조의 오른쪽 측벽 부분에 N+가 도핑된다. 이러한 공정에 의해, 역전압을 인가할 경우 항복 전압은 차이가 없지만, 알루미늄(Aluminum) N+ 도핑으로 인해 소자에 형성되는 전위 선이 전체적으로 퍼지지 않고 부도체(예를 들어, BCB insulator가 될 수 있다.) 내에 수렴하는 특징을 갖게 된다.
도 2d에서는 상기 식각한 트렌치 구조(30) 내의 나머지 부분을 부도체(32)로 절연하였다. 구현의 관점에서 이 과정은 BCB insulator를 증착(deposition)한 후에 산화물(Oxide)을 증착하는 등의 방법으로 달성될 수 있다.
마지막으로, 도 2e에서는 애노드(anode)를 형성시켜 주어 전계판(field plate)을 완성시킨다.
도 2a 내지 도 2e를 참조하여, 본 발명의 실시예에 따른 완성된 반도체 소자, 즉 실리콘 카바이드 쇼트키 다이오드의 구조를 재차 약술하면 다음과 같다.
본 발명의 실시예에 따른 실리콘 카바이드 쇼트키 다이오드는, 크게 N형 SiC 기판(10), N형 SiC 기판(10) 위에 성장시킨 N형 에피층(epilayer)(20) 및 금속 박박을 이용하여 상기 N형 에피층(20) 위에 형성된 전계판(field plate)을 포함한다. 여기서, 상기 N형 에피층(20)을 식각(etching)함으로써 트렌치(trench) 구조(30)를 형성하고, 상기 식각한 트렌치 구조(30)의 일측 벽면에 N+ 도핑층(31)을 형성하고, 상기 식각한 트렌치 구조(30) 내의 나머지 부분을 부도체(32)로 절연하며, 상기 N형 에피층(20) 및 상기 트렌치 구조(30)를 통해 노출된 상기 부도(32)체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착한다. 또한, 상기 부도체(32)는, BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)로서 제조될 수 있다.
특히, 상기 N+ 도핑층(31)은, 경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조(30)에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성된다. 이를 통해, 상기 N+ 도핑층(31)은, 역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 상기 트렌치 구조의 일측 벽면(trench sidewall)에 존재하는 N+가 전계 스토퍼(field stopper) 역할을 수행함으로써, 등전위선(equi-potential line)을 상기 부도체(32)에 수렴시킬 수 있게 된다.
한편, 상기 전계판은, 상기 트렌치 구조(30)를 통해 노출된 상기 부도체(32)의 상단 영역 중 제 1 영역(일부 영역을 의미한다.)에 Si3N4(Silicon Nitride)(41)를 증착하고, 상기 N형 에피층(20), 상기 부도체(32)의 상단 영역 중 제 2 영역(제 1 영역 아닌 나머지 영역을 의미한다.) 및 상기 Si3N4(41)을 가로질러 금속 쇼트키 접합(Schottky contact)(42)을 증착함으로써 애노드(anode)를 형성하도록 구현될 수 있다. 여기서, 상기 금속 쇼트키 접합(42)은 니켈(Ni)로 제조될 수 있다.
이제, 이하에서는 상기된 본 발명의 실시예들에 따른 성능을 검증하기 위하여 종래의 쇼트키 반도체 소자와의 비교 및 실험예들을 제시하도록 한다.
도 3a 및 도 3b는 경사 이온 주입 없이 제조된 트렌치 구조의 실리콘 카바이드 쇼트키 다이오드에서 나타나는 등전위선을 실험적으로 예시한 도면이다.
도 3a를 참조하면, 종래의 트렌치 구조의 실리콘 카바이드 쇼트키 다이오드는 본 발명의 실시예들이 제안하는 바와 같은 경사 이온 주입 공정이 없으므로, 트렌치 구조 내의 어느 측벽에도 N+ 도핑층이 존재하지 않음을 확인할 수 있다.
도 3a를 참조하면, 종래의 트렌치 구조의 실리콘 카바이드 쇼트키 다이오드를 통해 계측되는 등전위선(Potential Contour)을 예시하였다. 통상적인 실리콘 소자의 경우, 역전압을 인가할 경우 트렌치 구조의 오른쪽 측면(측벽, sidewall)이 반전되면서 등전위선이 부도체 밖으로 나가지 않고 수렴하지만, 도 3a에 도시된 SiC와 같은 경우에는 낮은 고유 캐리어 농도(진성 농도)로 인해 반전이 되지 않아 등전위면이 밖으로 흩어지고 있음을 확인할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 경사 이온 주입을 이용하여 제조된 실리콘 카바이드 쇼트키 다이오드에서 나타나는 등전위선을 실험적으로 예시한 도면이다.
도 4a를 참조하면, 본 발명의 실시예들을 통해 제안된 바와 같이, 경사 이온 주입을 이용하여 오른쪽 측벽에 N+ 도핑층이 형성되어 있음을 확인할 수 있다.
이제, 도 4b를 참조하면 도 4a의 제안 구조를 채택하고 있는 실리콘 카바이드 쇼트키 다이오드에서 역전압을 인가할 경우에도 트렌치 구조의 오른쪽 측면(측벽, sidewall)이 정상적으로 반전되면서 등전위선이 부도체 밖으로 나가지 않고 수렴하고 있음을 확인할 수 있다. 즉, 도 3b와 비교시, 등전위선의 형성 모습에 확연한 차이점이 존재한다.
도 5는 본 발명의 일 실시예에 따른 경사 이온 주입을 이용하여 제조된 실리콘 카바이드 쇼트키 다이오드에서 나타나는 항복 전압을 실험적으로 예시한 도면이다. 도 5를 참조하면, 제안된 구조의 경우 오른쪽 측면에 N+를 경사 이온 주입함으로써 부도체의 오른쪽으로 등전위선이 나가지 않게 되면서 동일한 항복 전압을 유지하고 있음을 확인할 수 있다.
도 6a 내지 도 7b는 가드 링(guard ring) 구조와 본 발명의 실시예에 따른 소자의 성능과 크기를 비교하여 설명하기 위한 도면으로서, 가드 링 구조를 예시하고 있는 도 6a를 참조하여, 본 발명의 실시예에 따른 반도체 소자와의 항복 전압을 비교하고 있는 도 6b가 예시되었다.
도 6b를 참조하면, 본 발명의 실시예들이 제안하고 있는 소자 구조의 경우 가드 링 구조에 비해 상대적으로 소자의 크기를 더 작게 제작할 수 있을뿐만 아니라, 더 높은 항복전압을 제공하는 것이 가능하다. 특히, 도 6b에서 본 발명의 실시예들이 제안하고 있는 소자 구조는 비슷한 항복전압에서 더 작은 크기를 갖는다.
도 7a는 가드 링 구조를 채택한 소자의 경우에 나타나는 등전위선(potential contour)과 소자의 크기를 도시한 도면이고, 도 7b는 본 발명의 실시예들이 제안하고 있는 소자 구조의 경우에 나타나는 등전위선과 소자의 크기를 도시한 도면으로서, 산화물(oxide)과 N+ 부분의 등전위선을 확대한 것이다.
가드 링 구조를 채택한 도 7a의 경우 62㎛까지 등전위선이 확장되는데 반해, 본 발명의 실시예들에 따른 도 7b는 38㎛까지 확장되는 것을 보여주고 있다. 그러나, 도 6b를 참조하면, 거의 비슷한 항복전압을 가진다는 사실을 확인할 수 있다. 양자를 비교하면, 도 7b의 경우가 도 7a의 경우에 비해 상대적으로 더 작은 크기의 소자 제작이 가능함을 알 수 있다. 본 발명의 실시예들을 제안하는 과정에서 수행된 시뮬레이션에서는 비슷한 항복전압을 가지면서 종래의 가드 링 구조의 소자에 비해 약 24㎛의 크기 감소를 달성할 수 있음이 확인되었다.
상기된 본 발명의 실시예들에 따르면, 실리콘 카바이드 쇼트키 다이오드에서 경사 이온 주입(tilt ion implantation)을 이용하여 식각한 트렌치 구조의 일측 벽면에 N+를 도핑함으로써, 역전압이 인가된 경우 쇼트키 다이오드의 항복 전압이 저하되는 현상 없이 트렌치 구조의 일측 벽면(trench sidewall)에 반전을 유도하고, 유도된 반전에 의해 정공(hole)을 축적하며, 등전위선(equi-potential line)을 부도체에 수렴시킬 수 있다.
이상에서 본 발명에 대하여 그 다양한 실시예들을 중심으로 살펴보았다. 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 : N형 SiC 기판
20 : N형 에피층(epilayer)
30 : 식각된 영역
31 : N+ 도핑층
32 : 부도체
41 : Si3N4
42 : 금속 쇼트키 접합

Claims (14)

  1. N형 SiC 기판 위에 N형 에피층(epilayer)을 성장하는 단계;
    상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하는 단계;
    상기 식각한 트렌치 구조의 일측 벽면에 N+ 도핑층을 형성하는 단계;
    상기 식각한 트렌치 구조 내의 나머지 부분을 부도체로 절연하는 단계; 및
    상기 N형 에피층 및 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착하는 단계;를 포함하는 실리콘 카바이드 쇼트키 다이오드(SiC Schottky Barrier Diode)의 제조 방법.
  2. 제 1 항에 있어서,
    상기 N+ 도핑층을 형성하는 단계는,
    경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 이루어지는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  3. 제 1 항에 있어서,
    상기 N+ 도핑층은,
    역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 상기 트렌치 구조의 일측 벽면(trench sidewall)이 전계 스토퍼(field stopper) 역할을 수행하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  4. 제 3 항에 있어서,
    상기 N+ 도핑층은,
    상기 일측 벽면에 의해 등전위선(equi-potential line)을 상기 부도체에 수렴시키는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  5. 제 1 항에 있어서,
    상기 전계판을 증착하는 단계는,
    상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역 중 제 1 영역에 Si3N4(Silicon Nitride)를 증착하고, 상기 N형 에피층, 상기 부도체의 상단 영역 중 제 2 영역 및 상기 Si3N4을 가로질러 금속 쇼트키 접합(Schottky contact)을 증착함으로써 애노드(anode)를 형성하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  6. 제 5 항에 있어서,
    상기 금속 쇼트키 접합은 니켈(Ni)인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  7. 제 1 항에 있어서,
    상기 부도체는,
    BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드의 제조 방법.
  8. N형 SiC 기판;
    상기 N형 SiC 기판 위에 성장시킨 N형 에피층(epilayer); 및
    금속 박막을 이용하여 상기 N형 에피층 위에 형성된 전계판(field plate);을 포함하되,
    상기 N형 에피층을 식각(etching)함으로써 트렌치(trench) 구조를 형성하고, 상기 식각한 트렌치 구조의 일측 벽면에 N+ 도핑층을 형성하고, 상기 식각한 트렌치 구조 내의 나머지 부분을 부도체로 절연하며, 상기 N형 에피층 및 상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역에 금속 박막을 이용한 전계판(field plate)을 증착하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  9. 제 8 항에 있어서,
    상기 N+ 도핑층은,
    경사 이온 주입(tilt ion implantation)을 이용하여 상기 식각한 트렌치 구조에서 상기 전계판과 접촉하지 않는 방향의 일측 벽면에 임계치 이상의 농도로 N+를 도핑함으로써 형성되는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  10. 제 8 항에 있어서,
    상기 N+ 도핑층은,
    역전압(reverse bias)이 인가된 경우, 쇼트키 다이오드의 항복 전압(breakdown voltage)이 저하되는 현상 없이, 상기 트렌치 구조의 일측 벽면(trench sidewall)이 전계 스토퍼(field stopper) 역할을 수행하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  11. 제 10 항에 있어서,
    상기 N+ 도핑층은,
    전계 스토퍼 역할을 수행하는 상기 일측 벽면에 의해 등전위선(equi-potential line)을 상기 부도체에 수렴시키는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  12. 제 8 항에 있어서,
    상기 전계판은,
    상기 트렌치 구조를 통해 노출된 상기 부도체의 상단 영역 중 제 1 영역에 Si3N4(Silicon Nitride)를 증착하고, 상기 N형 에피층, 상기 부도체의 상단 영역 중 제 2 영역 및 상기 Si3N4을 가로질러 금속 쇼트키 접합(Schottky contact)을 증착함으로써 애노드(anode)를 형성하는 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  13. 제 12 항에 있어서,
    상기 금속 쇼트키 접합은 니켈(Ni)인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
  14. 제 8 항에 있어서,
    상기 부도체는,
    BCB(Benzocyclobutene) 절연체 또는 산화물(oxide)인 것을 특징으로 하는 실리콘 카바이드 쇼트키 다이오드.
KR1020140049999A 2014-04-25 2014-04-25 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 KR101590477B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140049999A KR101590477B1 (ko) 2014-04-25 2014-04-25 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140049999A KR101590477B1 (ko) 2014-04-25 2014-04-25 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150123526A KR20150123526A (ko) 2015-11-04
KR101590477B1 true KR101590477B1 (ko) 2016-02-01

Family

ID=54600000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140049999A KR101590477B1 (ko) 2014-04-25 2014-04-25 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101590477B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129126A (zh) * 2016-08-31 2016-11-16 上海格瑞宝电子有限公司 一种沟槽肖特基二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873798B2 (ja) 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法
JP4538870B2 (ja) 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
KR101193357B1 (ko) 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
KR101244833B1 (ko) 2010-02-09 2013-03-20 미쓰비시덴키 가부시키가이샤 ＳｉＣ 반도체 장치와 그 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483074B1 (ko) 2002-08-28 2005-04-14 정상구 쇼트키 다이오드 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538870B2 (ja) 1999-09-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3873798B2 (ja) 2002-04-11 2007-01-24 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子およびその製造方法
KR101244833B1 (ko) 2010-02-09 2013-03-20 미쓰비시덴키 가부시키가이샤 ＳｉＣ 반도체 장치와 그 제조방법
KR101193357B1 (ko) 2010-12-09 2012-10-19 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150123526A (ko) 2015-11-04

Similar Documents

Publication Publication Date Title
US11538931B2 (en) High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
US11081598B2 (en) Trench MOS Schottky diode
US8933532B2 (en) Schottky diode with buried layer in GaN materials
US9184305B2 (en) Method and system for a GAN vertical JFET utilizing a regrown gate
JP5613995B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
US8969912B2 (en) Method and system for a GaN vertical JFET utilizing a regrown channel
JP2012531049A (ja) 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法
US9525039B2 (en) Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
JP2009532902A (ja) 接合障壁ショットキー整流器およびその製造方法
CN103503152A (zh) 用于半导体器件的电极配置
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
KR101669987B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
JP5630552B2 (ja) 炭化珪素半導体装置およびその製造方法
US9613951B2 (en) Semiconductor device with diode
JP2008160024A (ja) 半導体装置
WO2013119548A1 (en) Sic devices with high blocking voltage terminated by a negative bevel
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
KR101661551B1 (ko) 전자 축적을 이용한 4h-실리콘 카바이드 sbr 및 그의 제조방법
JP7381028B2 (ja) 窒化ガリウムパワーデバイス及びその製造方法
CN111276530A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200304

Year of fee payment: 5