JP2012531049A - 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法 - Google Patents

傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法 Download PDF

Info

Publication number
JP2012531049A
JP2012531049A JP2012516321A JP2012516321A JP2012531049A JP 2012531049 A JP2012531049 A JP 2012531049A JP 2012516321 A JP2012516321 A JP 2012516321A JP 2012516321 A JP2012516321 A JP 2012516321A JP 2012531049 A JP2012531049 A JP 2012531049A
Authority
JP
Japan
Prior art keywords
layer
type semiconductor
semiconductor material
dopant concentration
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012516321A
Other languages
English (en)
Inventor
チェン，リン
マッツォーラ，マイケル
Original Assignee
エスエス エスシー アイピー、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスエス エスシー アイピー、エルエルシー filed Critical エスエス エスシー アイピー、エルエルシー
Publication of JP2012531049A publication Critical patent/JP2012531049A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

半導体装置および装置を製造する方法が記載される。前記装置は、接合障壁ショットキー（JBS）ダイオードまたはPiNダイオードなどの、接合電界効果トランジスター（JFET）またはダイオードであり得る。前記装置は、エピタキシャル成長によって形成された、傾斜したp型半導体層及び／又はp型半導体領域を有する。前記方法は、イオン注入を必要としない。前記装置は、炭化ケイ素(SiC)などの広バンドギャップの半導体材料から製造され得、高温度および高電力の用途で使用され得る。
【選択図】 なし

Description

本明細書で使用されるセクションの見出しは、組織的な目的のみのためであって、どのような方法であっても本明細書に記載される主題を限定するものとして解釈されるべきではない。本出願は、半導体装置および装置を製造する方法に一般に関連する。
電界効果トランジスター（FET）は、微弱信号増幅（例えば、ワイヤレス信号を増幅させるため）に一般に使用されるトランジスターの種類である。該装置は、アナログまたはデジタル信号を増幅させることができる。該装置はまた、DCを切り替える、またはオシレーターとして機能することができる。FETにおいて、電流は、チャネルと呼ばれる半導体経路に沿って流れる。チャネルの一端に、ソースと呼ばれる電極がある。チャネルの他端に、ドレインと呼ばれる電極がある。チャネルの物理的直径は固定されているが、その有効な電気的直径は、ゲートと呼ばれる制御電極への電圧の適用によって変わり得る。FETの導電率は、あらゆる所与の瞬間において、チャネルの電気的直径に依存する。ゲート電圧中の小さな変化は、ソースからドレインまでの電流における大きな変化を引き起こし得、それによって信号を増幅させる。
PiNダイオードは、p型半導体とn型半導体の領域の間の、広い、軽くドープされた「近くの（near）」真性半導体領域を備えるダイオードである。接合障壁ショットキー（JBS）ダイオードは、PiNおよびショットキー障壁（すなわち、金属-半導体）接合の両方を含んでいるため、組み合せられたPiNショットキーダイオードとして言及もされる。
FETとPiNなどの半導体装置およびJBSダイオードは、典型的に、イオン注入法を使用して製造される。しかしながら、イオン注入は、装置を製造するのに必要な時間を増加させ、結果的に装置に対する損傷につながり得る、高温なポストインプラントアニールを必要とする。
従って、イオン注入を含まない、FETとPiNなどの半導体装置およびJBSダイオードを製造する改善された方法の必要性がまだ存在する。
半導体装置は、
n型半導体基板；
基板上のn型半導体材料のドリフト層；
ドリフト層上に傾斜したドーパント濃度を各々有するp型半導体材料の複数のゲート領域、を含むように提供され、該ゲート領域は、ドリフト層に隣接する下部表面、下部表面と対向する上部表面、および側壁を有し、ここで、下部表面に隣接するゲート領域の下部におけるドーパント濃度は、上部表面に隣接するゲート領域の上部におけるドーパント濃度より低い。
該半導体装置はさらに、装置の中央部における複数のゲート領域上およびそれらの間のn型半導体材料のチャネル層を含むように提供され、ここで、n型半導体材料の第2の層は、装置の中央部において複数のp型半導体材料の領域をカバーし、1つ以上のゲート領域は、装置の内周部においてチャネル層によってカバーされることはない。
該半導体装置はさらに、チャネル層上のn型半導体材料のソース層；
ソース層上の第1オーミックコンタクト；
装置の周辺部における露出した1つ以上のゲート領域上の第2オーミックコンタクト；
ドリフト層と対向する基板上の第3オーミックコンタクト；
および各第1、第2および第3オーミックコンタクト上の金属層、を含むように提供される。
半導体装置を製造する方法も提供され、該方法は、
n型半導体材料のドリフト層上のp型半導体材料のゲート層をエピタキシャル成長させる工程を含み、ここで、ゲート層は、ドリフト層に隣接する下部表面および下部表面と対向する上部表面を有し、下部表面に隣接するゲート層の下部におけるドーパント濃度が、上部表面に隣接するゲート層の上部におけるドーパント濃度より低いというように、ゲート層中のドーパント濃度は、エピタキシャル成長中に増加され、また、ドリフト層は、n型半導体基板上にある。
該方法はさらに、上部表面および側壁を各々有するp型半導体材料の複数のゲート領域を形成するために、ゲート層を介してエッチングする工程；
装置の中央部においてゲート領域間のn型半導体材料のチャネル層を成膜させる工程を含み、ここで、チャネル層は、装置の中央部においてp型半導体材料の複数の領域をカバーし、p型半導体材料の1つ以上のゲート領域は、装置の内周部においてチャネル層によってカバーされることはない。
該方法はさらに、チャネル層上でn型半導体材料のソース層を成膜させる工程；
ソース層上で第1オーミックコンタクトを形成する工程；
装置の内周部において1つ以上のゲート領域上で第2オーミックコンタクトを形成する工程；
ドリフト層と対向する基板上で第3オーミックコンタクトを形成する工程；
および各第1、第2および第3オーミックコンタクト上で金属層を成膜させる工程を含む。
半導体装置はまた、
n型半導体基板；
基板上のn型半導体材料のバッファ層；
バッファ層上のn型半導体材料のドリフト層；
各チャネル領域が、ドリフト層に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する、ドリフト層上のn型半導体材料の複数のチャネル領域；
チャネル領域の上部表面上のn型半導体材料のソース層；
ソース層上の第1オーミックコンタクト；
チャネル領域の側壁上およびチャネル領域間のドリフト層の表面上のp型半導体材料のゲート層、を含むように提供され、該ゲート層は、チャネル領域およびドリフト層に隣接する下部表面および下部表面と対向する上部表面を有し、該ゲート層は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート層の下部におけるドーパント濃度は、上部表面に隣接するゲート層の上部におけるドーパント濃度より低い。
該半導体装置はさらに、装置の中央部におけるチャネル領域間のゲート層上および装置の内周部におけるn型半導体材料の領域に隣接するゲート層上の第2オーミックコンタクト；
装置の中央部におけるp型半導体材料の複数の領域間およびそれらに隣接する誘電材料、を含むように提供され、ここで、第2オーミックコンタクトは、装置の内周部において誘電材料によってカバーされることはない。
該半導体装置はさらに、バッファ層と対向する基板上の第3オーミックコンタクト；
第1オーミックコンタクト上の金属層；
装置の内周部における第2オーミックコンタクト上の金属層；
および第3オーミックコンタクト上の金属層、を含むように提供される。
半導体装置はまた、
n型半導体基板；
基板上のn型半導体材料のバッファ層；
バッファ層上のn型半導体材料のドリフト層；
各ゲート領域が、ドリフト層に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する、ドリフト層上のp型半導体材料の複数のゲート領域、を含むように提供され、該ゲート領域は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート領域の下部におけるドーパント濃度および上部表面に隣接するゲート領域の上部におけるドーパント濃度は、上部および下部領域間のゲート領域の中央部におけるドーパント濃度より低い。
該半導体装置はさらに、ゲート領域の上部表面上のn型半導体材料の隔離層；
隔離層上のn型半導体材料のソース層；
ソース層上の第1オーミックコンタクト；
ゲート領域の側壁上のn型材料のチャネル層；
チャネル層上およびゲート領域間およびそれらに隣接するドリフト層の表面上のp型半導体材料のゲート層、を含むように提供され、該ゲート層は、チャネル領域およびドリフト層に隣接する下部表面および下部表面と対向する上部表面を有し、該ゲート層は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート層の下部におけるドーパント濃度は、上部表面に隣接するゲート層の上部におけるドーパント濃度より低い。
該半導体装置はさらに、装置の内周部におけるゲート領域の間のおよびそれらに隣接するゲート層上の第2オーミックコンタクト；
ゲート領域間のおよびゲート領域に隣接する誘電材料、を含むように提供され、ここで、誘電材料は、装置の中央部における第2オーミックコンタクトをカバーし、第2オーミックコンタクトは、装置の内周部において誘電材料によってカバーされることはない。
該半導体装置はさらに、バッファ層と対向する基板上の第3オーミックコンタクト；
第1オーミックコンタクト上の金属層；
装置の内周部における第2オーミックコンタクト上の金属層；
および第3オーミックコンタクト上の金属層、を含むように提供される。
半導体装置はまた、
n型半導体基板；
基板上のn型半導体材料の層；
基板上のn型半導体材料の層上の傾斜したドーパント濃度を有するp型半導体材料の層、を含むように提供され、該p型半導体材料の層は、n型半導体材料の層に隣接する下部表面および下部表面と対向する上部表面を有し、ここで、下部表面に隣接するp型半導体材料の層の下部におけるドーパント濃度は、上部表面に隣接するp型半導体材料の層の上部におけるドーパント濃度より低い。
該半導体装置はさらに、p型半導体材料の層の上部表面上の第1オーミックコンタクト；
n型半導体材料の層と対向する基板上の第2オーミックコンタクト；
および各第1および第2オーミックコンタクト上の金属層、を含むように提供される。
半導体装置を製造する方法も提供され、該方法は、
n型半導体材料の層上のp型半導体材料の層をエピタキシャル成長させる工程を含み、ここで、p型半導体材料の層は、層に隣接する下部表面および下部表面と対向する上部表面を有し、下部表面に隣接するp型半導体材料の層の下部におけるドーパント濃度が、上部表面に隣接するp型半導体材料の層の上部におけるドーパント濃度より低いというように、p型半導体材料の層におけるドーパント濃度は、エピタキシャル成長中に増加され、また、n型半導体材料の層は、n型半導体基板上にある。
該方法はさらに、p型層の上部表面上で第1オーミックコンタクトを形成する工程；
n型半導体材料の層と対向する基板上で第2オーミックコンタクトを形成する工程；
および各第1および第2オーミックコンタクト上で金属層を形成する工程を含む。
半導体装置はまた、
n型半導体基板；
基板上のn型半導体材料の層；
n型半導体材料の層上のp型半導体材料の複数の領域、を含むように提供され、該p型半導体材料の領域は、n型半導体材料の層に隣接する下部表面、下部表面と対向する上部表面、および側壁を有し、該p型半導体材料の領域は、傾斜したドーパント濃度を有し、下部表面に隣接するp型半導体材料の領域の下部におけるドーパント濃度は、上部表面に隣接するp型半導体材料の領域の上部にけるドーパント濃度より低い。
該半導体装置はさらに、p型半導体材料の複数の領域間のn型半導体材料の層上のn型半導体材料の領域、を含むように提供され、該n型半導体材料の領域は、n型半導体材料の層に隣接する下部表面および下部表面と対向する上部表面を有する。
該半導体装置はさらに、p型半導体材料の領域の上部表面上およびn型半導体材料の領域の上部表面上のショットキー金属層；
n型半導体材料の層と対向する基板上のオーミックコンタクト；
およびオーミックコンタクト上の金属層、を含むように提供される。
半導体装置を製造する方法も提供され、該方法は、
n型半導体材料の層上のp型半導体材料の層をエピタキシャル成長させる工程を含み、ここで、p型半導体材料の層は、層に隣接する下部表面および下部表面と対向する上部表面を有し、下部表面に隣接するp型半導体材料の層の下部におけるドーパント濃度が、上部表面に隣接するp型半導体材料の層の上部におけるドーパント濃度より低いというように、p型半導体材料の層におけるドーパント濃度は、エピタキシャル成長中に増加され、また、n型半導体材料の層は、n型半導体基板上にある。
該方法はさらに、上部表面および側壁を各々有するp型半導体材料の複数の領域を形成するために、p型半導体材料の層を介して選択的にエッチングする工程；
p型半導体材料の領域間のn型半導体材料を成膜させる工程；
半導体材料のp型領域の上部表面を露出するためにn型半導体材料をエッチングする工程；
p型領域の露出表面上およびそれらの間のn型半導体材料上でショットキー金属層を形成する工程；
n型半導体材料の層と対向する基板上でオーミックコンタクトを形成する工程；
およびオーミックコンタクト上で金属層を形成する工程を含む。
当業者は、下記に記載された図面が例示目的のみであることを理解するであろう。図面は、どのような方法であっても、本明細書の技術の範囲を限定するようには意図されない。
図1は、傾斜したp型ガードリングを備えた、横に傾斜し埋め込まれたpn接合ゲートを有する接合電界効果トランジスター（JFET）の概略図である。 図2は、メサエッジ終端を備えた、横に傾斜し埋め込まれたpn接合ゲートを有する接合電界効果トランジスターの概略図である。 図3は、縦に傾斜したpn接合ゲートを有する接合電界効果トランジスターの概略図である。 図4は、縦および横に傾斜したpn接合ゲートを有する接合電界効果トランジスターの概略図である。 図5は、メサエッジ終端を有するPiNダイオードの概略図である。 図6は、メサエッジ終端を有する接合障壁ショットキー（JBS）ダイオードの概略図である。
本明細書を解釈する目的のために、本明細書での「または（or）」の使用は、他に明記のない限り、または「及び/又は（and/or）」の使用が明らかに不適当でない限り、「及び/又は（and/or）」を意味する。本明細書での「a」の使用は、他に明記のない限り、または「1以上（one or more）」の使用が明らかに不適当でない限り、「1以上（one or more）」を意味する。「含む（comprise）」、「含む（comprises）」、「含むこと（comprising）」、「含む（include）」、「含む（includes）」、および「含むこと（including）」の使用は、交換可能であり、制限するようには意図されない。さらに、1つ以上の実施形態の記載が用語「含むこと（comprising）」を使用する場合、当業者は、いくつかの特定の例において、実施形態（複数可）が、「本質的に〜からなる（consisting essentially of）」及び/又は「〜からなる（consisting of）」の語法を使用して、代わりに記載され得ることは理解されるであろう。いくつかの実施形態において、本明細書の技術が実施可能なままである限り、工程の順序または特定の動作を行なうための順序は、重要ではないことも理解されたい。加えて、いくつかの実施形態において、2つ以上の工程または動作は、同時に行われ得る。
接合電界効果トランジスター（JFET）または接合障壁ショットキー（JBS）ダイオードなどの半導体装置を製造する方法は、本明細書に記載される。これらの方法は、イオン注入を必要としない。これらの方法によって製造された装置も記載される。
前記装置は、炭化ケイ素（SiC）などの広バンドギャップの半導体材料から製造され得る。それ故、該装置は高温用途において使用され得る。
p型半導体層を有するSiC JFETおよびJBSダイオードを製造する方法も提供される。傾斜したp型半導体層は、デバイス性能と長期信頼性を改善し得る。
傾斜したp型半導体層は、エピタキシャル成長中にドーパント濃度を変えることにより形成され得る。傾斜したp型領域は、高度にドープされたp型層のエピタキシャル成長によって形成された、pn接合の近くに密集する電界を減らすか除去し得、それ故、導電率変調の効率を低下させずに、pn接合の堅牢性を強め得る。
pn接合を形成するためにイオン注入を使用する方法と比較して、本明細書に記載される方法は様々な利点を有する。まず、本明細書に記載される方法は、容易に消耗され得る、および少数キャリア寿命を改善し、それによって導電率変調を改善したpn接合の製造を可能にする。本明細書に記載される方法はまた、イオン注入から結果として生じるpn接合の構造の予期せぬ変化（例えば、ドーピングおよび幾何学的特徴）に起因する問題を回避する。本明細書に記載される方法はまた、pn接合の近くにおける電界の信頼できるグレージング（grading）を可能にする。さらに、エピタキシャル成長したp型領域の使用は、注入されたp型ドーパントの不完全な活性に対する懸念だけでなく、意図しない注入誘発された欠陥の形成に対する懸念も同様に除去することができ、結果的に、著しく高い歩留まりおよび低い装置製造コストをもたらす。
本明細書に記載される方法はまた、注入で物理的に可能なものよりもさらなるp型領域の深さを含む、正確におよび容易に制御されたpn接合寸法を可能にする。例えば、高いKeV注入をさらに使用することで、注入されたp型領域は、約0.5μmのオーダーでの深さを典型的に有する。対照的に、エピタキシャル成長を使用すると、p型領域は、1μmを超過する深さを有し得る。その結果、装置の逆方向阻止性能と順方向伝導性能（すなわち、オン−抵抗（on-resistance））の間のデザイントレード（design trade）のかなりよい最適化が達成され得る。
本明細書に記載される方法はまた、p-/pフィンガーを作り出すときに随意のp型外部「母線（bus bar）」が加えられることを可能にする。p型外部母線は、ゲート抵抗を低減し、それにより装置の接続品質を改善するために、成長し過ぎたN-ドリフト領域へ埋め込まれ得るか、メタルコンタクトに露出され得るかいずれかであるp型フィンガーのすべてを接続し得る。
本明細書に記載される方法はまた、高温ポストアニールなしで得られ得る、効率的な導電率変調のための高濃度にドープされたp型材料の使用を可能にする。SiCショットキーダイオードに関して、これは、高温（例えば、＞1500℃）アニールによって引き起こされ得るSiCショットキー接触エリアの表面分解をなくすことができ、それによって、ショットキーダイオードの理想性および性能を改善する一方で、同時に、p+/p-nダイオードの導電率変調を改善する。
傾斜したp型領域は、連続的または離散的なドーピングプロフィールのいずれかを有し得る。離散的な傾斜したp型領域に対する離散的なドーピングレベル数は、連続的なドーピングプロフィールに近づくために、より容易な製造のための2つのレベルから多数のレベルまで変えられ得る。
傾斜したp型領域は、図1および2に示されるように、n型チャネル領域の過成長前に、p型領域を成長させることにより横に傾斜され得る。図1は、傾斜したp型ガードリングを備えた、横に傾斜し埋め込まれたpn接合ゲートを有する接合電界効果トランジスター（JFET）の概略図である。図2は、メサエッジ終端を備えた、横に傾斜し埋め込まれたpn接合ゲートを有する接合電界効果トランジスターの概略図である。
図1および2に示されるように、半導体装置は、n型半導体基板（12）；基板（12）上のn型半導体材料のドリフト層（10）、およびドリフト層（10）上のp型半導体材料の複数のゲート領域（20）、（28）を含む。ゲート領域（20）、（28）は、ドリフト層（10）に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する。ゲート領域（20）、（28）は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート領域（20）、（28）の下部におけるドーパント濃度は、上部表面に隣接するゲート領域（20）、（28）の上部におけるドーパント濃度より低い。該装置はまた、装置の中央部において複数のゲート領域（20）上、およびそれらの間のn型半導体材料のチャネル層（26）を含み、ここで、チャネル層は、装置の中央部においてp型半導体材料のゲート領域（20）をカバーする。また図1および2に示されるように、1つ以上のゲート領域（28）は、装置の内周部において露出される。該装置はまた、チャネル層（26）上のn型半導体材料のソース層（24）、ソース層上の第1オーミックコンタクト（29）、装置の周辺部における1つ以上の露出したゲート領域（28）上の第2オーミックコンタクト（33）、ドリフト層（10）と対向する基板（12）上の第3オーミックコンタクト（16）、第1オーミックコンタクト（29）上の金属層（30）、第3オーミックコンタクト（16）上の第2オーミックコンタクト（33）および金属層（32）上の金属層（34）を含む。図1および2に示されるように、装置はまた誘電材料（22）を含む。
ゲート領域の上部におけるドーパント濃度は、少なくとも1x1019/cm3であり得、ゲート領域の下部におけるドーパント濃度は、1x1017/cm3未満であり得る。上に述べられるように、ゲート領域におけるドーパント濃度は、段階的な方法または連続的な方法で変化し得る。基板、ドリフト層、ゲート領域、チャネル層およびソース層の半導体材料は、SiCを含み得る。
図1および2に示される半導体装置のゲート領域は、少なくとも0.5μmの厚さを有し得る。半導体装置のチャネル層は、1x1015/cm3から1x1018/cm3のドーパント濃度を有し得る。該装置のドリフト層は、1x1014/cm3から5x1016/cm3のドーパント濃度を有し得る。装置のソース層は、少なくとも1x1019/cm3のドーパント濃度を有し得る。
図1に示されるように、JFET装置は、p型ガードリングを有し得る。特に、図1に示されるように、該装置は、装置の外周部においてドリフト層（10）上のp型半導体材料の複数のリング（18）を含み得、ここで、各リングは、装置の中央および内周部に外接する。リング（18）は、ドリフト層（10）に隣接する下部表面および下部表面と対向する上部表面を有する。下部表面に隣接したリング（18）の下部におけるドーパント濃度は、上部表面に隣接するリング（18）の上部におけるドーパント濃度より低い。例えば、リング（18）の上部におけるドーパント濃度は、少なくとも1x1019/cm3であり得、リング（18）の下部におけるドーパント濃度は、1x1017/cm3未満であり得る。
図2に示されるように、JFETはメサ終端を有し得、ここで、基板（12）は、装置の外周部においてドリフト層（10）によってカバーされることはない。
図1および2は、ガードリングおよびメサ終端を備えたJFET装置をそれぞれ示すが、JFET装置もまた、接合終端拡張（JTE）（図示せず）により終端され得る。
図1および2の装置は、n型半導体材料のドリフト層上のp型半導体材料のゲート層をエピタキシャル成長させることにより製造され得、ここで、ドリフト層は、n型半導体基板上にある。ゲート層は、ドリフト層に隣接する下部表面および下部表面と対向する上部表面を有する。ゲート層におけるドーパント濃度は、下部表面に隣接するゲート層の下部におけるドーパント濃度が、上部表面に隣接するゲート層の上部におけるドーパント濃度より低いというように、エピタキシャル成長中に増加され得る。ゲート層は、上部表面および側壁を各々有するp型半導体材料の複数のゲート領域を形成するために、（例えば、エッチングマスクを使用して）選択的にエッチングされ得る。n型半導体材料は、その後、チャネル層がゲート領域をカバーするように、ゲート領域間およびそれらの上でエピタキシャル成長され得る。チャネル層は、p型半導体材料の1つ以上のゲート領域を露出させるために、装置の内周部において選択的にエッチングされ得る。n型半導体材料のソース層は、その後、チャネル層上に成膜され得る。第1オーミックコンタクトは、ソース層上に形成され得る。第2オーミックコンタクトは、装置の周辺部において1つ以上のゲート領域上で形成され得、第3オーミックコンタクトは、ドリフト層と対向する基板上で形成され得、金属層は、各第1、第2および第3オーミックコンタクト上に成膜され得る。
p型半導体材料の複数の領域を形成するためにゲート層を介してエッチングすることは、装置の中央部において内周部に外接するp型半導体材料の複数のリングを形成するために、装置の外周部においてp型半導体材料の層を介してエッチングすることをさらに含む。p型ガードリングを有する装置は、図1に示される。
この方法は、メサ終端を形成する装置の外周部において基板を露出させるために、ドリフト層を介してエッチングする工程をさらに含み得る。メサ終端を有する装置は、図2に示される。
傾斜したp型領域は、図3および4に示されるように、チャネル側壁およびトレンチボトム上の傾斜したp型領域の再成長前に、n型チャネル領域を再成長させることにより、縦に傾斜され得る。この技術は、p+注入プロフィールを踏襲するように使用され得る。
図3は、縦に傾斜したpn接合ゲートを有する接合電界効果トランジスターの概略図である。図3に示されるように、該装置は、n型半導体基板（12）；基板（12）上のn型半導体材料のバッファ層（36）；バッファ層（36）上のn型半導体材料のドリフト層（10）；およびドリフト層（10）上のn型半導体材料の複数のチャネル領域（38）を含む。また図3に示されるように、各チャネル領域（38）は、ドリフト層（10）に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する。図3に示されるように、装置はまた、チャネル領域（38）の上部におけるn型半導体材料のソース層（46）、ソース層（46）上の第1オーミックコンタクト（48）、チャネル領域（38）の側壁上およびチャネル領域（38）の間のドリフト層（10）の表面上のp型半導体材料のゲート層（40）を含む。図3に示されるように、ゲート層（40）は、チャネル領域（38）およびドリフト層（10）に隣接する下部表面および下部表面と対向する上部表面を有する。また図3に示されるように、ゲート層は傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート層の下部におけるドーパント濃度は、上部表面に隣接するゲート層の上部におけるドーパント濃度より低い。従って、チャネル領域の側壁上のゲート層は、縦に傾斜される。
図3に示されるように、該装置は、装置の中央部におけるチャネル領域（38）の間のゲート層（50）上、および装置の内周部におけるチャネル領域（38）に隣接するゲート層（40）上の第2オーミックコンタクト（51）を含む。該装置はまた、装置の中央部におけるチャネル領域（38）の間のおよびそれらに隣接する誘電材料（44）を含む。図3に示されるように、第2オーミックコンタクト（51）の少なくとも一部は、装置の内周部において誘電材料（44）によってカバーされることはない。また図3に示されるように、該装置は、バッファ層（36）と対向する基板（12）上の第3オーミックコンタクト（16）、第1オーミックコンタクト（48）上の金属層（50）、装置の内周部における第2オーミックコンタクト（51）上の金属層（52）、および第3オーミックコンタクト（16）上の金属層（32）を含む。
図3の装置は、p型ガードリング（図示せず）により終端され得る。p型ガードリングは、装置の外周部においてゲート層（40）からエッチングされ得る。図3の装置はまた、メサ終端（図示せず）または接合終端拡張（JTE）（図示せず）により終端され得る。
図3の装置におけるチャネル領域（38）は、付加的な伸張領域と一端で連結された複数の伸張領域を含み得る。例えば、チャネル領域（38）は、フィンガーの形態であり得、ここで、ゲート層（40）は、伸張領域またはフィンガーの側壁の間で、およびそれらの上で形成される。
図3に示される装置は、上部表面および側壁を有する複数のn型チャネル領域を形成するために、n型半導体材料のソース層およびn型半導体材料の下位のチャネル層を介して、選択的にエッチングすることにより製造され得、ここで、チャネル層は、n型半導体材料のドリフト層上にあり、該n型半導体材料は、n型半導体基板上にあるn型半導体材料のバッファ層上にある。p型半導体材料の傾斜したゲート層は、その後、チャネル領域の上部表面および側壁上、およびドリフト層の露出した部分上で、エピタキシャル成長され得る。p型半導体材料の傾斜したゲート層は、その後、ソース層の上部表面から、およびチャネル領域の間およびそれらに隣接するドリフト層の表面からゲート層材料を取り除くために、異方的にエッチングされ得る。誘電材料の第1の共形層（conforming layer）は、その後、チャネル領域上、およびチャネル領域の間およびそれらに隣接するドリフト層上に成膜され得る。共形誘電体層は、その後、ソース層の上部表面から、およびチャネル領域の側壁上に誘電体の層を残すドリフト層から誘電体を取り除くために、異方的にエッチングされ得る。自己整合するオーミックコンタクトは、その後、チャネル領域の間のドリフト層上、およびチャネル領域に隣接するドリフト層上で形成され得る。付加的な誘電材料は、その後、チャネル領域が誘電材料によって完全にカバーされるように、チャネル領域上およびそれらの間で成膜され得る。誘電材料は、その後、チャネル領域上のソース層の上部表面を露出するためにエッチングされ得る。オーミックコンタクトは、その後、ソース層上で形成され得る。誘電体は、その後、ゲート層上のオーミックコンタクトを露出するために、装置の周辺部において選択的にエッチングされ得る。ドレインのオーミックコンタクトは、バッファ層と対向する基板上で形成され得る。最終的な金属層は、その後、ソース層上のオーミックコンタクト上、ゲート層上のオーミックコンタクト上、およびドレインのオーミックコンタクト上で成膜され得る。
図4は、縦および横に傾斜したpn接合ゲートを有する接合電界効果トランジスターの概略図である。図4に示されるように、該装置は、n型半導体基板（12）；基板（12）上のn型半導体材料のバッファ層（36）；バッファ層（36）上のn型半導体材料のドリフト層（10）；およびドリフト層（10）上のp型半導体材料の複数のゲート領域（41）を含む。各ゲート領域（41）は、ドリフト層（10）に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する。また図4に示されるように、ゲート領域（41）は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート領域（41）の下部におけるドーパント濃度、および上部表面に隣接するゲート領域（41）の上部におけるドーパント濃度は、上部および下部領域の間のゲート領域（41）の中央部におけるドーパント濃度より低い。従って、ゲート領域は横に傾斜される。
また図4に示されるように、該装置は、ゲート領域（41）の上部表面上のn型半導体材料の隔離層（50）、隔離層（50）上のn型半導体材料のソース層（52）、ソース層（52）上の第1オーミックコンタクト（54）、ゲート領域（41）の側壁上のn型半導体材料のチャネル層（43）；チャネル層（43）上、およびゲート領域（41）の間およびそれらに隣接するドリフト層（10）の表面上のp型半導体材料のゲート層（40）を含む。図4に示されるように、ゲート層（40）は、チャネル層（43）およびドリフト層（10）に隣接する下部表面および下部表面と対向する上部表面を有する。また図4に示されるように、ゲート層（40）は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート層（40）の下部におけるドーパント濃度は、上部表面に隣接するゲート層の上部におけるドーパント濃度より低い。従って、ゲート領域の側壁上のチャネル層上のゲート層は、縦に傾斜される。
また図4に示されるように、該装置は、装置の中央部におけるゲート領域の間の、および装置の周辺部におけるゲート領域に隣接するゲート層上の第2オーミックコンタクト（53）を含む。また図4に示されるように、該装置は、ゲート領域（41）の間の、およびゲート領域（41）に隣接する誘電材料（44）を含み、ここで、誘電材料（44）は、装置の中央部において第2オーミックコンタクトをカバーし、第2オーミックコンタクトは、装置の内周部において誘電材料によってカバーされることはない。該装置はまた、バッファ層（36）と対向する基板（12）上の第3オーミックコンタクト（16）、第1オーミックコンタクト（54）上の金属層（56）、装置の内周部における第2オーミックコンタクト（53）上の金属層（52）、および第3オーミックコンタクト（16）上の金属層（32）を含む。
図4に示される装置は、n型半導体材料のドリフト層上のp型半導体材料の傾斜した層をエピタキシャル成長させることにより製造され得、ここでのn型半導体材料は、n型半導体基板上にあるn形半導体材料上のバッファ層上にある。p型半導体材料の傾斜した層は、ドリフト層に隣接する下部表面および下部表面と対向する上部表面を有する。p型半導体材料の傾斜した層は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するp型半導体材料の傾斜した層の下部におけるドーパント濃度、および上部表面に隣接する、p型半導体材料の傾斜した層の上部におけるドーパント濃度は、上部および下部の間のp型半導体材料の傾斜した層の中央部におけるドーパント濃度より低い。n型半導体材料の隔離層は、その後、p型半導体材料の傾斜した層の上部表面上でエピタキシャル成長される。n型半導体材料のソース層は、その後、隔離層上にエピタキシャル成長される。p型半導体材料のソース層、隔離層および傾斜した層は、その後、ドリフト層の上に上部表面と側壁を有する複数のソース領域を形成するために、選択的にエッチングされる。n型半導体材料のチャネル層は、その後、ソース領域の上部表面および側壁上、およびソース領域の間のおよびそれらに隣接するドリフト層上でエピタキシャル成長される。チャネル層は、その後、ソース領域の上部表面から、およびソース領域の間のおよびそれらに隣接するドリフト層からチャネル層材料を取り除くために、異方的にエッチングされる。p型半導体材料の傾斜したゲート層は、その後、ソース領域の側壁上のチャネル層上、ソース領域の上部表面上、およびソース領域の間のおよびそれらに隣接するドリフト層上で成膜される。ゲート層は、チャネル層およびドリフト層に隣接する下部表面および下部表面と対向する上部表面を有する。ゲート層は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するゲート層の下部におけるドーパント濃度は、上部表面に隣接するゲート層の上部におけるドーパント濃度より低い。傾斜したゲート層は、その後、ソース領域の上部表面から取り除かれる一方で、ソース領域の間のおよびそれらに隣接するドリフト層上の傾斜したゲート層を残す（例えば、トレンチ充填材料を使用して）。誘電材料の第1の共形層は、その後、ソース領域の上部表面および側壁上、およびソース領域の間のおよびそれらに隣接する傾斜したゲート層上で成膜され得る。共形誘電体層は、その後、ソース領域の上部表面から、およびソース領域の間のおよびそれらに隣接する傾斜したゲート層から誘電体を取り除くために、異方的にエッチングされ得る一方で、ソース領域の側壁に誘電体の層を残す。自己整合するオーミックコンタクトは、その後、ソース領域の間のおよびそれらに隣接する傾斜したゲート層上で形成され得る。付加的な誘電材料は、その後、ソース領域が誘電材料によって完全にカバーされるように、ソース領域上およびそれらの間で成膜され得る。誘電材料は、その後、ソース領域の上部表面を露出するためにエッチングされ得る。オーミックコンタクトは、その後、ソース領域の露出した上部表面上で形成され得る。誘電材料は、その後、ゲート層上のオーミックコンタクトを露出するために、装置の周辺部において選択的にエッチングされ得る。ドレインのオーミックコンタクトは、バッファ層と対向する基板上で形成され得る。最終的な金属層は、その後、ソース層上のオーミックコンタクト上、ゲート層上のオーミックコンタクト上、およびドレインのオーミックコンタクト上で成膜され得る。
図4に示される装置におけるゲート領域（41）は、付加的な伸張領域と一端で連結された複数の伸張領域を含み得る。例えば、ゲート領域（41）は、フィンガーの形態であり得、ここで、チャネル層（43）は、フィンガーの伸張領域の側壁上で形成され、ゲート層（40）は、チャネル層（43）、およびフィンガーの間のドリフト層（10）上で形成される。
上述されるように、PiNおよびショットキー障壁ダイオードなどのダイオードも提供される。図5は、メサエッジ終端を有するPiNダイオードの概略図である。図5に示されるように、該装置は、n型半導体基板（12）；基板（12）上のn型半導体材料の層（60）；および基板（12）上のn型半導体材料の層（60）上のp型半導体材料の層（62）を含む。p型半導体材料の層（62）は、n型半導体材料の層（60）に隣接する下部表面、および下部表面と対向する上部表面を有する。p型半導体材料の層（62）は、傾斜したドーパント濃度を有し、ここで、下部表面に隣接するp型半導体材料の層（62）の下部におけるドーパント濃度は、上部表面に隣接するp型半導体材料の層（62）の上部におけるドーパント濃度より低い。また図5に示されるように、第1オーミックコンタクト（64）はp型半導体材料の層（62）の上部表面上にあり、金属層（65）は第1オーミックコンタクト（64）上にあり、第2オーミックコンタクト（16）はn型半導体材料の層（60）と対向する基板（12）上にあり、および金属層（32）は第2オーミックコンタクト（16）上にある。
図5のPiNダイオードに関して、基板上のn型半導体材料の層は、1x1014/cm3から5x1016/cm3のドーパント濃度を有し得る。n型半導体基板、基板上のn型半導体材料の層、およびp型半導体材料の層は、SiCを含み得る。p型層の上部におけるドーパント濃度は、少なくとも1x1019/cm3であり得、p型層の下部におけるドーパント濃度は、1x1017/cm3未満であり得る。
図5の装置は、n型半導体材料の層上のp型半導体材料の層をエピタキシャル成長させる工程を含む方法によって製造され得、ここで、p型半導体材料の層は、n型半導体材料の層に隣接する下部表面、および下部表面と対向する上部表面を有する。p型半導体材料の層におけるドーパント濃度は、下部表面に隣接するp型半導体材料の層の下部におけるドーパント濃度が、上部表面に隣接するp型半導体材料の層の上部におけるドーパント濃度より低いというように、エピタキシャル成長中に増加される。オーミックコンタクトは、その後、p型層の上部表面上で形成され得る。オーミックコンタクトは、n型半導体材料の層と対向する基板上で形成され得る。金属層は、その後、オーミックコンタクト上で形成され得る。
図5の装置は、メサ終端を有するように示されているが、ガードリングおよび接合終端拡張（JTE）を、限定されないが含む、他の終端構造も使用され得る。ガードリングは、使用されるとき、傾斜したドーパント濃度も有するように、傾斜したドーパント濃度を有するp型半導体材料の層からエッチングされ得る。
図6は、メサエッジ終端を備える接合障壁ショットキー（JBS）ダイオードの概略図である。図6に示されるように、該装置は、n型半導体基板（12）；基板（12）上のn型半導体材料の層（60）；およびn型半導体材料の層（60）上のp型半導体材料の複数の領域（66）を含む。p型半導体材料の領域（66）は、n型半導体材料の層（60）に隣接する下部表面、下部表面と対向する上部表面、および側壁を有する。p型半導体材料の領域はまた、傾斜したドーパント濃度を有し、ここで、上部表面に隣接するp型半導体材料の領域（66）の下部におけるドーパント濃度は、上部表面に隣接するp型半導体材料の領域（66）の上部におけるドーパント濃度より低い。また図6に示されるように、該装置は、p型半導体材料の複数の領域（66）の間のn型半導体材料の層（60）上のn型半導体材料の領域（68）を含む。n型半導体材料の領域（68）は、n型半導体材料の層（60）に隣接する下部表面、および下部表面と対向する上部表面を有する。また図6に示されるように、ショットキー金属層（70）は、p型半導体材料の領域（66）の上部表面上、およびn型半導体材料の領域（68）の上部表面上にある。また図6に示されるように、オーミックコンタクト（16）は、n型半導体材料の層（60）と対向する基板（12）上にあり、金属層（32）は、オーミックコンタクト（16）上にある。
図6に示される装置において、基板（12）上のn型半導体材料の層（60）は、1x1014/cm3から5x1016/cm3のドーパント濃度を有し得る。n型半導体基板、基板上のn型半導体材料の層、およびp型半導体材料の複数の領域は、SiCを含み得る。p型層の上部におけるドーパント濃度は、少なくとも1x1019/cm3であり得、p型層の下部におけるドーパント濃度は、1x1017/cm3未満であり得る。
図6の装置におけるp型半導体材料の領域（66）は、付加的な伸張領域と一端で連結された複数の伸張領域を含み得る。n形半導体材料の領域（68）も、付加的な伸張領域と一端で連結された複数の伸張領域を含み得る。例えば、p型半導体材料の領域（66）およびn型半導体材料の領域（68）は、互いに組み合わされたフィンガーの形態であり得る。フィンガーの寸法は、所与の最終用途のための所望の特性を有する半導体装置を作り出すために変化し得る。
図6に示される装置は、n型半導体材料の層上のp型半導体材料の層をエピタキシャル成長させる工程を含む方法によって製造され得、ここで、n型半導体材料の層は、n型半導体基板上にあり、p型半導体材料の層におけるドーパント濃度は、エピタキシャル成長中に増加される。このように形成されたp型半導体材料の層は、n型半導体材料の層に隣接する下部表面、および下部表面と対向する上部表面を有し、下部表面に隣接するp型半導体材料の層の下部におけるドーパント濃度は、上部表面に隣接するp型半導体材料の層の上部にけるドーパント濃度より低い。p型半導体材料の層は、その後、上部表面および側壁を各々有するp型半導体材料の複数の領域を形成するために、（例えば、エッチングマスクを使用して）選択的にエッチングされ得る。n型半導体材料は、その後、p型半導体材料の領域の間およびそれらの上でエピタキシャル成長され得る。n型半導体材料は、その後、半導体材料のp型領域の上部表面を露出するためにエッチングされ得る。ショットキー金属層は、その後、p型領域の露出した表面上およびそれらの間のn型半導体材料の露出した表面上で形成され得る。オーミックコンタクトは、n型半導体材料の層と対向する基板上で形成され得、金属層は、オーミックコンタクト上で形成され得る。
図6の装置は、メサ終端を有するように示されるが、ガードリングおよび接合終端拡張を、限定されないが含む、他の終端構造も使用され得る。ガードリングは、使用されるとき、傾斜したドーパント濃度を有するp型半導体材料の層からエッチングされ得る。ガードリングは、p型半導体材料の複数の領域を形成するために、p型半導体材料の層の選択エッチングの間にエッチングされ得る。
本明細書に記載される方法において、ドーパント濃度は、エピタキシャル成長中に段階的な方法で増加され得る。ドーパント濃度はまた、エピタキシャル成長中に連続的に増加され得る。ドーパント濃度はまた、エピタキシャル成長中に連続的および段階的な方法の両方で増加され得る。
上述された装置は、限定されないが、力率補正（PFC）モジュール、DC/DCまたはDC/ACインバーター、モータードライバーおよびパワーサプライを含む装置における高温および高電力のスイッチとして使用され得る。
該装置は、高温および高電力（例えば、少なくとも600V）の用途で使用され得る。装置は、SiC JFET、およびショットキー障壁ダイオード（SBD）、接合障壁ショットキーダイオード（JBS）、組み合わされたPiNショットキーダイオード（MPS）、および高電力用途のためのPiNなどのダイオードであり得る。
該装置は、RF電力用途で使用され得る。
該装置を製造するために使用される半導体材料は、広バンドギャップの半導体材料（すなわち、EG＞2eVである半導体材料）であり得る。広バンドギャップの半導体材料の典型的な制限しない例は、炭化ケイ素（SiC）およびIII族窒化物化合物（例えば、窒化ガリウム GaN）を含む。
該装置の層は、既知技術を使用して、ドナーまたは受容体材料を有する層をドープすることにより形成され得る。SiCのための典型的なドナー材料は、窒素およびリンを含む。窒素は、SiCのための好ましいドナー材料である。SiCをドープするための典型的な受容体材料はホウ素およびアルミニウムを含む。アルミニウムは、SiCのための好ましい受容体材料である。しかしながら、上記材料は単に典型的なものであり、炭化ケイ素へドープされ得る任意の受容体およびドナーの材料が使用され得る。
傾斜したドーパント濃度を有する領域の層は、1x1017/cm3未満から、1x1019/cm3以上の範囲のドーパント濃度を有し得る。例えば、傾斜したドーパント濃度を有する層または領域は、約1x1016/cm3から（例えば、5x1015/cm3から5x1016/cm3まで、7.5x1015/cm3から2.5x1016/cm3まで、または9.5x1015/cm3から1.5x1016/cm3まで）1x1019/cm3以上の範囲のドーパント濃度を有し得る。
本明細書に記載される装置の様々な層のドーパント濃度および厚さは、特定用途のための所望の特性を有する装置を作り出すために変えられ得る。同様に、装置の様々な機構の寸法も、特定用途のための所望の特性を有する装置を作り出すために変えられ得る。
半導体材料の層は、適切な基板上でのエピタキシャル成長によって形成され得る。前記層は、エピタキシャル成長中にドープされ得る。
例示目的のために提供される例を有する、前述の明細書は、本発明の原理を教授するが、形態および細部の様々な変更が、本発明の真の範囲から逸脱することなくなされ得ることが、本開示を読むことから当業者によって理解されるであろう。

Claims (47)

  1. n型半導体基板；
    基板上のn型半導体材料のドリフト層；
    前記ドリフト層上に傾斜したドーパント濃度を各々有するp型半導体材料の複数のゲート領域；
    前記装置の中央部における前記複数のゲート領域上およびそれらの間のn型半導体材料のチャネル層；
    前記チャネル層上のn型半導体材料のソース層；
    前記ソース層上の第1オーミックコンタクト；
    前記装置の周辺部における露出した1つ以上のゲート領域上の第2オーミックコンタクト；
    前記ドリフト層と対向する前記基板上の第3オーミックコンタクト；
    および各前記第1、第2および第3オーミックコンタクト上の金属層、を含む半導体装置であって、
    前記ゲート領域は、前記ドリフト層に隣接する下部表面、下部表面と対向する上部表面、および側壁を有し、ここで、前記下部表面に隣接する前記ゲート領域の下部におけるドーパント濃度は、前記上部表面に隣接する前記ゲート領域の上部におけるドーパント濃度より低く、
    n型半導体材料の第2の層は、前記装置の中央部において前記p型半導体材料の複数の領域をカバーし、ここで、1以上のゲート領域は、前記装置の内周部において前記チャネル層によってカバーされないことを特徴とする半導体装置。
  2. 前記ゲート領域の上部におけるドーパント濃度が、少なくとも1x1019/cm3であり、前記ゲート領域の下部におけるドーパント濃度が、1x1017/cm3未満であることを特徴とする、請求項1に記載の半導体装置。
  3. 前記ゲート領域のドーパント濃度が、段階的な方法において変化することを特徴とする、請求項1に記載の半導体装置。
  4. 前記ゲート領域のドーパント濃度が、連続的な方法において変化することを特徴とする、請求項1に記載の半導体装置。
  5. 前記基板、前記ドリフト層、前記ゲート領域、前記チャネル層および前記ソース層の半導体材料が、SiCを含むことを特徴とする、請求項1に記載の半導体装置。
  6. 前記ゲート領域が、少なくとも0.5μmの厚さを有することを特徴とする、請求項1に記載の半導体装置。
  7. 前記チャネル層が、1x1015/cm3から1x1018/cm3のドーパント濃度を有することを特徴とする、請求項1に記載の半導体装置。
  8. 前記ドリフト層が、1x1014/cm3から5x1016/cm3のドーパント濃度を有することを特徴とする、請求項1に記載の半導体装置。
  9. 前記ソース層が、少なくとも1x1019/cm3のドーパント濃度を有することを特徴とする、請求項1に記載の半導体装置。
  10. 前記装置の外周部において前記ドリフト層上のp型半導体材料の複数のリングをさらに含み、ここで、各リングは、前記装置の中央部および内周部に外接し、前記リングは、前記ドリフト層に隣接する下部表面および前記下部表面と対向する上部表面を有し、前記下部表面に隣接する前記リングの下部におけるドーパント濃度は、前記上部表面に隣接する前記リングの上部におけるドーパント濃度より低いことを特徴とする、請求項1に記載の半導体装置。
  11. 前記リングの上部におけるドーパント濃度は、少なくとも1x1019/cm3であり、前記リングの下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項10に記載の半導体装置。
  12. 前記基板は、前記装置の外周部において前記ドリフト層によってカバーされないことを特徴とする、請求項1に記載の半導体装置。
  13. 半導体装置を製造する方法であって、
    前記方法は、n型半導体材料のドリフト層上でp型半導体材料のゲート層をエピタキシャル成長させる工程；
    上部表面および側壁を各々有するp型半導体材料の複数のゲート領域を形成するために、前記ゲート層を介してエッチングする工程；
    前記装置の中央部において前記ゲート領域の間のn型半導体材料のチャネル層を成膜させる工程；
    前記チャネル層上でn型半導体材料のソース層を成膜させる工程；
    前記ソース層上で第1オーミックコンタクトを形成する工程；
    前記装置の内周部において1つ以上のゲート領域上で第2オーミックコンタクトを形成する工程；
    前記ドリフト層と対向する前記基板上で第3オーミックコンタクトを形成する工程；
    および各前記第1、前記第2および前記第3オーミックコンタクト上で金属層を成膜させる工程を含み、
    前記ゲート層は、前記ドリフト層に隣接する下部表面および前記下部表面と対向する上部表面を有し、前記下部表面に隣接する前記ゲート層の下部におけるドーパント濃度が、前記上部表面に隣接する前記ゲート層の上部におけるドーパント濃度より低いというように、前記ゲート層におけるドーパント濃度は、エピタキシャル成長中に増加され、前記ドリフト層は、n型半導体基板上にあり、
    前記チャネル層は、前記装置の中央部において前記p型半導体材料の複数の領域をカバーし、ここで、p型半導体材料の1以上のゲート領域は、前記装置の内周部において前記チャネル層によってカバーされないことを特徴とする、半導体装置を製造する方法。
  14. 複数のゲート領域を形成するために、前記ゲート層を介してエッチングする工程は、前記装置の中央部および内周部に外接するp型半導体材料の複数のリングを形成するために、前記装置の外周部において前記p型半導体の層を介してエッチングする工程をさらに含むことを特徴とする、請求項13に記載の方法。
  15. 前記装置の外周部において前記基板を露出させるために、前記ドリフト層を介してエッチングする工程をさらに含むことを特徴とする、請求項13に記載の方法。
  16. n型半導体基板；
    前記基板上のn型半導体材料のバッファ層；
    前記バッファ層上のn型半導体材料のドリフト層；
    前記ドリフト層上のn型半導体材料の複数のチャネル領域；
    前記チャネル領域の上部表面上のn型半導体材料のソース層；
    前記ソース層上の第1オーミックコンタクト；
    前記チャネル領域の側壁上および前記チャネル領域の間の前記ドリフト層の表面上のp型半導体材料のゲート層；
    前記装置の中央部における前記チャネル領域間の前記ゲート層上および前記装置の内周部における前記n型半導体材料の領域に隣接する前記ゲート層上の第2オーミックコンタクト；
    前記装置の中央部におけるp型半導体材料の複数の領域の間およびそれらに隣接する誘電材料；
    前記バッファ層と対向する前記基板上の第3オーミックコンタクト；
    前記第1オーミックコンタクト上の金属層；
    前記装置の内周部における前記第2オーミックコンタクト上の金属層；
    および前記第3オーミックコンタクト上の金属層、を含む半導体装置であって、
    各前記チャネル領域は、前記ドリフト層に隣接する下部表面、前記下部表面と対向する上部表面、および側壁を有し、
    さらに前記ゲート層は、前記チャネル領域および前記ドリフト層に隣接する下部表面および前記下部表面と対向する上部表面を有し、前記ゲート層は、傾斜したドーパント濃度を有し、前記下部表面に隣接する前記ゲート層の下部におけるドーパント濃度は、前記上部表面に隣接する前記ゲート層の上部におけるドーパント濃度より低く、
    さらに前記第2オーミックコンタクトは、前記装置の内周部において前記誘電材料によってカバーされないことを特徴とする半導体装置。
  17. 前記バッファ層が、少なくとも1x1018/cm3のドーパント濃度を有することを特徴とする、請求項16に記載の半導体装置。
  18. 前記ドリフト層が、1x1014/cm3から5x1016/cm3のドーパント濃度を有することを特徴とする、請求項16に記載の半導体装置。
  19. 各前記チャネル領域が、1x1015/cm3から1x1018/cm3のドーパント濃度を有することを特徴とする、請求項16に記載の半導体装置。
  20. 前記ソース層が、少なくとも1x1019/cm3のドーパント濃度を有することを特徴とする、請求項16に記載の半導体装置。
  21. 前記ゲート層が、少なくとも0.5μmの厚さを有し、ここで、前記ゲート層の上部におけるドーパント濃度は、少なくとも1x1019/cm3であり、前記ゲート層の下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項16に記載の半導体装置。
  22. 前記基板、前記バッファ層、前記ドリフト層、前記チャネル領域、前記ソース層および前記ゲート層が各々、SiCを含むことを特徴とする、請求項16に記載の半導体装置。
  23. 前記装置の外周部において前記ドリフト層上のp型半導体材料の複数のリングをさらに含み、ここで、各前記リングは、前記装置の中央部および内周部に外接し、前記リングは、前記ドリフト層に隣接する下部表面および前記下部表面と対向する上部表面を有し、前記下部表面に隣接する前記リングの下部におけるドーパント濃度は、前記上部表面に隣接する前記リングの上部におけるドーパント濃度より低いことを特徴とする、請求項16に記載の半導体装置。
  24. 前記リングの上部におけるドーパント濃度は、少なくとも1x1019/cm3であり、前記リングの下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項23に記載の半導体装置。
  25. 前記基板は、前記装置の外周部において前記バッファ層によってカバーされないことを特徴とする、請求項16に記載の半導体装置。
  26. n型半導体基板；
    前記基板上のn型半導体材料のバッファ層；
    前記バッファ層上のn型半導体材料のドリフト層；
    前記ドリフト層上のp型半導体材料の複数のゲート領域；
    前記ゲート領域の上部表面上のn型半導体材料の隔離層；
    前記隔離層上のn型半導体材料のソース層；
    前記ソース層上の第1オーミックコンタクト；
    前記ゲート領域の側壁上のn型材料のチャネル層；
    前記チャネル層上および前記ゲート領域の間およびそれらに隣接する前記ドリフト層の表面上のp型半導体材料のゲート層；
    前記装置の内周部における前記ゲート領域の間のおよびそれらに隣接する前記ゲート層上の第2オーミックコンタクト；
    前記ゲート領域の間のおよびそれらに隣接する誘電材料；
    前記バッファ層と対向する前記基板上の第3オーミックコンタクト；
    前記第1オーミックコンタクト上の金属層；
    前記装置の内周部における前記第2オーミックコンタクト上の金属層；
    および前記第3オーミックコンタクト上の金属層、を含む半導体装置であって、
    各前記ゲート領域は、前記ドリフト層に隣接する下部表面、前記下部表面と対向する上部表面、および側壁を有し、前記ゲート領域は、傾斜したドーパント濃度を有し、ここで、前記下部表面に隣接する前記ゲート領域の下部におけるドーパント濃度および前記上部表面に隣接する前記ゲート領域の上部におけるドーパント濃度は、前記上部領域および前記下部領域の間の前記ゲート領域の中央部におけるドーパント濃度より低く、
    前記ゲート層は、前記チャネル層および前記ドリフト層に隣接する下部表面および前記下部表面と対向する上部表面を有し、前記ゲート層は、傾斜したドーパント濃度を有し、ここで、前記下部表面に隣接する前記ゲート層の下部におけるドーパント濃度は、前記上部表面に隣接する前記ゲート層の上部におけるドーパント濃度より低く、
    前記誘電材料は、前記装置の中央部における前記第2オーミックコンタクトをカバーし、ここで、前記第2オーミックコンタクトは、前記装置の内周部において前記誘電材料によってカバーされないことを特徴とする半導体装置。
  27. 前記バッファ層が、少なくとも1x1018/cm3のドーパント濃度を有することを特徴とする、請求項26に記載の半導体装置。
  28. 前記ドリフト層が、1x1014/cm3から5x1016/cm3のドーパント濃度を有し、少なくとも1μmの厚さを有することを特徴とする、請求項26に記載の半導体装置。
  29. 前記チャネル層が、1x1015/cm3から1x1018/cm3のドーパント濃度を有することを特徴とする、請求項26に記載の半導体装置。
  30. 前記ソース層が、少なくとも1x1019/cm3のドーパント濃度を有することを特徴とする、請求項26に記載の半導体装置。
  31. 前記ゲート領域が、少なくとも0.5μmの厚さを有し、ここで、前記ゲート領域の中央部におけるドーパント濃度が、少なくとも1x1019/cm3であり、前記ゲート領域の上部および下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項26に記載の半導体装置。
  32. 前記ゲート層が、少なくとも0.5μmの厚さを有し、ここで、前記ゲート層の上部におけるドーパント濃度が、少なくとも1x1019/cm3であり、前記ゲート層の下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項26に記載の半導体装置。
  33. 前記基板、前記バッファ層、前記ドリフト層、前記チャネル領域、前記ソース層および前記ゲート層の半導体材料が、SiCを含むことを特徴とする、請求項26に記載の半導体装置。
  34. n型半導体基板；
    前記基板上のn型半導体材料の層；
    前記基板上の前記n型半導体材料の層上の傾斜したドーパント濃度を有するp型半導体材料の層；
    前記p型半導体材料の層の上部表面上の第1オーミックコンタクト；
    前記n型半導体材料の層と対向する前記基板上の第2オーミックコンタクト；
    および各前記第1および前記第2オーミックコンタクト上の金属層、を含む半導体装置であって、
    前記p型半導体材料の層は、前記n型半導体材料の層に隣接する下部表面および前記下部表面と対向する上部表面を有し、ここで、前記下部表面に隣接する前記p型半導体材料の層の下部におけるドーパント濃度は、前記上部表面に隣接する前記p型半導体材料の層の上部にけるドーパント濃度より低いことを特徴とする半導体装置。
  35. 前記基板上の前記n型半導体材料の層は、1x1014/cm3から5x1016/cm3のドーパント濃度を有することを特徴とする、請求項34に記載の半導体装置。
  36. 前記n型半導体基板、前記基板上の前記n型半導体材料の層、および前記p型半導体材料の層は、SiCを含むことを特徴とする、請求項34に記載の半導体装置。
  37. 前記p型層の上部におけるドーパント濃度が、少なくとも1x1019/cm3であり、前記p型層の下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項34に記載の半導体装置。
  38. 前記基板が、少なくとも1x1019/cm3のドーパント濃度を有することを特徴とする、請求項34に記載の半導体装置。
  39. 半導体装置を製造する方法であって、
    前記方法は、n型半導体材料の層上のp型半導体材料の層をエピタキシャル成長させる工程；
    前記p型層の上部表面上で第1オーミックコンタクトを形成する工程；
    前記n型半導体材料の層と対向する基板上で第2オーミックコンタクトを形成する工程；
    および各前記第1および前記第2オーミックコンタクト上で金属層を形成する工程を含み、
    前記p型半導体材料の層は、前記n型半導体材料の層に隣接する下部表面および前記下部表面と対向する上部表面を有し、ここで、前記下部表面に隣接する前記p型半導体材料の層の下部におけるドーパント濃度が、前記上部表面に隣接する前記p型半導体材料の層の上部におけるドーパント濃度より低いというように、前記p型半導体材料の層におけるドーパント濃度は、エピタキシャル成長中に増加され、また、前記n型半導体材料の層は、n型半導体基板上にあることを特徴とする、半導体装置を製造する方法。
  40. n型半導体基板；
    前記基板上のn型半導体材料の層；
    前記n型半導体材料の層上のp型半導体材料の複数の領域；
    前記p型半導体材料の複数の領域の間の前記n型半導体材料の層上のn型半導体材料の領域；
    前記p型半導体材料の領域の上部表面上および前記n型半導体材料の領域の上部表面上のショットキー金属層；
    前記n型半導体材料の層と対向する前記基板上のオーミックコンタクト；
    および前記オーミックコンタクト上の金属層、を含む半導体装置であって、
    前記p型半導体材料の領域は、前記n型半導体材料の層に隣接する下部表面、前記下部表面と対向する上部表面、および側壁を有し、前記p型半導体材料の領域は、傾斜したドーパント濃度を有し、ここで、前記上部表面に隣接する前記p型半導体材料の領域の下部におけるドーパント濃度は、前記上部表面に隣接する前記p型半導体材料の領域の上部におけるドーパント濃度より低く、
    前記n型半導体材料の領域は、前記n型半導体材料の層に隣接する下部表面および前記下部表面と対向する上部表面を有することを特徴とする半導体装置。
  41. 前記基板上の前記n型半導体材料の層は、1x1014/cm3から5x1016/cm3のドーパント濃度を有することを特徴とする、請求項40に記載の半導体装置。
  42. 前記n型半導体基板、前記基板上の前記n型半導体材料の層、および前記p型半導体材料の複数の領域は、SiCを含むことを特徴とする、請求項40に記載の半導体装置。
  43. 前記p型層の上部におけるドーパント濃度が、少なくとも1x1019/cm3であり、前記p型層の下部におけるドーパント濃度は、1x1017/cm3未満であることを特徴とする、請求項40に記載の半導体装置。
  44. 前記基板が、少なくとも1x1019/cm3のドーパント濃度を有することを特徴とする、請求項40に記載の半導体装置。
  45. 半導体装置を製造する方法であって、
    前記方法は、n型半導体材料の層上でp型半導体材料の層をエピタキシャル成長させる工程；
    上部表面および側壁を各々有するp型半導体材料の複数の領域を形成するために、前記p型半導体材料の層を介して選択的にエッチングする工程；
    前記p型半導体材料の領域の間のn型半導体材料を成膜させる工程；
    前記半導体材料のp型領域の上部表面を露出するために前記n型半導体材料をエッチングする工程；
    前記p型領域の露出表面上およびそれらの間の前記n型半導体材料上でショットキー金属層を形成する工程；
    前記n型半導体材料の層と対向する前記基板上でオーミックコンタクトを形成する工程；
    および前記オーミックコンタクト上で金属層を形成する工程を含み、
    前記p型半導体材料の層は、前記n型半導体材料の層に隣接する下部表面および前記下部表面と対向する上部表面を有し、ここで、前記下部表面に隣接する前記p型半導体材料の層の下部におけるドーパント濃度が、前記上部表面に隣接する前記p型半導体材料の層の上部におけるドーパント濃度より低いというように、前記p型半導体材料の層におけるドーパント濃度は、エピタキシャル成長中に増加され、また、前記n型半導体材料の層は、n型半導体基板上にあることを特徴とする、半導体装置を製造する方法。
  46. ドーパント濃度が、エピタキシャル成長中に段階的な方法で増加されることを特徴とする、請求項45に記載の方法。
  47. ドーパント濃度が、エピタキシャル成長中に連続的に増加されることを特徴とする、請求項45に記載の方法。
JP2012516321A 2009-06-19 2010-06-18 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法 Pending JP2012531049A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US21875809P 2009-06-19 2009-06-19
US61/218,758 2009-06-19
PCT/US2010/039106 WO2010148266A2 (en) 2009-06-19 2010-06-18 Vertical junction field effect transistors and diodes having graded doped regions and methods of making

Publications (1)

Publication Number Publication Date
JP2012531049A true JP2012531049A (ja) 2012-12-06

Family

ID=43353487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012516321A Pending JP2012531049A (ja) 2009-06-19 2010-06-18 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法

Country Status (8)

Country Link
US (2) US8169022B2 (ja)
EP (1) EP2443659A4 (ja)
JP (1) JP2012531049A (ja)
KR (1) KR20120031071A (ja)
CN (1) CN102549759B (ja)
AU (1) AU2010262784A1 (ja)
CA (1) CA2762763A1 (ja)
WO (1) WO2010148266A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176941A (ja) * 2014-03-14 2015-10-05 豊田合成株式会社 半導体装置およびその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ597036A (en) * 2009-06-19 2014-01-31 Power Integrations Inc Methods of making vertical junction field effect transistors and bipolar junction transistors without ion implantation and devices made therewith
US9466674B2 (en) 2010-03-08 2016-10-11 Cree, Inc. Semiconductor devices with non-implanted barrier regions and methods of fabricating same
TWI435392B (zh) * 2011-02-24 2014-04-21 Univ Nat Chiao Tung 具有電晶體的半導體元件及其製法
JP5558393B2 (ja) * 2011-03-10 2014-07-23 株式会社東芝 半導体装置
WO2012145147A2 (en) * 2011-04-18 2012-10-26 Ss Sc Ip, Llc Vertical junction field effect transistors with improved thermal characteristics and methods of making
US20130334501A1 (en) * 2011-09-15 2013-12-19 The Regents Of The University Of California Field-Effect P-N Junction
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8933532B2 (en) * 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
US8871600B2 (en) 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy
US9024367B2 (en) 2012-02-24 2015-05-05 The Regents Of The University Of California Field-effect P-N junction
US20130277765A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Inc. Semiconductor device including graded gate stack, related method and design structure
US8716078B2 (en) * 2012-05-10 2014-05-06 Avogy, Inc. Method and system for a gallium nitride vertical JFET with self-aligned gate metallization
US8785975B2 (en) 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
CN103515387B (zh) * 2012-06-30 2017-05-17 盛况 一种具有可调节电势分布的半导体装置及其制备方法
US20140021603A1 (en) * 2012-07-23 2014-01-23 Rf Micro Devices, Inc. Using an interconnect bump to traverse through a passivation layer of a semiconductor die
US9006027B2 (en) 2012-09-11 2015-04-14 General Electric Company Systems and methods for terminating junctions in wide bandgap semiconductor devices
CN103000698B (zh) * 2012-11-23 2015-12-09 中国科学院微电子研究所 一种SiC结势垒肖特基二极管及其制作方法
US9006748B2 (en) * 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9012984B2 (en) 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9148139B2 (en) * 2014-01-13 2015-09-29 United Silicon Carbide, Inc. Monolithically integrated cascode switches
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US10809591B2 (en) 2016-04-28 2020-10-20 Analog Photonics LLC Optical phase shifter device
US9653458B1 (en) 2016-09-22 2017-05-16 International Business Machines Corporation Integrated device with P-I-N diodes and vertical field effect transistors
KR102406116B1 (ko) * 2018-04-27 2022-06-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN109509705B (zh) * 2018-10-24 2020-11-24 中国科学院上海微系统与信息技术研究所 低势垒高度肖特基二极管及其制备方法
CN110931571A (zh) * 2019-12-18 2020-03-27 中山大学 一种垂直型GaN基凹槽结势垒肖特基二极管及其制作方法
CN113130665A (zh) * 2019-12-30 2021-07-16 株洲中车时代半导体有限公司 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片
CN111599856B (zh) * 2020-05-27 2022-06-21 南京大学 双沟道增强型准垂直结构GaN基JFET及其制备方法
US11996407B2 (en) * 2020-07-15 2024-05-28 Semiconductor Components Industries, Llc Self-aligned isolation for self-aligned contacts for vertical FETS
US11545585B2 (en) * 2020-08-21 2023-01-03 Monolithic Power Systems, Inc. Single sided channel mesa power junction field effect transistor
CN113555418B (zh) * 2021-07-21 2023-03-10 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3469830D1 (en) * 1983-12-07 1988-04-14 Bbc Brown Boveri & Cie Semiconductor device
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
EP0981166A3 (en) 1998-08-17 2000-04-19 ELMOS Semiconductor AG JFET transistor
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6355513B1 (en) 1999-10-29 2002-03-12 Lovoltech, Inc. Asymmetric depletion region for normally off JFET
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
ATE536635T1 (de) * 2004-07-08 2011-12-15 Semisouth Lab Inc Monolithischer vertikal- sperrschichtfeldeffekttransistor und aus siliziumcarbid hergestellte schottky- barrierendiode und herstellungsverfahren dafür
US7199442B2 (en) 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same
US7355223B2 (en) 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070029573A1 (en) 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP5560519B2 (ja) * 2006-04-11 2014-07-30 日産自動車株式会社 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176941A (ja) * 2014-03-14 2015-10-05 豊田合成株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8928074B2 (en) 2015-01-06
US20120187421A1 (en) 2012-07-26
EP2443659A2 (en) 2012-04-25
US20100320476A1 (en) 2010-12-23
WO2010148266A3 (en) 2011-03-31
EP2443659A4 (en) 2013-11-20
AU2010262784A1 (en) 2012-02-02
CA2762763A1 (en) 2010-12-23
US8169022B2 (en) 2012-05-01
CN102549759A (zh) 2012-07-04
WO2010148266A2 (en) 2010-12-23
KR20120031071A (ko) 2012-03-29
CN102549759B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
JP2012531049A (ja) 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法
US10784338B2 (en) Field effect transistor devices with buried well protection regions
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
JP5559530B2 (ja) 接合障壁ショットキー整流器およびその製造方法
JP5685736B2 (ja) 半導体装置及びその製造方法
KR101187084B1 (ko) 탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법
US7355223B2 (en) Vertical junction field effect transistor having an epitaxial gate
EP1969617B1 (en) Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
US9306061B2 (en) Field effect transistor devices with protective regions
EP3117463B1 (en) Igbt structure for wide band-gap semiconductor materials
JP2006140368A (ja) 半導体装置とその製造方法
JP2012531050A (ja) イオン注入せずに縦型接合形電界効果トランジスタおよびバイポーラ接合トランジスタを製造する方法およびそれによって製造されたデバイス
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
KR20150076840A (ko) 반도체 소자 및 그 제조 방법
KR102244200B1 (ko) Mosfet 소자 및 그 제조 방법
US20150137142A1 (en) Junction Field Effect Transistor Cell with Lateral Channel Region
JP2016031997A (ja) 半導体装置
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
JP2020035868A (ja) 半導体装置の製造方法
KR20090042598A (ko) 접합장벽쇼트키 게이트 구조를 갖는 고전압 탄화규소쇼트키 접합형 전계효과 트랜지스터 및 그 제조방법