CN113130665A - 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片 - Google Patents

一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片 Download PDF

Info

Publication number
CN113130665A
CN113130665A CN201911395653.3A CN201911395653A CN113130665A CN 113130665 A CN113130665 A CN 113130665A CN 201911395653 A CN201911395653 A CN 201911395653A CN 113130665 A CN113130665 A CN 113130665A
Authority
CN
China
Prior art keywords
schottky
region
fin
metal
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911395653.3A
Other languages
English (en)
Inventor
陈喜明
王亚飞
李诚瞻
罗海辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201911395653.3A priority Critical patent/CN113130665A/zh
Publication of CN113130665A publication Critical patent/CN113130665A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种碳化硅肖特基二极管芯片的元胞结构,包括:位于衬底之上的漂移区,漂移区表面向下设置有邻接的阱区和JFET区,位于阱区之上与阱区形成欧姆接触的欧姆金属,位于JFET区之上的鳍式结构,设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属,以及位于衬底之下的阴极。本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触,增加了肖特基接触的面积,扩大了导通电流的路径,降低了芯片的导通电阻,同时有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应,降低了在反向阻断工况时肖特基接触中心位置的电场强度,保持或降低了反偏时的漏电几率。

Description

一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片
技术领域
本发明涉及功率半导体器件技术领域,尤其涉及一种碳化硅肖特基二极管(SBD)芯片的元胞结构及半导体芯片。
背景技术
碳化硅(SiC)是新型宽禁带半导体材料,具有出色的物理、化学和电性能。如碳化硅的击穿电场强度是传统硅的10倍、导热率是硅的3倍,这使得碳化硅在功率半导体器件,特别是大功率和高温应用环境中非常具有吸引力和应用前景。
传统平面JBS结构肖特基二极管如图1所示,具体包括衬底101,漂移区102,肖特基金属103,欧姆金属104,阱区105,阴极106,其中103和104组成阳极。
传统平面JBS结构肖特基二极管在增加肖特基接触面积时,必然导致PiN接触区域面积的减小。在这种情况下,虽然降低了肖特基二极管的正向导通压降,但是也同时提高了肖特基二极管的反向漏电的可能性。随着肖特基接触面积的扩大,在反向阻断工况时肖特基接触中心位置的电场更高,从而造成增大反向漏电的可能性。
因此,在传统平面JBS结构肖特基二极管中很难解决降低正向导通压降但不引起反向漏电恶化这一对矛盾。
发明内容
本发明提供了一种鳍式(Fin)-JBS三维结构碳化硅肖特基二极管芯片的元胞结构,通过在传统平面JBS结构肖特基二极管基础上增加新的鳍式结构,能降低正向导通压降的同时保持或降低反向漏电。
本发明提供了一种碳化硅肖特基二极管芯片的元胞结构,包括:
位于所述衬底之上的漂移区;
所述漂移区表面向下设置有邻接的阱区和JFET区;
位于所述阱区之上与所述阱区形成欧姆接触的欧姆金属;
位于所述JFET区之上的鳍式结构;
设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属;以及
位于衬底之下的阴极。
根据本发明的实施例,
所述肖特基金属从所述鳍式结构表面延伸至所述阱区的未被所述欧姆金属覆盖的区域上,以在与所述鳍式结构形成肖特基接触的同时与所述阱区的未被所述欧姆金属覆盖的区域形成欧姆接触。
根据本发明的实施例,所述肖特基金属与所述欧姆金属直接接触;
或者,所述肖特基金属与所述欧姆金属分隔设置,通过设置在元胞结构表面的二次金属进行连接。
根据本发明的实施例,所述欧姆金属与所述肖特基金属为同一金属材料构成。
根据本发明的实施例,所述鳍式结构尺寸高度设置为1.5μm~2.5um,宽度为0.5μm~1.5um。
根据本发明的实施例,所述鳍式结构的浓度与JFET区相等且高于所述漂移区的浓度。
根据本发明的实施例,
所述衬底的浓度范围为1×1018~1×1019cm-3
所述漂移区浓度范围为1×1014~5×1016cm-3
所述阱区的浓度范围为1×1016~5×1018cm-3
所述JFET区和鳍式结构浓度范围为1×1015~5×1017cm-3
本发明还提供了一种碳化硅肖特基二极管半导体芯片,包括若干如以上内容中任一项所述的碳化硅肖特基二极管芯片的元胞结构。
根据本发明的实施例,所述鳍式结构包括半椭圆形鳍式、半矩形鳍式或半圆形鳍式。
与现有技术相比,本发明的一个或多个实施例可以具有如下优点:
1、本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触,增加了肖特基接触的面积,扩大了导通电流的路径,提高了芯片的功率密度,降低了芯片成本。
2、本发明通过对鳍式(Fin)结构和JFET区域进行低浓度掺杂,降低了鳍式(Fin)结构位置和JFET位置的导通电阻。
3、本发明在肖特基接触位置采用鳍式(Fin)结构,通过优化鳍式(Fin)几何结构尺寸,改变了传统平面JBS结构中反向阻断工况下电场强度从肖特基接触边缘到肖特基接触中央逐渐增加的趋势,有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应,降低了在反向阻断工况时肖特基接触中心位置的电场强度,对肖特基接触起到保护的作用。
4、本发明通过在芯片有源区采用三维结构,有效增加了金属层的面积,增大了相同面积芯片的热容,提高了芯片的鲁棒性,降低了器件的功耗。
本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1示出了现有的传统平面JBS结构肖特基二极管结构示意图;
图2是本发明一示例的新型Fin-JBS三维立体结构肖特基二极管元胞结构示意图;
图3是本发明一示例矩形Fin-JBS三维立体结构肖特基二极管元胞结构示意图;
图4是本发明一示例半圆形Fin-JBS三维立体结构肖特基二极管元胞结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合附图对本发明作进一步地详细说明,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
第一实施例
图2是本实施例的新型Fin-JBS三维立体结构肖特基二极管元胞结构示意图;
图3是本实施例的矩形Fin-JBS三维立体结构肖特基二极管元胞结构示意图;
图4是本实施例的半圆形Fin-JBS三维立体结构肖特基二极管元胞结构示意图。
本说明书中的衬底层可以包括各种半导体元素,例如单晶、多晶或非晶结构的硅或硅锗,也可以包括混合的半导体结构,例如碳化硅、氮化镓、磷化铟、砷化镓、合金半导体或其组合,在此不做限定。在本实施例中的衬底层优选采用碳化硅衬底,可采用N型或P型碳化硅衬底,在本实施例中以N型衬底为例进行说明。
本实施例第一导电类型为N型,第二导电类型为P型。
其中JFET为结型场效应晶体管的缩写(Junction Field-Effect Transistor,JFET)。
本发明提供一种鳍式(Fin)-JBS三维结构碳化硅肖特基二极管,如图2,包括:碳化硅衬底2、第一导电类型漂移区3、JFET区4、P阱区5、鳍式(Fin)结构6、肖特基金属7、欧姆金属8、阴极9。
本发明提供了一种碳化硅肖特基二极管芯片的元胞结构,包括:
位于碳化硅衬底2之上的第一导电类型漂移区3;
漂移区3表面向下设置有邻接的JFET区4和P阱区5;
位于P阱区5之上与P阱区5形成欧姆接触的欧姆金属8;
位于JFET区4之上的鳍式结构6;
设置于鳍式结构6表面并与鳍式结构6形成肖特基接触的肖特基金属7;
以及位于衬底之下的阴极9。
本实施例在传统的结构基础上,将传统平面JBS结构肖特基二极管有源区肖特基平面接触改为三维立体结构接触。在本实施例中,具体地,在碳化硅衬底2之上设置第一导电类型漂移区3,在第一导电类型漂移区3表面向下设置有邻接的P阱区5和JFET区4,在P阱区之上设置有与P阱区形成欧姆接触的欧姆金属8;在JFET区4上设置鳍式结构6,并在鳍式结构6表面设置与鳍式结构6形成肖特基接触的肖特基金属7,通过这个设置,从而增加了肖特基接触的面积,扩大了导通电流的路径,提高了芯片的功率密度,降低了芯片成本。并在碳化硅衬底2之下设置了阴极9。
其中,在本实施例中,肖特基金属7从鳍式结构6表面延伸至P阱区5的未被欧姆金属8覆盖的区域上,以在与鳍式结构6形成肖特基接触的同时与P阱区5的未被欧姆金属8覆盖的区域形成欧姆接触。
在本实施例中,延伸到P阱区5的肖特基金属7还同时与P阱区之上的欧姆金属8直接接触,共同构成了肖特基二极管的阳极。本实施例在芯片有源区采用了三维的鳍式结构,有效增加了欧姆金属8和肖特基金属7组成的金属层的面积,增大了相同面积芯片的热容,提高了芯片的鲁棒性,降低了器件的功耗。
在本实施例中,形成欧姆接触的欧姆金属8材料可设置为具有低接触电阻率的金属,优选为铝、镍、或镍铝合金,形成肖特基接触的肖特基金属7材料可设置为钛、钼、或合金。
在本实施例中,肖特基二极管包括了一个有一定厚度的高浓度N+型碳化硅衬底层2,碳化硅衬底2浓度范围设置为1×1018~1×1019cm-3;在N+型碳化硅衬底层2之上设置有N-漂移区3,N-漂移区3浓度范围设置为1×1014~5×1016cm-3,具体的掺杂浓度根据芯片的耐压要求来进行优化设置;在N-漂移区上方设置有P阱区5、N-型掺杂的JFET区4,以及在JFET区4之上设置有鳍式(Fin)结构,其中P阱区5的浓度范围设置为1×1016~5×1018cm-3,JFET区4和鳍式结构6浓度相等,浓度范围设置为1×1015~5×1017cm-3,鳍式结构6与JFET区5的浓度设置为高于N-漂移区3的浓度。本实施例通过对鳍式(Fin)结构6和JFET区5进行低于衬底2浓度的掺杂,降低了鳍式(Fin)结构位置和JFET位置的导通电阻。
本实施中,在肖特基接触位置采用了鳍式(Fin)结构6,通过优化鳍式(Fin)几何结构尺寸,在本实施例中,鳍式结构6尺寸高度优选设置为1.5μm~2.5um,宽度优选设置为0.5μm~1.5um。本实例中,由于增设了鳍式结构6,实现了在反向偏置工况下肖特基接触表面维持低强度电场且强度大小一致的电场,从而改变了传统平面JBS结构中反向阻断工况下电场强度从肖特基接触边缘到肖特基接触中央逐渐增加的趋势,有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应,降低了在反向阻断工况时肖特基接触中心位置的电场强度,对肖特基接触起到保护的作用。在肖特基接触位置采用鳍式结构6,在设置为3300V及以上耐压的芯片中可降低P阱的注入深度,降低了器件制造难度和成本。
在其他实施例中,肖特基金属7还能设置为与欧姆金属8分隔设置,并通过设置在元胞结构表面的二次金属进行连接。
在其他实施例中,肖特基金属7还能设置为替代欧姆金属8,肖特基金属7覆盖于P阱区5上方,并与P阱区5形成欧姆接触,这种情况下,欧姆金属8与肖特基金属7实为同一金属材料构成。
在本实施例的碳化硅肖特基二极管芯片的元胞结构中,鳍式结构6可设置为四分之一的椭圆形鳍式、矩形鳍式或圆形鳍式,详见图3和图4。
综上所述,
1、本发明通过将传统平面JBS结构肖特基二极管有源区的肖特基平面接触改为三维立体结构接触,增加了肖特基接触的面积,扩大了导通电流的路径,提高了芯片的功率密度,降低了芯片成本。
2、本发明通过对鳍式(Fin)结构和JFET区域进行低浓度掺杂,降低了鳍式(Fin)结构位置和JFET位置的导通电阻。
3、本发明在肖特基接触位置采用鳍式(Fin)结构,通过优化鳍式(Fin)几何结构尺寸,改变了传统平面JBS结构中反向阻断工况下电场强度从肖特基接触边缘到肖特基接触中央逐渐增加的趋势,有效解决了传统平面JBS结构中反向偏置下肖特基接触中央位置电场集中效应,降低了在反向阻断工况时肖特基接触中心位置的电场强度,对肖特基接触起到保护的作用。
4、本发明通过在芯片有源区采用三维结构,有效增加了金属层的面积,增大了相同面积芯片的热容,提高了芯片的鲁棒性,降低了器件的功耗。
第二实施例
图3是本实施例的矩形Fin-JBS三维立体结构肖特基二极管元胞结构示意图;
图4是本实施例的半圆形Fin-JBS三维立体结构肖特基二极管元胞结构示意图。
本发明还提供了一种碳化硅肖特基二极管半导体芯片,包括若干如以上内容中任一项的碳化硅肖特基二极管芯片的元胞结构。
本实施例中,碳化硅肖特基二极管半导体芯片可以设置为由2个碳化硅肖特基二极管半导体芯片的元胞结构组合而成,2个元胞结构镜像组合后的鳍式结构形状包括半椭圆形鳍式、半矩形鳍式或半圆形鳍式。
本实施例的优点包含第一实施例的所述优点。
虽然本发明公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所述技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,本发明的保护范围并不局限于文中公开的特定实施例,而是包括落入权利要求范围内的所有技术方案。

Claims (10)

1.一种碳化硅肖特基二极管芯片的元胞结构,其特征在于,包括:
位于所述衬底之上的漂移区;
所述漂移区表面向下设置有邻接的阱区和JFET区;
位于所述阱区之上与所述阱区形成欧姆接触的欧姆金属;
位于所述JFET区之上的鳍式结构;
设置于所述鳍式结构表面并与所述鳍式结构形成肖特基接触的肖特基金属;以及
位于衬底之下的阴极。
2.根据权利要求1所述的碳化硅肖特基二极管芯片的元胞结构,其特征在于,所述肖特基金属从所述鳍式结构表面延伸至所述阱区的未被所述欧姆金属覆盖的区域上,以在与所述鳍式结构形成肖特基接触的同时与所述阱区的未被所述欧姆金属覆盖的区域形成欧姆接触。
3.根据权利要求1或2所述的碳化硅肖特基二极管芯片的元胞结构,其特征在于,
所述肖特基金属与所述欧姆金属直接接触;
或者,所述肖特基金属与所述欧姆金属分隔设置,通过设置在元胞结构表面的二次金属进行连接。
4.根据权利要求3所述的碳化硅肖特基二极管芯片的元胞结构,其特征在于,
所述欧姆金属与所述肖特基金属为同一金属材料构成。
5.根据权利要求1所述的碳化硅MOSFET器件的元胞结构,其特征在于,所述鳍式结构尺寸高度设置为1.5μm~2.5um,宽度为0.5μm~1.5um。
6.根据权利要求1所述的碳化硅肖特基二极管芯片的元胞结构,其特征在于,
所述鳍式结构的浓度与所述JFET区的浓度小于所述衬底的浓度。
7.根据权利要求6所述的碳化硅肖特基二极管芯片的元胞结构,其特征在于,
所述鳍式结构的浓度与JFET区相等且高于所述漂移区的浓度。
8.根据权利要求7所述的碳化硅MOSFET器件的元胞结构,其特征在于,
所述衬底的浓度范围为1×1018~1×1019cm-3
所述漂移区浓度范围为1×1014~5×1016cm-3
所述阱区的浓度范围为1×1016~5×1018cm-3
所述JFET区和鳍式结构浓度范围为1×1015~5×1017cm-3
9.一种碳化硅肖特基二极管半导体芯片,其特征在于,包括若干如权利要求1至2、4至8中任一项所述的碳化硅肖特基二极管芯片的元胞结构。
10.根据权利要求9所述的碳化硅肖特基二极管半导体芯片,其特征在于,
所述鳍式结构包括半椭圆形鳍式、半矩形鳍式或半圆形鳍式。
CN201911395653.3A 2019-12-30 2019-12-30 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片 Pending CN113130665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911395653.3A CN113130665A (zh) 2019-12-30 2019-12-30 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911395653.3A CN113130665A (zh) 2019-12-30 2019-12-30 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

Publications (1)

Publication Number Publication Date
CN113130665A true CN113130665A (zh) 2021-07-16

Family

ID=76768053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911395653.3A Pending CN113130665A (zh) 2019-12-30 2019-12-30 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片

Country Status (1)

Country Link
CN (1) CN113130665A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
CN102376778A (zh) * 2006-04-04 2012-03-14 Ssscip有限公司 结势垒肖特基整流器及其制造方法
CN102549759A (zh) * 2009-06-19 2012-07-04 Ssscip有限公司 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法
US20130140584A1 (en) * 2010-06-02 2013-06-06 Norifumi Kameshiro Semiconductor device
KR101598512B1 (ko) * 2014-08-27 2016-03-02 메이플세미컨덕터(주) 에피 재성장 패턴을 포함한 접합장벽 쇼트키 다이오드 및 그 제조방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN106711190A (zh) * 2017-01-24 2017-05-24 深圳基本半导体有限公司 一种具有高性能的半导体器件及制造方法
US20190027616A1 (en) * 2016-08-10 2019-01-24 PowerCubeSemi, INC. Sic wide trench-type junction barrier schottky diode and manufacturing method therefor
CN109473484A (zh) * 2018-11-21 2019-03-15 中国电子科技集团公司第十三研究所 一种碳化硅肖特基二极管

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
CN102376778A (zh) * 2006-04-04 2012-03-14 Ssscip有限公司 结势垒肖特基整流器及其制造方法
CN102549759A (zh) * 2009-06-19 2012-07-04 Ssscip有限公司 具有分级掺杂区的垂直结型场效应晶体管和二极管及其制造方法
US20130140584A1 (en) * 2010-06-02 2013-06-06 Norifumi Kameshiro Semiconductor device
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
KR101598512B1 (ko) * 2014-08-27 2016-03-02 메이플세미컨덕터(주) 에피 재성장 패턴을 포함한 접합장벽 쇼트키 다이오드 및 그 제조방법
CN105405897A (zh) * 2015-10-29 2016-03-16 中山大学 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
US20190027616A1 (en) * 2016-08-10 2019-01-24 PowerCubeSemi, INC. Sic wide trench-type junction barrier schottky diode and manufacturing method therefor
CN106711190A (zh) * 2017-01-24 2017-05-24 深圳基本半导体有限公司 一种具有高性能的半导体器件及制造方法
CN109473484A (zh) * 2018-11-21 2019-03-15 中国电子科技集团公司第十三研究所 一种碳化硅肖特基二极管

Similar Documents

Publication Publication Date Title
US10937784B2 (en) Method of manufacturing a semiconductor device
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
US8835934B2 (en) Semiconductor device
US20110024791A1 (en) Bipolar semiconductor device and manufacturing method
US20220406929A1 (en) Silicon carbide mosfet device and cell structure thereof
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20220384662A1 (en) Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof
CN112786679B (zh) 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件
CN112786680B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
CN109524458B (zh) 半导体装置
CN113054015A (zh) 碳化硅mosfet芯片
US20220246771A1 (en) Vertical conduction electronic device comprising a jbs diode and manufacturing process thereof
US11955567B2 (en) Wide-band gap semiconductor device and method of manufacturing the same
WO2022178914A1 (zh) 一种肖特基二极管及其制备方法
CN216597601U (zh) 合并式PiN肖特基器件和电子器件
CN216084895U (zh) 一种结势垒肖特基二极管
CN113130665A (zh) 一种碳化硅肖特基二极管芯片的元胞结构及半导体芯片
CN112216746A (zh) 碳化硅半导体器件
US20220246770A1 (en) Jbs device with improved electrical performances, and manufacturing process of the jbs device
TWI837700B (zh) 合併PiN蕭特基(MPS)二極體與其製造方法
US11749758B1 (en) Silicon carbide junction barrier schottky diode with wave-shaped regions
CN215988778U (zh) 一种肖特基二极管
US11869944B2 (en) Scalable MPS device based on SiC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210716

RJ01 Rejection of invention patent application after publication