CN113555418B - 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 - Google Patents
基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 Download PDFInfo
- Publication number
- CN113555418B CN113555418B CN202110824970.3A CN202110824970A CN113555418B CN 113555418 B CN113555418 B CN 113555418B CN 202110824970 A CN202110824970 A CN 202110824970A CN 113555418 B CN113555418 B CN 113555418B
- Authority
- CN
- China
- Prior art keywords
- layer
- doping concentration
- sic
- thickness
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000002161 passivation Methods 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000003247 decreasing effect Effects 0.000 claims abstract description 6
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 15
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 10
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 6
- 238000009835 boiling Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 239000008367 deionised water Substances 0.000 claims description 5
- 229910021641 deionized water Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- UBOXGVDOUJQMTN-UHFFFAOYSA-N trichloroethylene Natural products ClCC(Cl)Cl UBOXGVDOUJQMTN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 238000011068 loading method Methods 0.000 claims description 2
- 238000009826 distribution Methods 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 131
- 229910010271 silicon carbide Inorganic materials 0.000 description 67
- 239000010936 titanium Substances 0.000 description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000005355 lead glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001657 homoepitaxy Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于P区和I区渐变掺杂的4H‑SiC PIN二极管，主要解决现有技术无法实现低导通电阻和低结电容的问题。其自下而上包括n型衬底(1)、n+层(2)、i层(3)和p+层(4)，衬底的下部设有阴极(5)，p+层的上部设有阳极(6)，阳极的上部设有钝化层(7)，其中，所述i层(3)采用由n层组成的多层结构，且各层由掺杂浓度线性递减的4H‑SiC半导体材料构成；所述p+层(4)采用由m层组成的多层结构，且各层由掺杂浓度线性增的4H‑SiC半导体材料构成。本发明能同时实现低导通电阻与低零偏结电容，可加快PIN二极管的响应速度，提高截止频率，可作为微波二极管适用于微波限幅电路。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种4H-SiC PIN微波二极管，可用于微波整流、限幅器、功率开关、移相器、电调衰减器等电路中。
背景技术
PIN二极管广泛应用于射频、超高频和微波电路中。基于PIN二极管的限幅器能够保护后级电路中的功率敏感器件不被大信号或强电磁脉冲损坏，因此广泛应用于通信、雷达等发射接收系统的前端。通过控制PIN二极管的工作状态，在高功率的微波信号通过限幅器时，被衰减到较低的功率电平，而小功率微波信号则以较小的插损顺利通过。
目前市面上大多数商用的PIN二极管都是用Si和GaAs。Si和GaAs的PIN器件制备工艺已经非常成熟，但是受限于材料的自身因素，难以进一步提高器件性能。为了增加转换功率，而增加i区的厚度，结果会造成转换速率的降低。并且Si和GaAs的微波PIN二极管的工作温度不能超过175℃。为了提高功率处理能力和开关速度以及工作温度，必须改用新的材料替代Si和GaAs，用于制作PIN二极管。
4H-SiC材料拥有比Si和GaAs更高的禁带宽度，这就使得它在各种高速模拟应用领域，例如用于射频通讯及雷达中的放大器和接收器具有不可替代的优势。另外，4H-SiC具有比硅和砷化镓更宽的禁带宽度，因此有更好的抗辐射和抗干扰能力。对于大量使用微波器件的电子系统中，使用4H-SiC PIN限幅器有利于系统集成。
目前，三端有源器件正逐步取代两端器件成为电子系统中的主流，但PIN二极管以其特殊的器件结构和器件特性使之无法被轻易取代。
目前，市面上的4H-SiC PIN二极管，它包括三个掺杂浓度不同的区，其中，P区掺杂浓度>1019，厚度5μm；I区掺杂浓度<1015，厚度50～600μm；N区掺杂浓度1018～1019，厚度>10μm。该PIN二极管作为功率转换器、开关器件已广泛应用于电力电子领域，且得益于材料特性，其具备较高的击穿电压和更快的开关速度。但是该器件作为射频器件时，因具备较大的I区宽度，因而不适合应用于微波电路。目前微波用4H-SiC PIN二极管需要更小的导通电阻与更低的结电容来满足更快的响应速度，而现有4H-SiC PIN二极管不能满足要求，导致其在高频微波应用领域存在很大的空缺。
发明内容
本发明目的在于针对上述目前已有器件技术的不足，提供一种基于P+区和I区渐变掺杂的4H-SiC PIN二极管及制作方法，以减小I区宽度及导通电阻与结电容，从而加快二极管的响应时间，提高截止频率。满足高频微波应用的要求。
为实现上述目的，本发明的技术方案如下：
1.一种基于P区和I区渐变掺杂的4H-SiC PIN二极管，自下而上包括n型衬底、n+层、i层和p+层，衬底的下部设有阴极，p+层的上部设有阳极，阳极的上部设有钝化层，其特征在于：
所述i层采用由n层组成的多层结构，且自下而上按第一层31至第n层3n分布，各层均是由掺杂浓度以10为底数的对数线性递减的4H-SiC半导体材料构成，n的取值根据器件实际使用要求确定，其为大于1的整数；
所述p+层4采用由m层组成的多层结构，且自下而上按第一层41至第m层4m分布，各层均是由掺杂浓度以10为底数的对数线性递增的4H-SiC半导体材料构成，m的取值根据器件实际使用要求确定，其为大于1的整数。
进一步，所述衬底、n+层，均采用4H-SiC材料；所述钝化层采用Si3N4或SiO2或Al2O3或玻璃或铅玻璃。
进一步，所述i区的厚度为2～15μm，各层的厚度均相等，且第1层31的掺杂浓度为1017cm-3～1018cm-3，第2层32的掺杂浓度为1016cm-3～1018cm-7，……，第n层3n的掺杂浓度为1014cm-3～1015cm-3。
进一步，所述p+区的厚度为0.5～2μm，各层的厚度均相等，第1层41的掺杂浓度为1017cm-3～1018cm-3，第2层42的掺杂浓度为1018cm-3～1019cm-3，……，第m层4m的掺杂浓度为1019cm-3～1020cm-3。
进一步，n+层的厚度为0.5～2μm，掺杂浓度为1018cm-3～1020cm-3。
2.一种基于P区和I区渐变掺杂的垂直4H-SiC PIN二极管制作方法，其特征在于，包括如下步骤：
1)对衬底表面进行清洗和热处理，即依次在三氯乙烯、丙酮、无水乙醇中煮沸10～15min，用去离子水清洗并煮沸10min，在H2SO4:H3PO3＝3:1的溶液中加热10min，然后放入去离子水中清洗，以消除表面悬挂键，再用5％的HF溶液去除表面的氧化物；
2)将清洗和热处理之后的衬底装入反应室，在衬底上采用LPCVD工艺淀积厚度为0.5～2μm、掺杂浓度为1018cm-3～1020cm-3的4H-SiC n+层；
3)在4H-SiC n+层上采用LPCVD工艺淀积n层厚度相同的4H-SiC i层，各层的掺杂浓度自下而上以10为底数的对数线性递减，其中，第1层31的掺杂浓度为1017cm-3～1018cm-3，第2层32的掺杂浓度为1016cm-3～1017cm-3，……，第n层3n的掺杂浓度为1014cm-3～1015cm-3；
4)在4H-SiC i层上采用LPCVD工艺淀积m层厚度相同的4H-SiC p+层,各层的掺杂浓度自下而上以10为底数的对数线性递增，其中第1层41的掺杂浓度为1017cm-3～1018cm-3，第2层42的掺杂浓度为1018cm-3～1019cm-3，……，第m层4m的掺杂浓度为1019cm-3～1020cm-3；
5)在衬底背面采用蒸发或磁控溅射工艺淀积阴极(5)，并在高温下进行退火；
6)在p+层上制作掩膜，采用蒸发或磁控溅射工艺在p+层4淀积阳极，并在高温下进行退火；
7)将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层的沉积；
8)在钝化层上进行光刻和刻蚀，形成阳极接触孔，完成器件制作。
本发明与现有技术相比具有如下优点：
1.本发明由于其n型衬底、n+层、i层和p+层均采用禁带宽度相对高、热导系数相对高的4H-SiC的同质外延材料，因而不仅具有更高的击穿电压，能够实现更高的热功率扩散，提高器件在高温下的热稳定性，而且能够缓解器件转换功率与转换速率之间的矛盾，改善器件的功率特性和可靠性。
2.本发明的P+区由于采用渐变掺杂的多层结构，相比较无渐变掺杂的单层结构，可以实现更低的导通电阻，进而减小二极管的响应时间，提高截止频率。
3.本发明的i区由于采用渐变掺杂的多层结构，相比较无渐变掺杂的单层结构，可以实现更低的零偏结电容，进而减小二极管的响应时间，提高截止频率。
附图说明
图1是本发明基于P区和I区渐变掺杂的4H-SiC PIN微波二极管的结构图。
图2是本发明制作图1器件的工艺流程图。
具体实施方式
以下结合附图和实施例对本发明作进一步详细描述。
参照图1，本实例是基于P+区和I区多层渐变掺杂的垂直4H-SiC PIN二极管，包括衬底1、n+层2、i区3、p+区4、阴极5、阳极6和钝化层7，其中n+层2位于衬底1的上部，i区3位于n+层2的上部，p区4位于i区的上部，阴极5位于衬底1的下部，阳极6位于p区4的上部，钝化层7位于p区4和阳极6的上部。该衬底1采用4H-SiC材料；该n+层2采用4H-SiC，其厚度为0.5～2μm，掺杂浓度为1018cm-3～1020cm-3；该i区3采用多层掺杂浓度自下而上以10为底数的对数线性递减的4H-SiC材料，其厚度为2～15μm，各层厚度均相等，第1层31的掺杂浓度为1017cm-3～1018cm-3，第2层32的掺杂浓度为1016cm-3～1017cm-3，……，第n层3n的掺杂浓度为1014cm-3～1015cm-3；该p+区4采用多层掺杂浓度自上而下以10为底数的对数线性递减的4H-SiC，其厚度为0.5～2μm，各层厚度均相等，其中第1层41的掺杂浓度为1017cm-3～1018cm-3，第2层42的掺杂浓度为1018cm-3～1019cm-3，……，第m层4m的掺杂浓度为1019cm-3～1020cm-3；该钝化层7采用Si3N4或SiO2或Al2O3或玻璃或铅玻璃；该阴极金属5采用Ti/Ni或Ti/Pt或Ni或Ni/Ti/Al，其中第一层金属的厚度为20～100nm，第二层金属的厚度为30～300nm，第三层金属的厚度为20～200nm；该阴极金属6采用Ti/Al或Ti/Al/Ni或Ni或Ni/Ti/Al，其中第一层金属的厚度为20～100nm，第二层金属的厚度为30～300nm，第三层金属的厚度为20～200nm。
参照图2，本发明制作基于P区和I区渐变掺杂的4H-SiC PIN二极管，给出如下三种实施例：
实施例1，制作i区单层厚度为2μm、层数n为2，p+区单层厚度为0.5μm、层数m为2的渐变掺杂4H-SiC PIN二极管。
步骤1，对4H-SiC衬底表面进行消除悬挂键的预处理。
1.1)将4H-SiC衬底依次在三氯乙烯、丙酮、无水乙醇中煮沸10～15min，再用去离子水清洗并煮沸10min，再在H2SO4:H3PO3＝3:1的溶液中加热10min，然后放入去离子水中清洗，以消除表面悬挂键；
1.2)对清洗后的衬底再用5％的HF溶液去除表面的氧化物。
步骤2，制作n+层。
2.1)将预处理后的4H-SiC衬底放入低压化学气相淀积LPCVD系统中，设置反应室压力为10Torr、温度为1500℃；
2.2)向反应室同时通入流量为50μmol/min的N源、流量为1000sccm的氢气、流量为10sccm的C2H4和流量为5sccm的SiH4，在4H-SiC衬底生长厚度为0.5μm、掺杂浓度为1018cm-3的4H-SiC n+层。
步骤3，制作多层渐变掺杂i区。
向反应室同时通入流量为50μmol/min的N源、流量为1000sccm的氢气、流量为10sccm的C2H4和流量为5sccm的SiH4，在n+层上依次生长厚度均为2μm的2层4H-SiC层，其中第1层的掺杂浓度为1016cm-3，第2层的掺杂浓度为1015cm-3。
步骤4，制作多层渐变掺杂p+区。
向反应室同时通入流量为50μmol/min的Al源、流量为1000sccm的氢气、流量为10sccm的C2H4和流量为5sccm的SiH4，在i区上依次生长厚度均为0.5μm的2层4H-SiC P+层，其中第1层的掺杂浓度为1017cm-3，第2层的掺杂浓度为1018cm-3。
步骤5，制作阴极。
将完成上述工艺后的样品放入E-Beam电子束蒸发台，以0.1nm/s的蒸发速率在衬底的下部沉积金属Ni作为阴极，厚度为20～100nm，在本实例中采取但不限于Ni的厚度为100nm。
步骤6，制作阳极。
6.1)在p+区的4H-SiC上制作掩膜，形成阳极窗口；
6.2)将制作掩膜后的样品放置在E-Beam电子束蒸发台，以0.1nm/s的蒸发速率在阳极窗口中沉积金属Ni作为阳极，其中Ni的厚度为20～100nm，在本实例中采取但不限于Ni的厚度为100nm。
6.3)将生长完阳极并剥离之后的外延片放进管式退火炉中进行1050℃，持续3min的高纯N2退火，形成欧姆接触。
步骤7，制作钝化层。
7.1)将进行完上述步骤的样片放入等离子体化学气相淀积PECVD反应室内，设置反应室压力为0.5Pa、温度为200℃；
7.2)向反应室同时通入流量为20sccm的SiH4和流量为15sccm的N2O，在p+区4H-SiC和阳极上淀积20nm厚的SiO2钝化层。
步骤8，制作阳极接触孔。
对阳极上的钝化层进行光刻、刻蚀，形成阳极接触孔，完成整个器件的制作。
实施例2，制作i区单层厚度为2μm、层数n为3，p+区单层厚度为0.5μm、层数m为2的渐变掺杂4H-SiC PIN二极管。
步骤一，对4H-SiC衬底表面进行消除悬挂键的预处理。
本步骤的具体实现与实施例1的步骤1相同。
步骤二，制作n+层。
将预处理后的4H-SiC衬底放入低压化学气相淀积LPCVD系统中，设置反应室压力为50Torr、温度为1500℃；再向反应室同时通入流量为70μmol/min的N源、流量为1500sccm的氢气、流量为20sccm的C2H4和流量为10sccm的SiH4，在4H-SiC衬底生长厚度为0.5μm、掺杂浓度为1019cm-3的4H-SiC n+层。
步骤三，制作多层渐变掺杂i区。
向反应室同时通入流量为70μmol/min的N源、流量为1500sccm的氢气、流量为20sccm的C2H4和流量为10sccm的SiH4，在n+层上依次生长厚度均为2μm的3层4H-SiC层，其中第1层的掺杂浓度为1016cm-3，第2层的掺杂浓度为1015cm-3，第3层的掺杂浓度为1014cm-3。
步骤四，制作多层渐变掺杂p+区。
向反应室同时通入流量为70μmol/min的Al源、流量为1500sccm的氢气、流量为20sccm的C2H4和流量为10sccm的SiH4，在i区上依次生长厚度均为0.5μm的2层4H-SiC p+区，其中第1层的掺杂浓度为1018cm-3，第2层的掺杂浓度为1019cm-3。
步骤五，制作阴极。
将完成上述工艺后的样品放入E-Beam电子束蒸发台，以0.1nm/s的蒸发速率在衬底的下部沉积金属Ni/Ti/Al作为阴极，其中Ni的厚度为20～100nm，Ti的厚度为30～300nm，Al的厚度为20～200nm，在本实例中采取但不限于Ni/Ti/Al的厚度分别为80/30/80nm。
步骤六，制作阳极。
在p+区4H-SiC上制作掩膜，形成阳极窗口；将制作掩膜后的样品放置在E-Beam电子束蒸发台，以0.1nm/s的蒸发速率在阳极窗口中沉积金属Ni/Ti/Al作为阳极，其中Ni的厚度为20～100nm，Ti的厚度为30～300nm，Al的厚度为20～200nm，在本实例中采取但不限于Ni/Ti/Al的厚度分别为80/30/80nm；再将生长完阳极并剥离之后的外延片放进快速退火炉中进行500℃，持续5min的高纯N2退火，形成欧姆接触。
步骤七，制作钝化层。
将完成上述工艺后的样品放入等离子体化学气相淀积PECVD反应室内，在反应室压力为10Pa，温度为350℃的条件下，向反应室同时通入流量为30sccm的SiH4和流量为200sccm的N2，在p+区4H-SiC和阳极上淀积30nm厚的SiN钝化层。
步骤八，制作阳极接触孔。
对阳极上的钝化层进行光刻、刻蚀，形成阳极接触孔，完成整个器件的制作。
实施例3，制作i区单层厚度为2μm、层数n为4，p+区单层厚度为0.5μm、层数m为3的渐变掺杂4H-SiC PIN二极管。
步骤A，对4H-SiC衬底表面进行消除悬挂键的预处理。
本步骤的具体实现与实施例1的步骤1相同。
步骤B，制作n+层。
B1)将预处理后的4H-SiC衬底放入低压化学气相淀积LPCVD系统中，设置反应室压力为100Torr、温度为1500℃；
B2)向反应室同时通入流量为100μmol/min的N源、流量为2500sccm的氢气、流量为16sccm的C2H4和流量为8sccm的SiH4，在4H-SiC衬底生长厚度为1μm、掺杂浓度为1020cm-3的4H-SiC n+层。
步骤C，制作多层渐变掺杂i区。
向反应室同时通入流量为100μmol/min的N源、流量为2500sccm的氢气、流量为16sccm的C2H4和流量为8sccm的SiH4，在4H-SiC n+层上依次生长总厚度为8μm的4层4H-SiCi层，其中：
第1层4H-SiC i层的厚度为2μm、掺杂浓度为1020cm-3；
第2层4H-SiC i层的厚度为2μm、掺杂浓度为1019cm-3；
第3层4H-SiC i层的厚度为2μm、掺杂浓度为1018cm-3；
第4层4H-SiC i层的厚度为2μm、掺杂浓度为1017cm-3。
步骤D，制作多层渐变掺杂p+区。
向反应室同时通入流量为100μmol/min的Al源、流量为2500sccm的氢气、流量为16sccm的C2H4和流量为8sccm的SiH4，在4H-SiC i区上依次生长3层厚度均为2μm的4H-SiC p+层。其中：
第1层4H-SiC p+区的厚度为0.5μm、掺杂浓度为1018cm-3；
第2层4H-SiC p+区的厚度为0.5μm、掺杂浓度为1019cm-3；
第3层4H-SiC p+区的厚度为0.5μm、掺杂浓度为1020cm-3；
步骤E，制作阴极。
将完成上述工艺后的样品放入磁控溅射反应室中，保持反应室压强为9.5×10- 2Pa，利用纯度均为99.999％的钛和铂靶材，在衬底的下部沉积金属Ti/Pt作为阴极，其中Ti的厚度为20～100nm，Pt的厚度为30～300nm,在本实例采取但不限于Ti/Pt的厚度分别为50nm/100nm。
步骤F，制作阳极。
F1)在p+区4H-SiC上制作掩膜，形成阳极窗口；
F2)将制作掩膜后的样品放置在磁控溅射反应室中，以0.1nm/s的蒸发速率在阳极窗口中沉积金属Ti/Al作为阳极，其中Ni的厚度为20～100nm，Ti的厚度为30～300nm，在本实例采取但不限于Ti/Al的厚度分别为30nm/100nm。
F3.将生长完阳极并剥离之后的外延片放进管式退火炉中进行1000℃，持续2min的高纯度的N2退火，形成欧姆接触。
步骤G，制作钝化层。
将完成上述工艺后的样品放入等离子体化学气相淀积PECVD反应室内，采用PECVD工艺在p+型碳化硅和阳极上生长厚度为300nm的Al2O3钝化层，其中PECVD工艺的参数如下：
反应室压力30Pa，温度为500℃；
向反应室同时通入流量为1000sccm的TMA和流量为400sccm的H2O气体。
步骤H，制作阳极接触孔。
对阳极上的钝化层进行光刻、刻蚀，形成阳极接触孔，完成整个器件的制作。
以上描述仅为本发明的三个具体实例，但是，本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。
Claims (9)
1.一种基于P区和I区渐变掺杂的4H-SiC PIN二极管，自下而上包括n型衬底（1）、n+层（2）、i层（3）和p+层（4），衬底（1）的下部设有阴极（5），p+层（4）的上部设有阳极（6），阳极（6）的上部设有钝化层（7），其特征在于：
所述i层（3）采用由n层组成的多层结构，且自下而上按第 1 层(31)至第n层（3n）
分布，各层分别由掺杂浓度以10为底数的对数线性递减的4H-SiC半导体材料构成，n的取值根据器件实际使用要求确定，其为大于1的整数；
所述p+层（4）采用由m层组成的多层结构，且自下而上按第 1 层(41)至第m层（4m）
分布，各层分别由掺杂浓度以10为底数的对数线性递增的4H-SiC半导体材料构成，m的取值根据器件实际使用要求确定，其为大于1的整数；所述p+层（4）的厚度为0.5~2μm，各层的厚度均相等，第1层(41)的掺杂浓度为1017cm-3 ~1018cm-3，……，第m层(4m)的掺杂浓度为1019cm-3 ~1020cm-3。
2.根据权利要求1所述的二极管，其特征在于:
所述衬底（1）和n+层（2），均采用4H-SiC材料；
所述钝化层（7）采用Si3N4或SiO2或Al2O3或玻璃。
3.根据权利要求1所述的二极管，其特征在于，所述i层（3）的厚度为2~15μm，各层的厚度均相等，且第1层(31)的掺杂浓度为1017cm-3 ~1018cm-3，……，第n层(3n)的掺杂浓度为1014cm-3 ~1015cm-3。
4.根据权利要求1所述的二极管，其特征在于，n+层（2）的厚度为0.5~2μm，掺杂浓度为1018cm-3 ~1020cm-3。
5.一种基于P区和I区渐变掺杂的垂直4H-SiC PIN二极管制作方法，其特征在于，包括如下步骤：
1）对衬底表面进行清洗和热处理，即依次在三氯乙烯、丙酮、无水乙醇中煮沸10~15min，用去离子水清洗并煮沸10min，在H2SO4:H3PO3=3:1的溶液中加热10min，然后放入去离子水中清洗，以消除表面悬挂键，再用5%的HF溶液去除表面的氧化物；
2）将清洗和热处理之后的衬底装入反应室，在衬底上采用LPCVD工艺淀积厚度为0.5~2μm、掺杂浓度为1018cm-3 ~1020cm-3的4H-SiC n+层(2)；
3）在4H-SiC n+层(2)上采用LPCVD 工艺淀积n层厚度相同的4H-SiC i层（3），各层的掺杂浓度自下而上以10为底数的对数线性递减，其中，第1层(31)的掺杂浓度为1017cm-3 ~1018cm-3，第2层(32)的掺杂浓度为1016cm-3 ~1017cm-3，……，第n层(3n)的掺杂浓度为1014cm-3 ~1015cm-3；
4）在4H-SiC i层(3)上采用LPCVD工艺淀积m层厚度相同的4H-SiC p+层(4), 各层的掺杂浓度自下而上以10为底数的对数线性递增，其中第1层(41)的掺杂浓度为1017cm-3 ~1018cm-3，第2层(42)的掺杂浓度为1018cm-3 ~1019cm-3，……，第m层(4m)的掺杂浓度为1019cm-3 ~1020cm-3；
5）在衬底背面采用蒸发或磁控溅射工艺淀积阴极(5)，并在高温下进行退火；
6）在p+层(4)上制作掩膜，采用蒸发或磁控溅射工艺在p+层(4)淀积阳极(6)，并在高温下进行退火；
7）将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层(7)的沉积；
8）在钝化层上进行光刻和刻蚀，形成阳极接触孔，完成器件制作。
6.根据权利要求5所述的方法，其特征在于：所述2）、3）和4）中的LPCVD工艺参数如下：
反应室压力为10~200Torr，
反应室温度为1500℃；
SiH4流量为1~10sccm;
C2H4流量为2~20sccm;
H2流量为1000~3000sccm。
7.根据权利要求5所述的方法，其特征在于：所述7）中PECVD工艺参数如下：
反应室压力为0.5~30Pa；
反应室温度为200~500℃；
反应室中通入的气体根据钝化层的材料进行选择。
8.根据权利要求5所述的方法，其特征在于，5）中的阴极金属采用Ti/Ni或Ti/Pt或Ni或Ni/Ti/Al，其中第一层金属的厚度为20~100nm，第二层金属的厚度为30~300nm，第三层金属的厚度为20~200nm。
9.根据权利要求5所述的方法，其特征在于，6）中的阳极金属采用Ti/Al或Ti/Al/Ni或Ni或Ni/Ti/Al，其中第一层金属的厚度为20~100nm，第二层金属的厚度为30~300nm，第三层金属的厚度为20~200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110824970.3A CN113555418B (zh) | 2021-07-21 | 2021-07-21 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110824970.3A CN113555418B (zh) | 2021-07-21 | 2021-07-21 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113555418A CN113555418A (zh) | 2021-10-26 |
| CN113555418B true CN113555418B (zh) | 2023-03-10 |
Family
ID=78103851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110824970.3A Active CN113555418B (zh) | 2021-07-21 | 2021-07-21 | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113555418B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316500A (ja) * | 1995-05-18 | 1996-11-29 | Mitsubishi Electric Corp | ダイオード及びその製造方法 |
| WO2014202750A1 (en) * | 2013-06-20 | 2014-12-24 | Abb Technology Ag | Fast recovery diode |
| CN111063724A (zh) * | 2019-12-10 | 2020-04-24 | 西安电子科技大学 | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5077508B2 (ja) * | 2001-09-19 | 2012-11-21 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US7728409B2 (en) * | 2005-11-10 | 2010-06-01 | Fuji Electric Device Technology Co., Ltd. | Semiconductor device and method of manufacturing the same |
| DE102007028316B3 (de) * | 2007-06-20 | 2008-10-30 | Semikron Elektronik Gmbh & Co. Kg | Halbleiterbauelement mit Pufferschicht und Verfahren zu dessen Herstellung |
| KR20120031071A (ko) * | 2009-06-19 | 2012-03-29 | 에스에스 에스시 아이피, 엘엘시 | 도핑농도가 가변적인 ｖｊｆｅｔ와 다이오드 및 그 제조방법 |
| JP6396939B2 (ja) * | 2016-03-31 | 2018-09-26 | 株式会社サイオクス | 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 |
| DE102018000395A1 (de) * | 2018-01-18 | 2019-07-18 | 3-5 Power Electronics GmbH | Stapelförmige lll-V-Halbleiterdiode |
-
2021
- 2021-07-21 CN CN202110824970.3A patent/CN113555418B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316500A (ja) * | 1995-05-18 | 1996-11-29 | Mitsubishi Electric Corp | ダイオード及びその製造方法 |
| WO2014202750A1 (en) * | 2013-06-20 | 2014-12-24 | Abb Technology Ag | Fast recovery diode |
| CN111063724A (zh) * | 2019-12-10 | 2020-04-24 | 西安电子科技大学 | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113555418A (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020253420A1 (zh) | 氧化镓sbd终端结构及制备方法 | |
| CN109449214B (zh) | 一种氧化镓半导体肖特基二极管及其制作方法 | |
| CN110676339A (zh) | 一种氧化镓纳米晶薄膜日盲紫外探测器及其制备方法 | |
| CN107068800B (zh) | 一种基于氧化镓单晶的辐射探测器及其制备方法 | |
| CN110600554B (zh) | 一种（100）晶向金刚石n-i-p结二极管及其制备方法 | |
| CN112126897A (zh) | 一种alpha相氧化镓薄膜的制备方法 | |
| CN109136869B (zh) | 用于紫外波段的金属掺氧化镓透明导电薄膜及其制备方法 | |
| CN113005412A (zh) | 用于硅异质结电池的ito薄膜的制备方法 | |
| CN110957375A (zh) | 基于离子注入边缘终端的垂直AlN肖特基二极管及制作方法 | |
| CN111063724A (zh) | 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法 | |
| CN113555418B (zh) | 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法 | |
| CN109473354A (zh) | 一种基于碳化硅的漂移阶跃恢复二极管的制备方法及产品 | |
| CN104393031A (zh) | 一种插入层复合结构及其制作方法 | |
| CN109285894B (zh) | 一种金刚石基多通道势垒调控场效应晶体管及其制备方法 | |
| CN216597592U (zh) | 碳化硅二极管 | |
| CN110993707A (zh) | 基于氧化镓多层堆叠结构的pin二极管及其制备方法 | |
| CN116387367A (zh) | 沟槽与场板复合终端结构的高压氧化镓肖特基势垒二极管 | |
| CN116314439A (zh) | 太阳电池中的NiOx空穴传输层及其制备方法、应用 | |
| CN112038417B (zh) | 基于顺电介质的肖特基二极管及其制作方法 | |
| CN111081886B (zh) | 基于氧化镓钙钛矿多层堆叠结构的pin二极管及其制备方法 | |
| CN110571310B (zh) | 一种(100)取向n型单晶金刚石电极欧姆接触形成方法 | |
| CN110120434B (zh) | 电池片及其制备方法 | |
| CN110957374A (zh) | 基于场板结构的垂直AlN肖特基二极管及制作方法 | |
| CN114134569B (zh) | Cu-SnO2单晶薄膜及其制备方法和应用 | |
| KR101540035B1 (ko) | 스퍼터링 증착을 이용한 황화카드뮴 박막의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |