JPH08316500A - ダイオード及びその製造方法 - Google Patents

ダイオード及びその製造方法

Info

Publication number
JPH08316500A
JPH08316500A JP7120105A JP12010595A JPH08316500A JP H08316500 A JPH08316500 A JP H08316500A JP 7120105 A JP7120105 A JP 7120105A JP 12010595 A JP12010595 A JP 12010595A JP H08316500 A JPH08316500 A JP H08316500A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor layer
impurity concentration
layer
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7120105A
Other languages
English (en)
Other versions
JP3994443B2 (ja
Inventor
Akiyuki Soejima
顕幸 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12010595A priority Critical patent/JP3994443B2/ja
Priority to US08/562,457 priority patent/US5811873A/en
Priority to DE69609903T priority patent/DE69609903T2/de
Priority to EP96107701A priority patent/EP0749166B1/en
Publication of JPH08316500A publication Critical patent/JPH08316500A/ja
Application granted granted Critical
Publication of JP3994443B2 publication Critical patent/JP3994443B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 サージ電圧の発生が小さく、損失が少ないダ
イオードを提供することを目的とするものである。 【構成】 半導体層の不純物濃度を所定濃度に構成し、
逆回復動作時に半導体層中を空乏層が延びる速度を徐々
に遅くし、逆回復電流の変化率を小さくし、また、順方
向動作時に半導体層に蓄積される過剰キャリアを少なく
し、逆回復電荷を低減するもの。 【効果】 サージ電圧の発生が小さく、損失が少なく、
また、様々な順電流密度、更には逆電圧変動等の動作条
件にも対応し得る極めて優れたダイオードを提供できる
効果がある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体ダイオードの
特に特性改善と、その製造方法に関するものである。
【０００２】
【従来の技術】図１５(a)は従来のダイオード１００の
断面構造を示す図である。また図１５(b)はこのダイオ
ード１００の縦断面方向の不純物濃度分布の模式図であ
り、縦断面方向の深さXと不純物濃度Nとの関係を片対数
で示している。
【０００３】このダイオード１００においては、高不純
物濃度のＮ+層３の第１の主面上に低不純物濃度のＮ-層
１がエピタキシャル成長によって形成されている。
【０００４】また、Ｎ-層１の第１の主面上にＰ層４が
拡散により形成され、それによってＰＮ接合Ｊ１００が
形成されている。
【０００５】また、Ｐ層４の第１の主面上にアノード電
極５が、Ｎ+層３の第２の主面に隣接しカソード電極６
がそれぞれ形成されている。
【０００６】そして、低不純物濃度層であるＮ-層１の
不純物濃度分布は図１５(b)のように均一で、実質的に
不純物濃度の勾配がない。
【０００７】図１６（ａ）は従来のダイオード２００の
断面構造を示す図で、図１６(b)はこのダイオード２０
０の縦断面方向の不純物濃度分布の模式図である。
【０００８】このダイオード２００においては、低不純
物濃度のＮ-層１と高不純物濃度のＮ+層３との間に、そ
れらの間の不純物濃度を有するＮ層２が形成され、Ｎ-
層１上主面上にＰ層４が形成され、それによってＰＮ接
合Ｊ２００が形成されており、更に、Ｐ層４の上表面に
アノード電極５がＮ+層３の下表面にカソード電極６が
それぞれ形成されている。
【０００９】図１７（ａ）は従来のダイオード３００の
断面構造を示す図で、図１７(b)はこのダイオード３０
０の縦断面方向の不純物濃度分布の模式図である。
【００１０】このダイオード３００においては、低不純
物濃度のＮ-層１’が上主面側から下主面側にかけて不
純物濃度が高くなる濃度勾配を有し、低不純物濃度のＮ
-層１’と高不純物濃度のＮ+層３との間に、それらの間
の不純物濃度を有するＮ層２が、Ｎ-層１’の上主面上
にＰ層４が形成され、それによってＰＮ接合Ｊ３００が
形成されており、Ｐ層４の上表面にアノード電極５が、
Ｎ+層３の下表面にカソード電極６がそれぞれ形成され
ている。
【００１１】図１４はダイオードの動作電流波形の模式
図で、順電流ＩFが流れた後減少して、時刻ｔ0で電流零
となり、その時刻ｔ0以降の電流が逆回復電流で、逆回
復電流のピークＩRMを越えた後の変化率ｄｉrr／ｄｔ
（図１４の逆回復電流の接線の傾きに相当）と、回路の
インダクタンス成分Ｌとによりサージ電圧ＶSが式
（１）の通り発生する。
【００１２】この式（１）から図１４実線（１）のよう
に逆回復電流の変化率ｄｉrr／ｄｔが大きい波形（いわ
ゆるハードリカバリー）の場合、サージ電圧ＶSが大き
くなり素子破壊等、回路装置に致命的影響を及ぼす場合
があり、そのため、ダイオードは回路装置設計の要請か
ら、サージ電圧を抑えるために図１４破線（２）のよう
に逆回復電流の変化率ｄｉrr／ｄｔが小さい波形（いわ
ゆるソフトリカバリー）が求められる。
【００１３】また、ダイオードはスイッチング損失の低
減のため、逆回復電流の時間積分で計算される逆回復電
荷Ｑrr（図１４の斜線部分の面積に相当）の低減も求め
られる。
【００１４】ところで、ダイオードでは図１５のように
ＰＮ接合の間に低不純物濃度層Ｎ-層１が挿入されてい
る。この層が低不純物濃度であるために容易に空乏化で
き高耐圧も実現できる。
【００１５】ＰＮ-Ｎ+構造のダイオードの逆回復動作時
には、順方向動作時に蓄積された過剰キャリアを掃き出
しながら、ＰＮ接合部からＰ層、Ｎ-層内に空乏層が広
がって行き、最後には過剰キャリアの蓄積が無くなり、
この空乏層の延びる速度が早ければキャリアが早く掃き
出されるために逆回復電流ピークＩRM後の電流も即座に
零となり、逆回復電流は変化率ｄｉrr／ｄｔが大きいハ
ードリカバリー波形となる。
【００１６】反対に、空乏層の延びる速度が遅ければキ
ャリアが掃き出される速度が遅いために、逆回復電流ピ
ークＩRM後の電流もなかなか零にならず、逆回復電流は
変化率ｄｉrr／ｄｔが小さいソフトリカバリー波形とな
る。
【００１７】ところが、図１５の従来のダイオード１０
０は、高耐圧実現のため容易に空乏化できるよう低不純
物濃度層Ｎ-層１は均一な低不純物濃度層にしているた
め、逆回復動作時にＰＮ接合面Ｊ１００からＮ+層３の
方向に向かって空乏層がＮ-層１内を延びる速度が早
く、ハードリカバリー波形となる欠点があり、そのため
にサージ電圧が高くなるという問題があった。
【００１８】この問題を解決するために、ダイオード１
００はＮ-層１の厚みを大きくする方法がとられたが、
こうすることで逆回復動作時に印加される逆電圧によっ
て広がる空乏層幅のＮ-層１中に占める割合が小さくな
り、その空乏層の外側の部分に蓄積されたキャリア数が
増えた分だけその消滅が遅くなるために、逆回復電流は
変化率ｄｉrr／ｄｔが小さいソフトリカバリー波形とな
るものの、Ｎ-層１の厚みを大きくするために順電圧が
上昇し、且つ逆回復電荷Ｑrrが増加する欠点があり、損
失が増大するという問題があった。
【００１９】この問題を解決するために、図１６の従来
のダイオード２００は、ダイオード１００のＮ-層１と
Ｎ+層３との間にＮ層２を挿入したもので、残余の構成
はダイオード１００と同じで、このＮ層２の不純物濃度
は逆電圧によって延びる空乏層端がこのＮ層２内で止ま
るようにＮ-層１の不純物濃度よりも高いものとし、且
つ順方向動作時に過剰キャリアが蓄積されるようにＮ+
層３の不純物濃度よりも低いものとし、こうすることに
より、Ｎ層２のうち逆回復動作時に印加される逆電圧に
よって延びる空乏層部分の残りの部分は、蓄積された過
剰キャリアの消滅速度が遅くなるために、逆回復電流は
変化率ｄｉrr／ｄｔが小さいソフトリカバリー波形とな
り、しかも、Ｎ層２では不純物濃度が比較的高いことか
ら空乏層の広がる距離が小さいためにＮ層２の厚みが薄
くてもソフトリカバリーとなり、空乏層の広がる速度の
速いＮ-層１を厚くしなければならないダイオード１０
０の場合ほどＮ層２を厚くする必要はなく、従ってＮ-
層１とＮ層２合わせた厚みを抑えることができ、順電圧
の上昇と逆回復電荷Ｑrrの増加はそれほど大きくない。
【００２０】しかし、インバータ等実際の回路装置では
小電流密度から大電流密度まで様々な順電流値で動作さ
せる場合があり、従って、ダイオード２００を一旦製造
してしまうとＮ層２の不純物濃度が固定されてしまうた
め非常に小さな順電流密度の動作領域ではＮ層２に蓄積
されるキャリア密度が微小になり、ソフトリカバリー化
の効果がなくなり、また、非常に小さな順電流密度の動
作領域でソフトリカバリー化するために、Ｎ層２の不純
物濃度を低くして順方向動作時にＮ層２に蓄積される過
剰キャリア密度を増加すると、空乏層がＮ層２内を延び
る速度が速くなりソフトリカバリー化の効果がなくな
る。
【００２１】つまり、ダイオード２００は特定の狭い順
電流密度の動作領域でしかソフトリカバリーにならない
という欠点があり、動作条件によってはハードリカバリ
ーとなり、サージ電圧が高くなるという問題があった。
【００２２】また、図１７の従来のダイオード３００
は、ダイオード２００のＮ-層１の代わりに、ＰＮ接合
面Ｊ３００からＮ層２に向かって不純物濃度が高くなる
濃度勾配を有するＮ-層１’が形成され、残余の構成は
ダイオード２００と同じで、このＮ-層１’が接合面Ｊ
３００からＮ層２に向かってだんだん不純物濃度が高く
なるため、逆回復動作時に空乏層の延びる速度がだんだ
ん遅くなり、小さな順電流密度の動作領域でもソフトリ
カバリーとなり、しかも、大電流密度動作の場合もダイ
オード２００と同様に、逆回復動作時に印加される逆電
圧によって延びる空乏層端がＮ層２の途中で止まり、そ
の残りの部分に蓄積された過剰キャリアの消滅速度が遅
くなるためにソフトリカバリーとなる。
【００２３】しかし、実際の回路装置では電源電圧の変
動や誤動作等によりダイオードにかかる逆電圧が変動す
る場合があり、逆回復動作時に印加される逆電圧が変動
すると、それによって延びる空乏層端の位置も変動し、
従って、ダイオード３００を一旦製造してしまうとＮ層
２の不純物濃度と厚みが固定されてしまうため、特に逆
電圧が高い値に変動した場合、逆回復動作時に印加され
る逆電圧によって延びる空乏層がＮ層２を通過してＮ+
層３内まで延びる場合があり、この場合、Ｎ層２に蓄積
された過剰キャリアも空乏層によって早く掃き出されハ
ードリカバリーとなるため、この対策としてＮ層２の不
純物濃度を高くして逆電圧が上昇しても空乏層がＮ層２
の途中で止まるようにした場合、逆に、Ｎ層２に蓄積さ
れる過剰キャリア密度が減少してあまりソフトリカバリ
ーにならず、また、Ｎ層２の厚みを大きくして、逆電圧
が上昇しても空乏層がＮ層２の途中で止まるようにした
場合は、順電圧の上昇と逆回復電荷の増加が非常に大き
くなる。
【００２４】つまり、ダイオード３００は、逆電圧が上
昇するとハードリカバリーになる欠点があり、電源電圧
の変動や誤動作等逆電圧変動によってサージ電圧が高く
なるという問題があり、そして、この問題を解決しよう
とすると順電圧と逆回復電荷が増加し損失が増大すると
いう問題があった。
【００２５】
【発明が解決しようとする課題】前記のような従来のダ
イオードでは、ダイオード１００においてはＮ-層１の
厚みを大きくする方法がとられたが、こうすることで逆
回復動作時に印加される逆電圧によって広がる空乏層幅
のＮ-層１中に占める割合が小さくなり、その空乏層の
外側の部分に蓄積されたキャリア数が増えた分だけその
消滅が遅くなるために、逆回復電流は変化率ｄｉrr／ｄ
ｔが小さいソフトリカバリー波形となるものの、Ｎ-層
１の厚みを大きくするために順電圧が上昇し、且つ逆回
復電荷Ｑrrが増加する欠点があり、損失が増大するとい
う問題があった。
【００２６】また、ダイオード２００においては特定の
狭い順電流密度の動作領域でしかソフトリカバリーにな
らないという欠点があり、動作条件によってはハードリ
カバリーとなり、サージ電圧が高くなるという問題があ
った。
【００２７】更にまた、ダイオード３００においては、
逆電圧が上昇するとハードリカバリーになる欠点があ
り、電源電圧の変動や誤動作等逆電圧変動によってサー
ジ電圧が高くなるという問題があり、そして、この問題
を解決しようとすると順電圧と逆回復電荷が増加し損失
が増大するという問題があった。
【００２８】この発明は、かかる問題点を解決するため
になされたものであり、ソフトリカバリー化を図り、サ
ージ電圧の発生が小さなダイオードを、また、逆回復電
荷の抑制を図り、低損失なダイオードを、また、様々な
順電流密度の動作条件でもソフトリカバリーを維持し、
サージ電圧の発生が小さなダイオードを、また、逆電圧
が変動してもソフトリカバリーを維持し、サージ電圧の
発生が小さなダイオードを、更には、これらの特性を有
するダイオードの製造方法を提供することを目的として
いる。
【００２９】
【課題を解決するための手段】この発明に係わるダイオ
ードにおいては、第１の主面から該第１の主面と相対向
する第２の主面に向かって不純物濃度が高くなる不純物
濃度勾配を有する第１導電型の第１の半導体層、この第
１の半導体層の第２の主面に第１の主面が隣接配置され
ると共に、その第１の主面から該第１の主面と相対向す
る第２の主面に向かって不純物濃度が高くなる不純物濃
度勾配を有する第１導電型の第２の半導体層、この第２
の半導体層の第２の主面に第１の主面が隣接配置される
と共に、前記第２の半導体層の第２の主面の不純物濃度
以上の不純物濃度を有する第１導電型の第３の半導体
層、前記第１の半導体層の第１の主面に隣接配置される
第２導電型の第４の半導体層、この第４の半導体層に隣
接配置される第１の主電極、及び前記第３の半導体層の
第１の主面と相対向する第２の主面に隣接配置される第
２の主電極を備え、前記第１の半導体層の第２の主面の
不純物濃度と前記第２の半導体層の第１の主面の不純物
濃度を等しくすると共に、前記第１の半導体層の不純物
濃度勾配を前記第２の半導体層の不純物濃度勾配以上と
したものである。（第１のダイオード）
【００３０】また、前記第１のダイオードにおいて、第
１の半導体層の厚みが、逆電圧により空乏層が延びる距
離以上としたものである。（第２のダイオード）
【００３１】 また、第１の主面から該第１の主面と相
対向する第２の主面に向かって不純物濃度が高くなる不
純物濃度勾配を有する第１導電型の第１の半導体層、こ
の第１の半導体層の第２の主面に第１の主面が隣接配置
されると共に、その第１の主面から該第１の主面と相対
向する第２の主面に向かって不純物濃度が高くなる不純
物濃度勾配を有する第１導電型の第２の半導体層、この
第２の半導体層の第２の主面に第１の主面が隣接配置さ
れると共に、前記第２の半導体層の第２の主面の不純物
濃度以上の不純物濃度を有する第１導電型の第３の半導
体層、前記第１の半導体層の第１の主面に隣接配置され
る第２導電型の第４の半導体層、この第４の半導体層に
隣接配置される第１の主電極、及び前記第３の半導体層
の第１の主面と相対向する第２の主面に隣接配置される
第２の主電極を備え、前記第１の半導体層の第２の主面
の不純物濃度と前記第２の半導体層の第１の主面の不純
物濃度を等しくすると共に、前記第１の半導体層の不純
物濃度勾配より前記第２の半導体層の不純物濃度勾配を
大としたものである。（第３のダイオード）
【００３２】また、前記第３のダイオードにおいて、第
１の半導体層の厚みが、逆電圧により空乏層が延びる距
離以上としたものである。（第４のダイオード）
【００３３】また、第１の主面から該第１の主面と相対
向する第２の主面に向かっての不純物濃度が一定の第１
導電型の第１の半導体層、この第１の半導体層の第２の
主面に第１の主面が隣接配置されると共に、前記第１の
半導体層と不純物濃度が等しい第１の主面から該第１の
主面と相対向する第２の主面に向かって不純物濃度が高
くなる不純物濃度勾配を有する第１導電型の第２の半導
体層、この第２の半導体層の第２の主面に第１の主面が
隣接配置されると共に、前記第２の半導体層の第２の主
面の不純物濃度以上の不純物濃度を有する第１導電型の
第３の半導体層、前記第１の半導体層の第１の主面に隣
接配置される第２導電型の第４の半導体層、この第４の
半導体層に隣接配置される第１の主電極、及び前記第３
の半導体層の第１の主面と相対向する第２の主面に隣接
配置される第２の主電極を備え、前記第１の半導体層の
厚みを、逆回復電流ピーク時の空乏層の幅以下としたも
のである。（第５のダイオード）
【００３４】また、前記第１乃至第４のダイオードの製
造方法として、第１導電型の半導体基板を第３の半導体
層として準備する工程と、前記第３の半導体層の第１の
主面に隣接する第２の主面の不純物濃度が前記第３の半
導体層の不純物濃度以下で、その第２の主面から該第２
の主面と相対向する第１の主面に向かって不純物濃度が
順次低くなるように第１導電型のエピタキシャル層を複
数成長させ第２の半導体層を得る工程と、前記第２の半
導体層の第１の主面に隣接する第２の主面の不純物濃度
が前記第２の半導体層の第１の主面の不純物濃度と等し
く、その第２の主面から該第２の主面と相対向する第１
の主面に向かって不純物濃度が順次低くなるように第１
導電型のエピタキシャル層を複数成長させ第１の半導体
層を得る工程と、前記第１の半導体層の第１の主面に隣
接し第２導電型の第４の半導体層を得る工程と、前記第
４の半導体層に隣接させ第１の主電極を配設する工程
と、前記第３の半導体層の第２の主面に隣接させ第２の
主電極を配設する工程とからなるものである。（第１の
製造方法）
【００３５】また、前記前記第５のダイオードの製造方
法として、第１導電型の半導体基板を第３の半導体層と
して準備する工程と、前記第３の半導体層の第１の主面
に隣接する第２の主面の不純物濃度が前記第３の半導体
層の不純物濃度以下で、その第２の主面から該第２の主
面と相対向する第１の主面に向かって不純物濃度が順次
低くなるように第１導電型のエピタキシャル層を複数成
長させ第２の半導体層を得る工程と、前記第２の半導体
層の第１の主面に隣接する第２の主面の不純物濃度が前
記第２の半導体層の第１の主面の不純物濃度と等しく、
その第２の主面から該第２の主面と相対向する第１の主
面に向かって不純物濃度が一定の第１導電型の単一エピ
タキシャル層を成長させ第１の半導体層を得る工程と、
前記第１の半導体層の第１の主面に隣接し第２導電型の
第４の半導体層を得る工程と、前記第４の半導体層に隣
接させ第１の主電極を配設する工程と、前記第３の半導
体層の第２の主面に隣接させ第２の主電極を配設する工
程とからなるものである。（第２の製造方法）
【００３６】また、前記前記第１乃至第４のダイオード
の製造方法として、第１の半導体基板の第２の主面側か
らのイオン注入もしくは不純物拡散によって前記第２の
主面側から該第２の主面と相対向する第１の主面に向か
って不純物濃度が低くなる不純物濃度勾配を有する第１
導電型の半導体層を形成しその両主面の不純物濃度が夫
々所定濃度となるよう第１の半導体層を形成する工程
と、第２の半導体基板の第２の主面側からのイオン注入
もしくは不純物拡散によってその第２の主面から該第２
の主面と相対向する第１の主面に向かって不純物濃度が
低くなる不純物濃度勾配を有する第１導電型の半導体層
を形成しその両主面の不純物濃度が夫々所定濃度となる
よう第２の半導体層を形成する工程と、不純物濃度が前
記第２の半導体層の第２の主面の不純物濃度以上の第１
導電型の第３の半導体層を得る工程と、前記第２の半導
体層の第２の主面と前記第３の半導体層の第１の主面と
を貼り合わせる工程と、前記第１の半導体層の第２の主
面と前記第２の半導体層の第１の主面とを貼り合わせる
工程と、前記第１の半導体層の第１の主面側からのイオ
ン注入もしくは不純物拡散し前記第１の半導体層の第１
の主面に隣接する第２導電型の第４の半導体層を得る工
程と、前記第４の半導体層に隣接させ第１の主電極を配
設する工程と、前記第３の半導体層の第２の主面に隣接
させ第２の主電極を配設する工程とからなるものであ
る。（第３の製造方法）
【００３７】また、前記前記第５のダイオードの製造方
法として、第１の主面から該第１の主面と相対向する第
２の主面に向かっての不純物濃度が一定の第１導電型の
第１の半導体層を得る工程と、第２の半導体基板の第２
の主面側からのイオン注入もしくは不純物拡散によって
その第２の主面から該第２の主面と相対向する第１の主
面に向かって不純物濃度が低くなる不純物濃度勾配を有
する第１導電型の半導体層を形成しその両主面の不純物
濃度が夫々所定濃度となるよう第２の半導体層を形成す
る工程と、不純物濃度が前記第２の半導体層の第２の主
面の不純物濃度以上の第１導電型の第３の半導体層を得
る工程と、前記第２の半導体層の第２の主面と前記第３
の半導体層の第１の主面とを貼り合わせる工程と、前記
第１の半導体層の第２の主面と前記第２の半導体層の第
１の主面とを貼り合わせる工程と、前記第１の半導体層
の第１の主面側からのイオン注入もしくは不純物拡散し
前記第１の半導体層の第１の主面に隣接する第２導電型
の第４の半導体層を得る工程と、前記第４の半導体層に
隣接させ第１の主電極を配設する工程と、前記第３の半
導体層の第２の主面に隣接させ第２の主電極を配設する
工程とからなるものである。（第４の製造方法）
【００３８】また、前記前記第５のダイオードの製造方
法として、第２の半導体基板の第２の主面側からのイオ
ン注入もしくは不純物拡散によってその第２の主面から
該第２の主面と相対向する第１の主面に向かって不純物
濃度が低くなる不純物濃度勾配を有する第１導電型の半
導体層を形成しその両主面の不純物濃度が夫々所定濃度
となるよう第２の半導体層を形成する工程と、不純物濃
度が前記第２の半導体層の第２の主面の不純物濃度以上
の第１導電型の第３の半導体層を得る工程と、前記第２
の半導体層の第２の主面と前記第３の半導体層の第１の
主面とを貼り合わせる工程と、第２の主面の不純物濃度
が隣接する前記第２の半導体層の第１の主面の不純物濃
度と等しく、その第２の主面から該第２の主面と相対向
する第１の主面に向かって不純物濃度が一定の第１導電
型の単一エピタキシャル層を成長させ第１の半導体層を
得る工程と、前記第１の半導体層の第１の主面側からの
イオン注入もしくは不純物拡散し前記第１の半導体層の
第１の主面に隣接する第２導電型の第４の半導体層を得
る工程と、前記第４の半導体層に隣接させ第１の主電極
を配設する工程と、前記第３の半導体層の第２の主面に
隣接させ第２の主電極を配設する工程とからなるもので
ある。（第５の製造方法）
【００３９】また、前記第５のダイオードの製造方法と
して、第１の主面から該第１の主面と相対向する第２の
主面に向かっての不純物濃度が一定の第１導電型の第１
の半導体層を得る工程と、前記第１の半導体層の第２の
主面に隣接し第１の主面が形成されるよう前記第１の半
導体層の第２の主面側からのイオン注入もしくは不純物
拡散によってその第１の主面から該第１の主面と相対向
する第２の主面に向かって不純物濃度が高くなる不純物
濃度勾配を有する第１導電型の半導体層を形成し、その
第２の主面が所定の不純物濃度となるように第２の半導
体層を形成する工程と、前記第２の半導体層の第２の主
面に隣接し該第２の主面の不純物濃度以上の不純物濃度
の第１の主面が形成されるよう、且つその第１の主面か
ら該第１の主面と相対向する第２の主面に向かって不純
物濃度が一定の第１導電型のエピタキシャル層を成長さ
せ第３の半導体層を得る工程と、前記第１の半導体層の
第１の主面側からのイオン注入もしくは不純物拡散し前
記第１の半導体層の第１の主面に隣接する第２導電型の
第４の半導体層を得る工程と、前記第４の半導体層に隣
接させ第１の主電極を配設する工程と、前記第３の半導
体層の第２の主面に隣接させ第２の主電極を配設する工
程とからなるもである。（第６の製造方法）
【００４０】 また、前記前記第５のダイオードの製造
方法として、第１の半導体基板の第１の半導体基板の第
２の主面側からのイオン注入もしくは不純物拡散によっ
て前記第２の主面側から該第２の主面と相対向する第１
の主面に向かって不純物濃度が低くなる不純物濃度勾配
を有する第１導電型の半導体層を形成しその両主面の不
純物濃度が夫々所定濃度となるよう第１の半導体層を形
成する工程と、前記第１の半導体層の第２の主面に隣接
し第１の主面が形成されるよう前記第１の半導体層の第
２の主面側からのイオン注入もしくは不純物拡散によっ
てその第１の主面から該第１の主面と相対向する第２の
主面に向かって不純物濃度が高くなる不純物濃度勾配を
有する第１導電型の半導体層を形成し第２の半導体層及
び第３の半導体層を得る工程と、前記第１の半導体層の
第１の主面側からのイオン注入もしくは不純物拡散し前
記第１の半導体層の第１の主面に隣接する第２導電型の
第４の半導体層を得る工程と、前記第４の半導体層に隣
接させ第１の主電極を配設する工程と、前記第３の半導
体層の第２の主面に隣接させ第２の主電極を配設する工
程とからなるものである。（第７の製造方法）
【００４１】
【作用】第１のダイオードでは、第１の半導体層が、Ｐ
Ｎ接合面から第２の半導体層に向かって徐々に濃度が高
くなる不純物濃度勾配をもつために、Ｎ-層が不純物濃
度勾配を有する従来のＰＮ-ＮＮ+構造ダイオードと同
様、次のような作用がある。
【００４２】逆回復動作時に、時間の経過とともに第１
の半導体層中を空乏層が延びるにつれてその先端部の不
純物濃度が徐々に高くなるため、空乏層の延びる速度が
徐々に遅くなり、逆回復電流ピークＩRM後の逆回復電流
はなかなか零にならず、変化率ｄｉｒｒ／ｄｔが小さい
ソフトリカバリー波形となり、その結果、サージ電圧の
発生が抑制される
【００４３】また、順電流密度が小さい動作条件では、
順方向動作時に過剰キャリアが蓄積されるのはほとんど
第１の半導体層だけで、第２の半導体層や第３の半導体
層にはほとんど蓄積されないが、この場合でも逆回復動
作時に空乏層が第１の半導体層中を延びる速度が徐々に
遅くなるためソフトリカバリーは維持され、その結果、
順電流密度が小さい場合を含め、様々な順電流密度の動
作条件でサージ電圧の発生が抑制される。
【００４４】 これらの作用に加え、第１のダイオード
ではさらに、第２の半導体層が、その第１の主面側から
第２の主面側に向かって徐々に濃度が高くなる不純物濃
度勾配を有するため、逆回復動作時に第２の半導体層中
を延びる空乏層は、その濃度勾配により延びる速度が徐
々に遅くなるため、さらにソフトリカバリーとなり、そ
の結果、サージ電圧の発生が更に抑制される。
【００４５】また、不純物濃度が低いほど順方向動作時
に蓄積される過剰キャリア密度は増加するが、第２の半
導体層の不純物濃度勾配が第１の半導体層の不純物濃度
勾配以下であるために、第２の半導体層の不純物濃度の
低い領域幅が実質的に大きく、順方向動作時に第２の半
導体層に蓄積される過剰キャリア数が多く、それによ
り、逆回復電流ピークＩRM時点で残っている過剰キャリ
ア数が多く、それが消滅するのに時間がかかり、逆回復
電流ピークＩRM後の逆回復電流がゆっくり零となるため
変化率ｄｉｒｒ／ｄｔが小さいソフトリカバリーとなる
作用があり、その結果、さらにサージ電圧の発生が抑制
される。
【００４６】更に、逆回復動作時に逆電圧の変動によっ
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第２の半導体層の不純物濃度が徐々に高くな
るため第３の半導体層には達せず、第２の半導体層の途
中で止まり、それにより、第２の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅しソフトリカバリーとなる。
【００４７】しかも、この場合、第２の半導体層の濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、第２の半導体層
の不純物濃度は徐々に変化しているため、特定の電圧値
ではなく、耐圧値を超えない範囲で、様々な逆電圧変動
値に対してすべてソフトリカバリーとなる。その結果、
サージ電圧の発生が抑制される。
【００４８】第２のダイオードでは、前記第１のダイオ
ードと同様の作用があり、それに加え、第１の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第１及び第２の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していな
い、残りの領域に、順方向動作時に蓄積される過剰キャ
リア数が増え、それが消滅するのにさらに時間がかかる
ため、さらにソフトリカバリーとなり、その結果、さら
にサージ電圧の発生が抑制される。
【００４９】第３のダイオードでは、第１の半導体層が
ＰＮ接合面から第２の半導体層に向かって徐々に濃度が
高くなる不純物濃度勾配をもつために、第１のダイオー
ドと同様、逆回復動作時に、時間の経過とともに第１の
半導体層中を空乏層が延びるにつれてその先端部の不純
物濃度が徐々に高くなるため、空乏層の延びる速度が徐
々に遅くなり、ソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
【００５０】また、順電流密度が小さい動作条件では、
順方向動作時に過剰キャリアが蓄積されるのはほとんど
第１の半導体層だけで、第２の半導体層や第３の半導体
層にはほとんど蓄積されないが、この場合でも逆回復動
作時に空乏層が第１の半導体層中を延びる速度が徐々に
遅くなるためソフトリカバリーは維持され、その結果、
順電流密度が小さい場合を含め、様々な順電流密度の動
作条件でサージ電圧の発生が抑制される。
【００５１】また、第２の半導体層が、その第１の主面
側から第２の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、逆回復動作時に第２の半導
体層中を延びる空乏層は、その濃度勾配により延びる速
度が徐々に遅くなるため、さらにソフトリカバリーとな
り、その結果、サージ電圧の発生がさらに抑制される。
【００５２】更に、逆回復動作時に逆電圧の変動によっ
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第２の半導体層の不純物濃度が徐々に高くな
るため第３の半導体層には達せず、第２の半導体層の途
中で止まり、それにより、第２の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅し、ソフトリカバリーとなる。
【００５３】しかも、この場合、第２の半導体層の濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、また、第２の半導体層の
不純物濃度は徐々に変化しているため、特定の電圧値で
はなく、耐圧値を超えない範囲で、様々な逆電圧変動値
に対してすべてソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
【００５４】さらに、第２の半導体層の不純物濃度勾配
が第１の半導体層の不純物濃度勾配よりも大きいため
に、第２の半導体層の不純物濃度の低い領域幅が実質的
に小さく、順方向動作時に第２の半導体層に蓄積される
過剰キャリア数が減少し、それにより、逆回復電荷Ｑrr
が減少し、その結果、低損失が達成される。
【００５５】第４のダイオードでは、前記第３のダイオ
ードと同様の作用があり、それに加え、第１の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第１及び第２の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積される過剰キャリア
数が増え、それが消滅するのにさらに時間がかかるた
め、さらにソフトリカバリーとなり、その結果、さらに
サージ電圧の発生が抑制される。
【００５６】第５のダイオードでは、前記第１または第
３のダイオードの第１の半導体層の不純物濃度分布を均
一にした構造のため、低不純物濃度ならば第１の半導体
層の厚みを薄くしても、耐圧を維持でき、厚みが薄い分
だけ順方向動作時に蓄積される過剰キャリア数を低減で
き、逆回復電荷が低減され、その結果、損失が低減され
る
【００５７】しかも、第１の半導体層の厚みが、逆回復
電流ピークの時刻での空乏層幅以下であるために、逆回
復電流ピークの時刻以後、空乏層端は不純物濃度勾配を
持つ第２の半導体層中を延びていくため、空乏層の延び
る速度が徐々に遅くなり、ソフトリカバリーとなり、そ
の結果、サージ電圧の発生が抑制される。
【００５８】さらに、第２の半導体層のうち、逆回復動
作時に印加される逆電圧によって延びる空乏層が達して
いない残りの領域に順方向動作時に蓄積された過剰キャ
リアがゆっくり消滅するため、さらにソフトリカバリー
となり、その結果、さらにサージ電圧の発生が抑制され
る。
【００５９】さらに、逆回復動作時に逆電圧の変動によ
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、第２の半導体層の不純物濃度が徐々に高く
なるため第３の半導体層には達せず、第２の半導体層の
途中で止まり、それにより、第２の半導体層の空乏層の
達していない残りの領域に蓄積されていた過剰キャリア
がゆっくり消滅し、ソフトリカバリーとなる。
【００６０】しかも、この場合、第２の半導体層の濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、また、第２の半導体層の
不純物濃度は徐々に変化しているため、特定の電圧値で
はなく、耐圧値を超えない範囲で、様々な逆電圧変動値
に対してすべてソフトリカバリーとなり、その結果、サ
ージ電圧の発生が抑制される。
【００６１】前記第１の製造方法では、第３の半導体層
の第１の主面上に第１導電型の複数のエピタキシャル層
を順次低不純物濃度になるように成長させることによっ
て、近似的に不純物濃度勾配を有するとみなせる第２の
半導体層を得、前記第２の半導体層の第１の主面上に第
１導電型の複数のエピタキシャル層を順次低不純物濃度
になるように成長させることによって、近似的に不純物
濃度勾配を有するとみなせる第１の半導体層を得ること
が可能である。
【００６２】第２の製造方法では、第３の半導体層の第
１の主面上に第１導電型の複数のエピタキシャル層を順
次低不純物濃度になるように成長させることによって、
近似層の第１の主面上に第１導電型のエピタキシャル層
を一定不純物濃度になるように成長させることによって
第１の半導体層を得ることが可能である。
【００６３】第３の製造方法では、一半導体基板の第２
の主面側からイオン注入または不純物拡散により第１導
電型の不純物を導入し、不純物濃度勾配を有する第１導
電型の第１の半導体層を得、また、それと同様の方法に
より不純物濃度勾配を有する第１導電型の第２の半導体
層を得、前記第２の半導体層の第２の主面と第１導電型
の半導体基板の第１の主面とを貼り合わせ、さらに、前
記第１の半導体層の第２の主面と前記第２の半導体層の
第１の主面とを貼り合わせることによって、第１、第２
及び第３の半導体層を形成することが可能である。
【００６４】第４の製造方法では、一半導体基板の第２
の主面側からイオン注入または不純物拡散により第１導
電型の不純物を導入し、不純物濃度勾配を有する第１導
電型の第２の半導体層を得、その第２の主面と高不純物
濃度の第１導電型の半導体基板の第１の主面とを貼り合
わせ、さらに、低不純物濃度の第１導電型の半導体基板
の第２の主面と前記第２の半導体層の第１の主面とを貼
り合わせることによって、第１、第２及び第３の半導体
層を形成することが可能である。
【００６５】第５の製造方法では、一半導体基板の第２
の主面側からイオン注入または不純物拡散により第１導
電型の不純物を導入し、不純物濃度勾配を有する第１導
電型の前記第２の半導体層を得、その第２の主面と高不
純物濃度の第１導電型の半導体基板の第１の主面とを貼
り合わせ、さらに、前記第２の半導体層の第１の主面上
に第１導電型のエピタキシャル層を一定不純物濃度にな
るように成長させることによって、第１、第２及び第３
の半導体層を形成することが可能である。
【００６６】第６の製造方法では、第１導電型の半導体
基板の第２の主面側からイオン注入または不純物拡散に
より第１導電型の不純物を導入して、前記半導体基板の
第２の主面から、第１の主面と第２の主面との間にかけ
て不純物濃度勾配を有する半導体領域を形成し、その第
２の主面を研磨またはエッチングすることによって、一
定不純物濃度の第１導電型の第１の半導体層と不純物濃
度勾配を有する第１導電型の第２の半導体層とを得、前
記第２の半導体層の第２の主面上に第１導電型のエピタ
キシャル層を一定不純物濃度になるように成長させるこ
とによって、第３の半導体層を形成することが可能であ
る。
【００６７】第７の製造方法では、、一半導体基板の第
２の主面側からイオン注入または不純物拡散により第１
導電型の不純物を導入し、不純物濃度勾配を有する第１
導電型の第１の半導体層を得、その第２の主面側からイ
オン注入または不純物拡散により第１導電型の不純物を
導入し、前記第１の半導体層の第２の主面側から、第１
の主面と第２の主面との間にかけて不純物濃度勾配を有
する半導体領域を形成し、それによって不純物濃度勾配
を有する第１導電型の前記第２の半導体層、および、近
似的に不純物濃度が均一とみなせる不純物濃度分布の頂
上付近の第１導電型の第３の半導体層を形成することが
可能である。
【００６８】
【実施例】
実施例１ 図１（ａ）はこの発明の第１の実施例であるダイオード
１０の断面構造を示す図で、図１（ｂ）はダイオード１
０の縦断面方向の不純物濃度分布の模式図であり、縦断
面方向の深さＸと不純物濃度Ｎとの関係を片対数で示
す。
【００６９】図１のダイオード１０は次のようにして製
造可能である。まず、Ｎ+半導体基板を用意し、Ｎ+層１
３とし、その第１の主面上にドーピング制御によりＮ型
のエピタキシャル層を漸次低不純物濃度になるように成
長させて、不純物濃度勾配を持つＮ層１２aを形成し、
さらに続けて、Ｎ層１２aの第１の主面上に、Ｎ型のエ
ピタキシャル層を漸次低不純物濃度になるように成長さ
せて、不純物濃度勾配を持ち、且つ、Ｎ層１２a以上の
濃度勾配を持つＮー層１１ａを形成する。
【００７０】そして、Ｎー層１１aの第１の主面側から
Ｐ型不純物のイオン注入または拡散を実施してＰ層１４
を形成し、それによりＰＮ接合面Ｊ１０が形成され、さ
らに、金属蒸着によってＰ層１４の第１の主面上にアノ
ード電極からなる第１の電極１５を、Ｎ+層１３の第２
の主面上にカソード電極からなる第２の電極１６を、そ
れぞれ形成してダイオード１０の構造を得ることができ
る。
【００７１】このダイオード１０においては、Ｎー層１
１aがＰＮ接合面Ｊ１０からＮ層１２aに向かって徐々に
濃度が高くなる不純物濃度勾配をもつために、逆回復動
作時に時間の経過とともに空乏層がＮー層１１aを延びる
につれてその先端部の不純物濃度が徐々に高くなるた
め、空乏層の延びる速度が徐々に遅くなり、逆回復電流
ピークＩRM後の逆回復電流はなかなか零にならず、ソフ
トリカバリーとなり、その結果、サージ電圧の発生が抑
制される。
【００７２】また、順電流密度が小さい動作条件では、
順方向動作時に過剰キャリアが蓄積されるのはほとんど
Ｎー層１１aだけで、Ｎ層１２aやＮ+層１３にはほとんど
蓄積されないが、この場合でも逆回復動作時に空乏層が
Ｎー層１１a中を延びる速度が徐々に遅くなるためソフト
リカバリーは維持され、その結果、順電流密度が小さい
動作条件でも、サージ電圧の発生が抑制される。
【００７３】さらに、Ｎ層１２aが、その第１の主面側
からだい２の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、逆回復動作時にＮ層１２a
中を延びる空乏層は、その濃度勾配により延びる速度が
徐々に遅くなるため、さらにソフトリカバリーとなり、
その結果、さらにサージ電圧の発生が抑制される。
【００７４】また、Ｎ層１２aの不純物濃度勾配がＮー層
１１aの不純物濃度勾配以下であるために、Ｎ層１２aの
不純物濃度の低い領域幅が実質的に大きく、順方向動作
時にＮ層１２aに蓄積される過剰キャリア数が多く、そ
れにより、逆回復電流ピーク時点で残っている過剰キャ
リア数が多く、それが消滅するのに時間がかかり、逆回
復電流ピーク後の逆回復電流がゆっくり零となるためソ
フトリカバリーとなり、その結果、さらにサージ電圧の
発生が抑制される。
【００７５】さらに、逆回復動作時に逆電圧の変動によ
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、Ｎ層１２aの不純物濃度が徐々に高くなる
ためＮ+層１３には達せず、Ｎ層１２aの途中で止まり、
それにより、Ｎ層１２aの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなり、この場合、Ｎ層１２aの濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、Ｎ層１２aの不
純物濃度は徐々に変化しているため、特定の電圧値では
なく、耐圧値を超えない範囲で、様々な逆電圧変動値に
対してすべてソフトリカバリーとなる。その結果、サー
ジ電圧の発生が抑制される。
【００７６】実施例２．図２（ａ）はこの発明の第２の
実施例であるダイオード２０の断面構造を示す図で、図
２（ｂ）はダイオード２０の縦断面方向の不純物濃度分
布の模式図である。
【００７７】図２のダイオード２０は次のようにして製
造可能である。まず、Ｎ+半導体基板を用意し、Ｎ+層１
３とし、その第１の主面上にドーピング制御によりＮ型
のエピタキシャル層を漸次低不純物濃度になるように成
長させて、不純物濃度勾配を持つＮ層１２aを形成し、
さらに続けて、Ｎ層１２aの第１の主面上に、Ｎ型のエ
ピタキシャル層を漸次低不純物濃度になるように成長さ
せて、不純物濃度勾配を持ち、且つ、Ｎ層１２a以上の
濃度勾配を持ち、且つ、その厚みＤｂが逆電圧により空
乏層が延びる距離Ｗ以上であるＮ-層１１ｂを形成す
る。なお、逆電圧により延びる空乏層距離Ｗは、シミュ
レーション等により計算することが可能である。
【００７８】そして、Ｎ-層１１ｂの第１の主面側からP
型不純物のイオン注入または拡散を実施してＰ層１４を
形成し、それによりＰＮ接合面Ｊ２０が形成され、さら
に、金属蒸着によってＰ層１４の第１の主面上にアノー
ド電極１５をＮ+層１３の第２の主面上にカソード電極
１６を、それぞれ形成してダイオード２０の構造を得る
ことができ、このダイオード２０においては、ダイオー
ド１０と同様の作用により順電流密度が小さい動作条件
や逆電圧が変動した場合を含めてソフトリカバリーとな
り、サージ電圧の発生が抑制される。
【００７９】更に、Ｎ-層１１ｂの厚みＤbが逆電圧によ
り空乏層が延びる距離Ｗ以上であるため、Ｎ-層１１ｂ
及びＮ層１２aのうち、逆回復動作時に印加される逆電
圧によって延びる空乏層が達していない残りの領域に、
順方向動作時に蓄積される過剰キャリア数が増え、それ
が消滅するのにさらに時間がかかるため、さらにソフト
リカバリーとなり、その結果、さらにサージ電圧の発生
が抑制される。
【００８０】実施例３．図３（ａ）はこの発明の第３の
実施例であるダイオード３０の断面構造を示す図で、ま
た、図３（ｂ）はダイオード３０の縦断面方向の不純物
濃度分布の模式図である。
【００８１】図３のダイオード３０は次のようにして製
造可能である。まず、Ｎ+半導体基板を用意しＮ+層１３
とし、その第１の主面上にドーピング制御によりＮ型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つＮ層１２ｂを形成させ、
更に続けてＮ層１２ｂの第１の主面上にＮ型のエピタキ
シャル層を漸次低不純物濃度になるように成長させて、
不純物濃度勾配を持ち、且つ、Ｎ層１２ｂより小さい濃
度勾配を持つＮ-層１１ａを形成し、Ｎ-層１１ａの第１
の主面側からＰ型不純物のイオン注入または拡散を実施
してＰ層１４を形成し、それによりＰＮ接合面Ｊ３０が
形成され、さらに、金属蒸着によってＰ層１４の第１の
主面上にアノード電極１５を、Ｎ+層１３の第２の主面
上にカソード電極１６を、それぞれ形成してダイオード
３０の構造を得ることができる。
【００８２】このダイオード３０においては、Ｎ-層１
１ａがＰＮ接合面Ｊ３０からＮ層１２ｂに向かって徐々
に濃度が高くなる不純物濃度勾配をもつために、ダイオ
ード１０と同様、逆回復動作時にＮ-層１１a中を空乏層
が延びるにつれてその延びる速度が徐々に遅くなりソフ
トリカバリーとなり、その結果、サージ電圧の発生が抑
制される。
【００８３】また、順電流密度が小さい動作条件では順
方向動作時に過剰キャリアが蓄積されるのはほとんどＮ
-層１１aだけで、Ｎ層１２ｂやＮ+層１３にはほとんど
蓄積されないが、この場合でも逆回復動作時に空乏層が
Ｎ-層１１a中を延びる速度が徐々に遅くなるためソフト
リカバリーは維持され、その結果、順電流密度が小さい
動作条件でもサージ電圧の発生が抑制される。
【００８４】また、ダイオード１０と同様、Ｎ層１２ｂ
が、その第１の主面側から第２の主面側に向かって徐々
に濃度が高くなる不純物濃度勾配を有するため、逆回復
動作時にＮ層１２ｂ中を延びる空乏層はその濃度勾配に
より延びる速度が徐々に遅くなるため、さらにソフトリ
カバリーとなり、その結果、サージ電圧の発生がさらに
抑制される。
【００８５】さらに、逆回復動作時に逆電圧の変動によ
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、Ｎ層１２ｂの不純物濃度が徐々に高くなる
ためＮ+層１３には達せずＮ層１２ｂの途中で止まり、
それにより、Ｎ層１２ｂの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなる。
【００８６】しかも、この場合、Ｎ層１２ｂの濃度勾配
により空乏層の延びる速度が徐々に遅くなるため、より
ソフトリカバリーとなり、しかも、Ｎ層１２ｂの不純物
濃度は徐々に変化しているため、特定の電圧値ではなく
耐圧値を超えない範囲で、様々な逆電圧変動値に対して
すべてソフトリカバリーとなり、その結果、サージ電圧
の発生が抑制される。
【００８７】さらに、Ｎ層１２ｂの不純物濃度勾配がＮ
-層１１aの不純物濃度勾配よりも大きいために、Ｎ層１
２ｂの不純物濃度の低い領域幅が実質的に小さく、順方
向動作時にＮ層１２ｂに蓄積される過剰キャリア数が減
少し、それにより、逆回復電荷Ｑrrが減少し、その結
果、低損失が達成される。
【００８８】実施例４．図４（ａ）はこの発明の第４の
実施例であるダイオード４０の断面構造を示す図で，ま
た、図４（ｂ）はダイオード４０の縦断面方向の不純物
濃度分布の模式図である。
【００８９】図４のダイオード４０は次のようにして製
造可能である。まず、Ｎ+半導体基板を用意しＮ+層１３
とし、その第１の主面上にドーピング制御によりＮ型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つＮ層１２bを形成し、さ
らに続けて、Ｎ層１２ｂの第１の主面上に、Ｎ型のエピ
タキシャル層を漸次低不純物濃度になるように成長させ
Ｎ層１２bより小さい濃度勾配を持ち、且つ、その厚み
Ｄｂが逆電圧により空乏層が延びる距離Ｗ以上であるＮ
-層１１ｂを形成する。なお、逆電圧により延びる空乏
層距離Wは、シミュレーション等により計算することが
可能である。
【００９０】そして、Ｎ-層１１ｂの第１の主面側から
Ｐ型不純物のイオン注入または拡散を実施してＰ層１４
を形成し、それによりＰＮ接合面Ｊ４０が形成され，さ
らに、金属蒸着によってＰ層１４の第１の主面上にアノ
ード電極１５を、Ｎ+層１３の第２の主面上にカソード
電極１６を、それぞれ形成してダイオード４０の構造を
得ることができる。
【００９１】このダイオード４０においては、ダイオー
ド３０と同様の作用により順電流密度が小さい動作条件
や逆電圧が変動した場合を含めてソフトリカバリーとな
り、サージ電圧の発生が抑制され、そして同時に逆回復
電荷が低減され、損失が低減される。
【００９２】それに加え、Ｎ-層１１ｂの厚みが、逆電
圧により空乏層が延びる距離Ｗ以上であるため、Ｎ-層
１１ｂ及びＮ層１２bのうち、逆回復動作時に印加され
る逆電圧によって延びる空乏層が達していない残りの領
域に順方向動作時に蓄積される過剰キャリア数が増え、
それが消滅するのにさらに時間がかかるため、さらにソ
フトリカバリーとなり、その結果、さらにサージ電圧の
発生が抑制される。
【００９３】第５の実施例５．図５（ａ）はこの発明の
第５の実施例であるダイオード５０の断面構造を示す図
で、また、図５(b)はダイオード５０の縦断面方向の不
純物濃度分布の模式図である。
【００９４】図５のダイオード５０は次のようにして製
造可能である。まず、Ｎ+半導体基板を用意しＮ+層１３
とし、その第１の主面上にドーピング制御によりＮ型の
エピタキシャル層を漸次低不純物濃度になるように成長
させて、不純物濃度勾配を持つＮ層１２ｃを形成し、さ
らに続けて、Ｎ層１２cの第１の主面上にＮ型のエピタ
キシャル層を均一に低不純物濃度になるように成長さ
せ、且つ、その厚みＤcが、逆回復電流ピークの時刻で
の空乏層幅ＷIRM以下であるＮ-層１１cを形成する。な
お、逆回復電流ピークの時刻での空乏層幅ＷIRMは、シ
ミュレーション等により計算することがに可能である。
【００９５】そして、Ｎ-層１１cの第１の主面側からＰ
型不純物のイオン注入または拡散を実施してＰ層１４を
形成し、それによりＰＮ接合面Ｊ５０が形成され、さら
に、金属蒸着によってＰ層１４の第１の主面上にアノー
ド電極１５を、Ｎ+層１３の第２の主面上にカソード電
極１６を、それぞれ形成してダイオード５０の構造を得
ることができる。
【００９６】このダイオード５０においては、前記ダイ
オード１０またはダイオード３０のＮ-層１１aの不純物
濃度分布を均一にした構造のため、低不純物濃度ならば
Ｎ-層１１cの厚みを薄くしても耐圧を維持でき、厚みが
薄い分だけ順方向動作時に蓄積される過剰キャリア数を
低減でき、逆回復電荷が低減され、その結果、損失が低
減される。
【００９７】しかも、Ｎ-層１１cの厚みＤcが、逆回復
電流ピークの時刻での空乏層幅ＷIRM以下であるため
に、逆回復電流ピークの時刻以後、空乏層端は不純物濃
度勾配を持つＮ層１２c中を延びていくため、空乏層の
延びる速度が徐々に遅くなり、ソフトリカバリーとな
り、その結果、サージ電圧の発生が抑制される。
【００９８】更に、Ｎ層１２cのうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積された過剰キャリア
がゆっくり消滅するため、さらにソフトリカバリーとな
り、その結果、さらにサージ電圧の発生が抑制される。
【００９９】さらに、逆回復動作時に逆電圧の変動によ
って空乏層の延びる距離が増加しても、この逆電圧によ
る空乏層は、Ｎ層１２cの不純物濃度が徐々に高くなる
ためＮ+層１３には達せず、Ｎ層１２cの途中で止まり、
それにより、Ｎ層１２cの空乏層の達していない残りの
領域に蓄積されていた過剰キャリアがゆっくり消滅し、
ソフトリカバリーとなる。
【０１００】しかも、この場合、N層１２cの濃度勾配に
より空乏層の延びる速度が徐々に遅くなるため、よりソ
フトリカバリーとなり、また、N層１２cの不純物濃度は
徐々に変化しているため、特定の電圧値ではなく、耐圧
値を超えない範囲で、様々な逆電圧変動値に対してすべ
てソフトリカバリーとなり、その結果、サージ電圧の発
生が抑制される。
【０１０１】実施例６．ダイオード１０、２０、３０及
び４０の製造方法として、第６の実施例を図６により説
明する。図６（a’）、（b’）、（c’）はそれぞれ図
６（a）、（b）、（c）の縦断面方向の不純物濃度分布
の模式図である。
【０１０２】図６(a)に示すように、まず、Ｎ+半導体基
板を用意しＮ+層１３とし、その第１の主面上に複数の
Ｎ型エピタキシャル層を順次低不純物濃度になるように
成長させて、近似的に第２の主面側から第１の主面側に
かけて濃度が徐々に下降するとみなせる、図６（a’）
のような不純物濃度勾配Ｇ２を持つ半導体領域を形成
し、それによってＮ層１２を形成する。
【０１０３】さらに、図６（b）のようにＮ層１２の第
１の主面上に、複数のＮ型エピタキシャル層を順次低不
純物濃度になるように成長させて、近似的に第２の主面
側から第１の主面側にかけて濃度が徐々に下降するとみ
なせ、図６（b’）のような不純物濃度勾配Ｇ１を持つ
半導体領域を形成し、それによってＮ-層１１を形成
し、図６(c)のように、Ｎ-層１１の第１の主面側からＰ
型不純物のイオン注入または拡散を実施してＰ層１４を
形成し、さらに、図６（ｄ）のように、金属蒸着によっ
てＰ層１４の第１の主面上にアノード電極１５を、Ｎ+
層１３の第２の主面上にカソード電極１６を、それぞれ
形成する。
【０１０４】このとき、Ｎ-層１１の厚みをＤとし、逆
回復動作時にこのダイオードにかかる逆電圧によってＮ
-層１１中を延びる空乏層距離をＷとすると、Ｎ-層１１
の不純物濃度勾配Ｇ１、Ｎ層１２の不純物濃度勾配Ｇ２
との関係が、（１）Ｇ１≧Ｇ２となるようにＮ-層１１
とＮ層１２を形成すればダイオード１００が得られる。
（２）Ｇ１≧Ｇ２で、且つ、Ｄ≧ＷとなるようにＮ-層
１１とＮ層１２を形成すればダイオード２０が得られ
る。（３）Ｇ１＜Ｇ２となるようにＮ-層１１とＮ層１
２を形成すればダイオード３０が得られる。（４）Ｇ１
＜Ｇ２で、且つ、Ｄ≧ＷとなるようにＮ-層１１とＮ層
１２を形成すればダイオード４０が得られる。なお、逆
電圧により延びる空乏層距離Ｗは、シミュレーション等
により計算することが可能である。
【０１０５】実施例７．ダイオード５０の製造方法とし
て、第７の実施例を図７により説明する。 図７
（a’）、（b’）、（c’）はそれぞれ図７（a）、
（b）、（c）の縦断面方向の不純物濃度分布の模式図で
ある。
【０１０６】図７(a)に示すように、まず、Ｎ+半導体基
板を用意しＮ+層１３とし、その第１の主面上に複数の
Ｎ型エピタキシャル層を順次低不純物濃度になるように
成長させて、近似的に第２の主面側から第１の主面側に
かけて濃度が徐々に下降するとみなせ、図７（a’）の
ような不純物濃度勾配を持つ半導体領域を形成し、それ
によってＮ層１２cを形成する。
【０１０７】さらに、図７（b）のようにＮ層１２cの第
１の主面上に、Ｎ型エピタキシャル層を低不純物濃度で
均一に成長させて、図７（b’）のような不純物濃度勾
配のないＮ-層１１cを形成し、図７（c）のようにＮ-層
１１cの第１の主面側からＰ型不純物のイオン注入また
は拡散を実施してＰ層１４を形成する。なお、このと
き、Ｎ-層１１cの厚みＤcが、逆回復電流ピークの時刻
での空乏層幅ＷIRM以下となるように形成する。 ま
た、逆回復電流ピークの時刻での空乏層幅ＷIRMはシミ
ュレーション等により計算することが可能である。
【０１０８】さらに、図７（ｄ）のように、金属蒸着に
よってＰ層１４の第１の主面上にアノード電極１５を、
Ｎ+層１３の第２の主面上にカソード電極１６を、それ
ぞれ形成することによりダイオード５０を得る。
【０１０９】実施例８．ダイオード１０、２０、３０及
び４０の製造方法として、第８の実施例を図８により説
明する。図８（a’）、（b’）、（c’）、（d’）、
（e’）、（f’）、（g’）はそれぞれ図８（a）、
（b）、（c）、（d）、（e）、（f）、（g）の縦断面方
向の不純物濃度分布の模式図である。
【０１１０】図８（a）、（a’）に示すように、まず、
半導体基板を用意しその第２の主面側からＮ型不純物の
イオン注入または拡散を実施して、第２の主面から第１
の主面にかけて濃度が徐々に下降する不純物濃度勾配を
持つＮ-層１１を形成する。このＮ-層１１は、図８
（b）のようにその第１、第２の両主面を研磨またはエ
ッチングを行なうことによって、図８（b’）のように
所望の不純物濃度勾配Ｇ１、厚みに加工される。
【０１１１】同様に図８（c）、（c’）に示すように、
他の半導体基板を用意し、その第２の主面側からＮ型不
純物のイオン注入または拡散を実施してＮ層１２を形成
し、このＮ層１２は、図８（d）のようにその第１、第
２の両主面を研磨またはエッチングを行なうことによっ
て、図８（d’）のように所望の不純物濃度勾配Ｇ２、
厚みに加工される。
【０１１２】次に図８（e）のようにＮ+半導体基板を用
意しそれによってＮ+層１３を得、Ｎ層１２の第２の主
面とＮ+層１３の第１の主面とを貼り合わせ、更に、図
８（f）のようにＮ-層１１の第２の主面とＮ層１２の第
１の主面とを貼り合わせる。
【０１１３】 そして、図８（g）のように、Ｎ-層１１
の第１の主面側からＰ型不純物のイオン注入または拡散
を実施してＰ層１４を形成し、さらに、図８（h）のよ
うに金属蒸着によってＰ層１４の第１の主面上にアノー
ド電極１５を、Ｎ+層１３の第２の主面上にカソード電
極１６をそれぞれ形成する。
【０１１４】このとき、Ｎ-層１１の厚みをＤとし、逆
回復動作時にこのダイオードにかかる逆電圧によってＮ
-層１１中を延びる空乏層距離をＷとすると、Ｎ-層１１
の不純物濃度勾配Ｇ１、Ｎ層１２の不純物濃度勾配Ｇ２
との関係が、（１）Ｇ１≧Ｇ２となるようにＮ-層１１
とＮ層１２を形成すればダイオード１０が得られる。
（２）Ｇ１≧Ｇ２で、且つ、Ｄ≧ＷとなるようにＮ-層
１１とＮ層１２を形成すればダイオード２０が得られ
る。（３）Ｇ１＜Ｇ２となるようにＮ-層１１とＮ層１
２を形成すればダイオード３０が得られる。（４）Ｇ１
＜Ｇ２で、且つ、Ｄ≧ＷとなるようにＮ-層１１とN層１
２を形成すればダイオード４０が得られる。なお、逆電
圧により延びる空乏層距離Ｗは、シミュレーション等に
より計算することが可能である。
【０１１５】実施例９．ダイオード５０の製造方法とし
て、第９の実施例を図９により説明する。図９
（a’）、（b’）、（c’）、（d’）、（e’）はそれ
ぞれ図９（a）、（b）、（c）、（d）、（e）の縦断面
方向の不純物濃度分布の模式図である。
【０１１６】図９（a）、（a’）に示すように、まず、
半導体基板を用意し、その第２の主面側からＮ型不純物
のイオン注入または拡散を実施して、第２の主面から第
１の主面にかけて濃度が徐々に下降する不純物濃度勾配
を持つＮ層１２cを形成し、このＮ層１２cは、図９
（b）のようにその第１、第２の両主面を研磨またはエ
ッチングを行なうことによって、図９（b’）のように
所望の不純物濃度勾配、厚みに加工する。
【０１１７】また、Ｎ-半導体基板を用意し、それによ
ってＮ-層１１cを得、さらに、Ｎ+半導体基板を用意
し、それによってＮ+層１３を得、次に図９（c）のよう
にＮ層１２cの第２の主面とＮ+層１３の第１の主面とを
貼り合わせ、更に、図９（d）のようにＮ-層１１cの第
２の主面とＮ層１２cの第１の主面とを貼り合わせ、そ
して、図９（e）のように、Ｎ-層１１cの第１の主面側
からＰ型不純物のイオン注入または拡散を実施してＰ層
１４を形成し、このとき、Ｎ-層１１cの厚みＤcが逆回
復電流ピークの時刻での空乏層幅ＷIRM以下となるよう
に形成する。
【０１１８】なお、逆回復電流ピークの時刻での空乏層
幅ＷIRMはシミュレーション等により計算することが可
能で、また、図９(f)のように、金属蒸着によってＰ層
１４の第１の主面上にアノード電極１５を、Ｎ+層１３
の第２の主面上にカソード電極１６を、それぞれ形成す
ることによりダイオード５０を得る。
【０１１９】実施例１０．ダイオード５０の製造方法と
して、第１０の実施例を図１０により説明する。図１０
（a’）、（b’）はそれぞれ図１０（a）、（b）の縦断
面方向の不純物濃度分布の模式図である。
【０１２０】第１０の実施例の前半は、第９の実施例の
うちの図９（a）、（b）と同じで、Ｎ+半導体基板を用
意し、それによってＮ+層１３を得、次に図９（c）のよ
うにＮ層１２cの第２の主面とＮ+層１３の第１の主面と
を貼り合わせ、そして、図１０（a）のようにＮ層１２c
の第１の主面上にＮ型エピタキシャル層を一定不純物濃
度になるように成長させてＮ-層１１cを形成し、そし
て、図１０（b）のようにＮ-層１１cの第１の主面側か
らＰ型不純物のイオン注入または拡散を実施してＰ層１
４を形成する。なお、このとき、Ｎ-層１１cの厚みＤc
が、逆回復電流ピークの時刻での空乏層幅ＷIRM以下と
なるように形成する。
【０１２１】また、逆回復電流ピークの時刻での空乏層
幅ＷIRMは、シミュレーション等により計算することが
可能で、また、図１０（c）のように金属蒸着によって
Ｐ層１４の第１の主面上にアノード電極１５を、Ｎ+層
１３の第２の主面上にカソード電極１６を、それぞれ形
成することによりダイオード５０を得る。
【０１２２】また、前記第９の実施例では、Ｎ-層１１c
としてのＮ-半導体基板の厚みが薄すぎるときは貼り合
わせができないが、この第１０の実施例方法ではＮ-層
１１cの厚みが薄い場合でも製造可能で、この第１０の
実施例方法は、このような場合の第９の実施例に替わる
方法として有効である。
【０１２３】実施例１１．ダイオード５０の製造方法と
して、第１１の実施例を図１１により説明する。図１１
（a’）、（b’）、（c’）、（d’）はそれぞれ図１１
（a）、（b）、（c）、（d）の縦断面方向の不純物濃度
分布の模式図である。
【０１２４】図１１（a）、（a’）に示すように、ま
ず、Ｎ-半導体基板を用意し、その第２の主面側からＮ
型不純物のイオン注入または拡散を実施してＮ-半導体
基板の途中まで導入し、第２の主面側から第１の主面側
にかけて濃度が徐々に下降する不純物濃度勾配を持つＮ
層１２cと、一定の不純物濃度分布を持つＮ-層１１cと
を形成し、次に、図１１（b）のようにＮ層１２cの第２
の主面を研磨またはエッチングを行なうことによって、
図１１（b’）のように所望の不純物濃度勾配と厚みに
加工する。
【０１２５】そして、図１１（c）のようにＮ層１２cの
第２の主面上にＮ型エピタキシャル層を一定不純物濃度
になるように成長させてＮ+層１３を形成し、そして、
図１１（d）のようにＮ-層１１cの第１の主面側からＰ
型不純物のイオン注入または拡散を実施してＰ層１４を
形成する。なお、このとき、Ｎ-層１１cの厚みＤcが、
逆回復電流ピークの時刻での空乏層幅ＷIRM以下となる
ように形成する。また、逆回復電流ピークの時刻での空
乏層幅ＷIRMは、シミュレーション等により計算するこ
とが可能で、また、図１１（ｅ）のように金属蒸着によ
ってＰ層１４の第１の主面上にアノード電極１５を、Ｎ
+層１３の第２の主面上にカソード電極１６をそれぞれ
形成することによりダイオード５０を得る。
【０１２６】実施例１２．ダイオード３０及び４０の製
造方法として、第１２の実施例を図１２により説明す
る。図１２（a’）、（b’）はそれぞれ図１２（a）、
（b）の縦断面方向の不純物濃度分布の模式図である。
【０１２７】第１２の実施例の前半は、第８の実施例の
うちの図８（a）、（b）と同じであり、これにより第２
の主面から第１の主面にかけて濃度が徐々に下降する不
純物濃度勾配Ｇ１を持つＮ-層１１を得、次に図１２
（a）、（a’）に示すようにＮ-層１１の第２の主面側
からＮ型不純物のイオン注入または拡散を実施してＮ-
層１１の途中まで導入し、第２の主面側から第１の主面
側にかけて濃度が徐々に下降する不純物濃度勾配Ｇ２を
持つＮ層１２bと、高濃度でほぼ一定の不純物濃度分布
を持つとみなせる不純物分布の頂上付近のＮ+層１３を
形成する。
【０１２８】そして、図１２（b）のようにＮ-層１１の
第１の主面側からＰ型不純物のイオン注入または拡散を
実施してＰ層１４を形成し、さらに、図１２（c）のよ
うに金属蒸着によってＰ層１４の第１の主面上にアノー
ド電極１５を、Ｎ+層１３の第２の主面上にカソード電
極１６をそれぞれ形成する。
【０１２９】このとき、Ｎ-層１１の厚みをＤとし、逆
回復動作時にこのダイオードにかかる逆電圧によってＮ
-層１１中を延びる空乏層距離をＷとすると、Ｎ-層１１
の不純物濃度勾配Ｇ１、Ｎ層１２bの不純物濃度勾配Ｇ
２との関係が、（１）Ｇ１＜Ｇ２となるようにＮ-層１
１とＮ層１２bを形成すればダイオード３０が得られ
る。（２）Ｇ１＜Ｇ２で、且つ、Ｄ≧ＷとなるようにＮ
-層１１とＮ層１２bを形成すればダイオード４０が得ら
れる。なお、逆電圧により延びる空乏層距離Ｗはシミュ
レーション等により計算することが可能である。
【０１３０】ところで、前記第１から第１２までの実施
例において、Ｎ-層やＮ層の不純物濃度の勾配の形状
は、図１３の（1）のように直線的であっても、(2)のよ
うに上に凸の曲線状であっても、(3)のように下に凸の
曲線状であっても、(4)のように多少の変曲点を持って
もよい。
【０１３１】 また、ライフタイム制御のために、金・
白金等の重金属拡散や、高エネルギー電子線等の放射線
照射や、プロトン・中性子等の粒子線照射が行なわれて
もよい。
【０１３２】また、Ｐ型とＮ型を入れ換えた構造でも同
様の効果を得ることができる。
【０１３３】
【発明の効果】この発明は以上のように構成されている
ので、以下に記載した効果を奏する。請求項１の発明の
第１のダイオードに於いては、第１の半導体層が、ＰＮ
接合面から第２の半導体層に向かって徐々に濃度が高く
なる不純物濃度勾配をもつために、逆回復動作時に、時
間の経過とともに第１の半導体層中を空乏層が延びる速
度が徐々に遅くなり、逆回復電流ピークＩRM後の逆回復
電流はなかなか零にならず、ソフトリカバリー波形とな
り、その結果、サージ電圧の発生が抑制される。
【０１３４】また、順電流密度が小さい動作条件では、
順方向動作時に過剰キャリアは第２の半導体層や第３の
半導体層にはほとんど蓄積されないが、この場合でも逆
回復動作時に空乏層が第１の半導体層中を延びる速度が
徐々に遅くなるためソフトリカバリーは維持され、その
結果、順電流密度が小さい場合を含め、様々な順電流密
度の動作条件でサージ電圧の発生が抑制される。
【０１３５】さらに、第２の半導体層が、その第１の主
面側から第２の主面側に向かって徐々に濃度が高くなる
不純物濃度勾配を有するため、逆回復動作時に第２の半
導体層中を延びる空乏層は、その濃度勾配により延びる
速度が徐々に遅くなるため、さらにソフトリカバリーと
なり、その結果、サージ電圧の発生が更に抑制される。
【０１３６】また、第２の半導体層の不純物濃度勾配が
第１の半導体層の不純物濃度勾配以下であるために、第
２の半導体層の不純物濃度の低い領域幅が実質的に大き
く、順方向動作時に第２の半導体層に蓄積される過剰キ
ャリア数が多く、それが消滅するのに時間がかかり、逆
回復電流ピークＩRM後の逆回復電流がゆっくり零となる
ためソフトリカバリーとなる作用があり、その結果、さ
らにサージ電圧の発生が抑制される。
【０１３７】更に、逆回復動作時に逆電圧の変動によっ
て空乏層の延びる距離が増加しても、この逆電圧による
空乏層は、第２の半導体層の不純物濃度が徐々に高くな
るため第３の半導体層には達せず、第２の半導体層の途
中で止まり、それにより、第２の半導体層の空乏層の達
していない残りの領域に蓄積されていた過剰キャリアが
ゆっくり消滅しソフトリカバリーとなる。
【０１３８】しかも、この場合、第２の半導体層の濃度
勾配により空乏層の延びる速度が徐々に遅くなるため、
よりソフトリカバリーとなり、しかも、第２の半導体層
の不純物濃度は徐々に変化しているため、特定の電圧値
ではなく、耐圧値を超えない範囲で、様々な逆電圧変動
値に対してすべてソフトリカバリーとなる。その結果、
サージ電圧の発生が抑制される。
【０１３９】また、請求項２の発明の第２のダイオード
に於いては、前記第１のダイオードと同様の効果があ
り、それに加え、第１の半導体層の厚みが、逆電圧によ
り空乏層が延びる距離以上であるため、第１及び第２の
半導体層のうち、逆回復動作時に印加される逆電圧によ
って延びる空乏層が達していない、残りの領域に、順方
向動作時に蓄積される過剰キャリア数が増え、それが消
滅するのにさらに時間がかかるため、さらにソフトリカ
バリーとなり、その結果、さらにサージ電圧の発生が抑
制される。
【０１４０】また、請求項３の発明の第３のダイオード
に於いては、第３のダイオードでは、第１の半導体層が
ＰＮ接合面から第２の半導体層に向かって徐々に濃度が
高くなる不純物濃度勾配をもつために、第１のダイオー
ドと同様の作用により、ソフトリカバリーとなり、その
結果、サージ電圧の発生が抑制される。
【０１４１】また、順電流密度が小さい動作条件では、
第１のダイオードと同様の作用によりソフトリカバリー
は維持され、その結果、順電流密度が小さい場合を含
め、様々な順電流密度の動作条件でサージ電圧の発生が
抑制される。
【０１４２】また、第２の半導体層が、その第１の主面
側から第２の主面側に向かって徐々に濃度が高くなる不
純物濃度勾配を有するため、第１のダイオードと同様の
作用により更にソフトリカバリーとなり、その結果、サ
ージ電圧の発生がさらに抑制される。
【０１４３】更に、逆回復動作時に逆電圧の変動によっ
て空乏層の延びる距離が増加しても、第２の半導体層の
不純物濃度が徐々に高くなるため、第１のダイオードと
同様の作用によりソフトリカバリーとなる。
【０１４４】また、第２の半導体層の不純物濃度は徐々
に変化しているため、第１のダイオードと同様に、耐圧
値を超えない範囲で、様々な逆電圧変動値に対してすべ
てソフトリカバリーとなり、その結果、サージ電圧の発
生が抑制される。
【０１４５】さらに、第２の半導体層の不純物濃度勾配
が第１の半導体層の不純物濃度勾配よりも大きいため
に、第２の半導体層の不純物濃度の低い領域幅が実質的
に小さく、順方向動作時に第２の半導体層に蓄積される
過剰キャリア数が減少し、それにより、逆回復電荷Ｑrr
が減少し、その結果、低損失が達成される。
【０１４６】また、請求項４の発明の第４のダイオード
に於いては、第４のダイオードでは、前記第３のダイオ
ードと同様の作用があり、それに加え、第１の半導体層
の厚みが、逆電圧により空乏層が延びる距離以上である
ため、第１及び第２の半導体層のうち、逆回復動作時に
印加される逆電圧によって延びる空乏層が達していない
残りの領域に、順方向動作時に蓄積される過剰キャリア
数が増え、それが消滅するのにさらに時間がかかるた
め、さらにソフトリカバリーとなり、その結果、さらに
サージ電圧の発生が抑制される。
【０１４７】また、請求項５の発明の第５のダイオード
に於いては、前記第１または第３のダイオードの第１の
半導体層の不純物濃度分布を均一にした構造のため、低
不純物濃度ならば第１の半導体層の厚みを薄くしても、
耐圧を維持でき、厚みが薄い分だけ順方向動作時に蓄積
される過剰キャリア数を低減でき、逆回復電荷が低減さ
れ、その結果、損失が低減される。
【０１４８】 しかも、第１の半導体層の厚みが、逆回
復電流ピークの時刻での空乏層幅以下であるために、逆
回復電流ピークの時刻以後、空乏層端は不純物濃度勾配
を持つ第２の半導体層中を延びていくため、空乏層の延
びる速度が徐々に遅くなり、ソフトリカバリーとなり、
その結果、サージ電圧の発生が抑制される。
【０１４９】さらに、第２の半導体層のうち、逆回復動
作時に印加される逆電圧によって延びる空乏層が達して
いない残りの領域に順方向動作時に蓄積された過剰キャ
リアがゆっくり消滅するため、さらにソフトリカバリー
となり、その結果、さらにサージ電圧の発生が抑制され
る。
【０１５０】さらに、逆回復動作時に逆電圧の変動によ
って空乏層の延びる距離が増加しても、第２の半導体層
の不純物濃度が徐々に高くなるため第１のダイオードと
同様の作用によりソフトリカバリーとなる。
【０１５１】また、第２の半導体層の不純物濃度は徐々
に変化しているため、第１のダイオードと同様、耐圧値
を超えない範囲で、様々な逆電圧変動値に対してすべて
ソフトリカバリーとなり、その結果、サージ電圧の発生
が抑制される。
【０１５２】また、請求項６の発明の第１の製造方法於
いては、第３の半導体層の第１の主面上に第１導電型の
複数のエピタキシャル層を順次低不純物濃度になるよう
に成長させることによって、近似的に不純物濃度勾配を
有するとみなせる第２の半導体層を得、前記第２の半導
体層の第１の主面上に第１導電型の複数のエピタキシャ
ル層を順次低不純物濃度になるように成長させることに
よって、近似的に不純物濃度勾配を有するとみなせる第
１の半導体層を得ることが可能である。
【０１５３】また、請求項７の発明の第２の製造方法に
於いては、第３の半導体層の第１の主面上に第１導電型
の複数のエピタキシャル層を順次低不純物濃度になるよ
うに成長させることによって、近似的に不純物濃度勾配
を有するとみなせる第２の半導体層を得、前記第２の半
導体層の第１の主面上に第１導電型のエピタキシャル層
を一定不純物濃度になるように成長させることによって
第１の半導体層を得ることが可能である。
【０１５４】また、請求項８の発明の第３の製造方法に
於いては、一半導体基板の第２の主面側からイオン注入
または不純物拡散により第１導電型の不純物を導入し、
その両主面の不純物濃度が夫々所定濃度となるようする
ことによって不純物濃度勾配を有する第１導電型の第１
の半導体層を得、また、それと同様の方法により不純物
濃度勾配を有する第１導電型の第２の半導体層を得、前
記第２の半導体層の第２の主面と第１導電型の半導体基
板の第１の主面とを貼り合わせ、さらに、前記第１の半
導体層の第２の主面と前記第２の半導体層の第１の主面
とを貼り合わせることによって、第１、第２及び第３の
半導体層を形成することが可能である。
【０１５５】また、請求項９の発明の第４の製造方法に
於いては、一半導体基板の第２の主面側からイオン注入
または不純物拡散により第１導電型の不純物を導入し、
そのその両主面の不純物濃度が夫々所定濃度となるよう
することによって不純物濃度勾配を有する第１導電型の
第２の半導体層を得、その第２の主面と高不純物濃度の
第１導電型の半導体基板の第１の主面とを貼り合わせ、
さらに、低不純物濃度の第１導電型の半導体基板の第２
の主面と前記第２の半導体層の第１の主面とを貼り合わ
せることによって、第１、第２及び第３の半導体層を形
成することが可能である。
【０１５６】また、請求項１０の発明の第５の製造方法
に於いては、一半導体基板の第２の主面側からイオン注
入または不純物拡散により第１導電型の不純物を導入
し、その第１と第２の両主面を研磨またはエッチングす
ることによって不純物濃度勾配を有する第１導電型の前
記第２の半導体層を得、その第２の主面と高不純物濃度
の第１導電型の半導体基板の第１の主面とを貼り合わ
せ、さらに、前記第２の半導体層の第１の主面上に第１
導電型のエピタキシャル層を一定不純物濃度になるよう
に成長させることによって、第１、第２及び第３の半導
体層を形成することが可能である。
【０１５７】また、請求項１１の発明の第６の製造方法
に於いては、第１導電型の半導体基板の第２の主面側か
らイオン注入または不純物拡散により第１導電型の不純
物を導入して、前記半導体基板の第２の主面から、第１
の主面と第２の主面との間にかけて不純物濃度勾配を有
する半導体領域を形成し、その第２の主面を研磨または
エッチングすることによって、一定不純物濃度の第１導
電型の第１の半導体層と不純物濃度勾配を有する第１導
電型の第２の半導体層とを得、前記第２の半導体層の第
２の主面上に第１導電型のエピタキシャル層を一定不純
物濃度になるように成長させることによって、第３の半
導体層を形成することが可能である。
【０１５８】また、請求項１２の発明の第７の製造方法
に於いては、第７の製造方法では、一半導体基板の第２
の主面側からイオン注入または不純物拡散により第１導
電型の不純物を導入し、その第１と第２の両主面を研磨
またはエッチングすることによって第１の不純物濃度勾
配を有する第１導電型の第１の半導体層を得、その第２
の主面側からイオン注入または不純物拡散により第１導
電型の不純物を導入し、前記第１の半導体層の第２の主
面側から、第１の主面と第２の主面との間にかけて不純
物濃度勾配を有する半導体領域を形成し、それによって
第２の不純物濃度勾配を有する第１導電型の前記第２の
半導体層、および、近似的に不純物濃度が均一とみなせ
る不純物濃度分布の頂上付近の第１導電型の第３の半導
体層をを形成することが可能である。
【図面の簡単な説明】
【図１】 この発明の第１の実施例にかかるダイオード
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
【図２】 この発明の第２の実施例にかかるダイオード
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
【図３】 この発明の第３の実施例にかかるダイオード
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
【図４】 この発明の第４の実施例にかかるダイオード
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
【図５】 この発明の第５の実施例にかかるダイオード
の断面構造図、及び縦断面方向の不純物濃度分布の模式
図である。
【図６】 この発明の第６の実施例であるダイオードの
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
【図７】 この発明の第７の実施例であるダイオードの
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
【図８】 この発明の第８の実施例であるダイオードの
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
【図９】 この発明の第９の実施例であるダイオードの
製造工程を示す断面構造図、及び縦断面方向の不純物濃
度分布の模式図である。
【図１０】 この発明の第１０の実施例であるダイオー
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
【図１１】 この発明の第１１の実施例であるダイオー
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
【図１２】 この発明の第１２の実施例であるダイオー
ドの製造工程を示す断面構造図、及び縦断面方向の不純
物濃度分布の模式図である。
【図１３】 この発明の第１〜１２の実施例にかかるダ
イオードのＮ-層またはＮ層の縦断面方向の不純物濃度
分布の模式図である。
【図１４】 ダイオードの動作電流波形を示す模式図で
ある。
【図１５】 従来のダイオードの例を示す断面構造図、
及び縦断面方向の不純物濃度分布の模式図である。
【図１６】 従来のダイオードの例を示す断面構造図、
及び縦断面方向の不純物濃度分布の模式図である。
【図１７】 従来のダイオードの例を示す断面構造図、
及び縦断面方向の不純物濃度分布の模式図である。
【符号の説明】
１０ ダイオード ２０ ダイオード ３０ ダイオード ４０ ダイオード ５０ ダイオード １１ａ 第１の半導体層 １１ｂ 第１の半導体層 １１ｃ 第１の半導体層 １２ａ 第２の半導体層 １２ｂ 第２の半導体層 １２ｃ 第２の半導体層 １３ 第３の半導体層 １４ 第４の半導体層 １５ 第１の電極 １６ 第２の電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 第１の主面から該第１の主面と相対向す
    る第２の主面に向かって不純物濃度が高くなる不純物濃
    度勾配を有する第１導電型の第１の半導体層、この第１
    の半導体層の第２の主面に第１の主面が隣接配置される
    と共に、その第１の主面から該第１の主面と相対向する
    第２の主面に向かって不純物濃度が高くなる不純物濃度
    勾配を有する第１導電型の第２の半導体層、この第２の
    半導体層の第２の主面に第１の主面が隣接配置されると
    共に、前記第２の半導体層の第２の主面の不純物濃度以
    上の不純物濃度を有する第１導電型の第３の半導体層、
    前記第１の半導体層の第１の主面に隣接配置される第２
    導電型の第４の半導体層、この第４の半導体層に隣接配
    置される第１の主電極、及び前記第３の半導体層の第１
    の主面と相対向する第２の主面に隣接配置される第２の
    主電極を備え、前記第１の半導体層の第２の主面の不純
    物濃度と前記第２の半導体層の第１の主面の不純物濃度
    を等しくすると共に、前記第１の半導体層の不純物濃度
    勾配を前記第２の半導体層の不純物濃度勾配以上とした
    ことを特徴とするダイオード。
  2. 【請求項２】 第１の半導体層の厚みが、逆電圧により
    空乏層が延びる距離以上であることを特徴とする特許請
    求の範囲第１項記載のダイオード。
  3. 【請求項３】 第１の主面から該第１の主面と相対向す
    る第２の主面に向かって不純物濃度が高くなる不純物濃
    度勾配を有する第１導電型の第１の半導体層、この第１
    の半導体層の第２の主面に第１の主面が隣接配置される
    と共に、その第１の主面から該第１の主面と相対向する
    第２の主面に向かって不純物濃度が高くなる不純物濃度
    勾配を有する第１導電型の第２の半導体層、この第２の
    半導体層の第２の主面に第１の主面が隣接配置されると
    共に、前記第２の半導体層の第２の主面の不純物濃度以
    上の不純物濃度を有する第１導電型の第３の半導体層、
    前記第１の半導体層の第１の主面に隣接配置される第２
    導電型の第４の半導体層、この第４の半導体層に隣接配
    置される第１の主電極、及び前記第３の半導体層の第１
    の主面と相対向する第２の主面に隣接配置される第２の
    主電極を備え、前記第１の半導体層の第２の主面の不純
    物濃度と前記第２の半導体層の第１の主面の不純物濃度
    を等しくすると共に、前記第１の半導体層の不純物濃度
    勾配より前記第２の半導体層の不純物濃度勾配を大とし
    たことを特徴とするダイオード。
  4. 【請求項４】 第１の半導体層の厚みが、逆電圧により
    空乏層が延びる距離以上であることを特徴とする特許請
    求の範囲第３項記載のダイオード。
  5. 【請求項５】 第１の主面から該第１の主面と相対向す
    る第２の主面に向かっての不純物濃度が一定の第１導電
    型の第１の半導体層、この第１の半導体層の第２の主面
    に第１の主面が隣接配置されると共に、前記第１の半導
    体層と不純物濃度が等しい第１の主面から該第１の主面
    と相対向する第２の主面に向かって不純物濃度が高くな
    る不純物濃度勾配を有する第１導電型の第２の半導体
    層、この第２の半導体層の第２の主面に第１の主面が隣
    接配置されると共に、前記第２の半導体層の第２の主面
    の不純物濃度以上の不純物濃度を有する第１導電型の第
    ３の半導体層、前記第１の半導体層の第１の主面に隣接
    配置される第２導電型の第４の半導体層、この第４の半
    導体層に隣接配置される第１の主電極、及び前記第３の
    半導体層の第１の主面と相対向する第２の主面に隣接配
    置される第２の主電極を備え、前記第１の半導体層の厚
    みを、逆回復電流ピーク時の空乏層の幅以下としたこと
    を特徴とするダイオード。
  6. 【請求項６】 第１導電型の半導体基板を第３の半導体
    層として準備する工程と、前記第３の半導体層の第１の
    主面に隣接する第２の主面の不純物濃度が前記第３の半
    導体層の不純物濃度以下で、その第２の主面から該第２
    の主面と相対向する第１の主面に向かって不純物濃度が
    順次低くなるように第１導電型のエピタキシャル層を複
    数成長させ第２の半導体層を得る工程と、前記第２の半
    導体層の第１の主面に隣接する第２の主面の不純物濃度
    が前記第２の半導体層の第１の主面の不純物濃度と等し
    く、その第２の主面から該第２の主面と相対向する第１
    の主面に向かって不純物濃度が順次低くなるように第１
    導電型のエピタキシャル層を複数成長させ第１の半導体
    層を得る工程と、前記第１の半導体層の第１の主面に隣
    接し第２導電型の第４の半導体層を得る工程と、前記第
    ４の半導体層に隣接させ第１の主電極を配設する工程
    と、前記第３の半導体層の第２の主面に隣接させ第２の
    主電極を配設する工程とからなる請求項第１項乃至第４
    項のいずれかに記載のダイオードの製造方法。
  7. 【請求項７】第１導電型の半導体基板を第３の半導体層
    として準備する工程と、前記第３の半導体層の第１の主
    面に隣接する第２の主面の不純物濃度が前記第３の半導
    体層の不純物濃度以下で、その第２の主面から該第２の
    主面と相対向する第１の主面に向かって不純物濃度が順
    次低くなるように第１導電型のエピタキシャル層を複数
    成長させ第２の半導体層を得る工程と、前記第２の半導
    体層の第１の主面に隣接する第２の主面の不純物濃度が
    前記第２の半導体層の第１の主面の不純物濃度と等し
    く、その第２の主面から該第２の主面と相対向する第１
    の主面に向かって不純物濃度が一定の第１導電型の単一
    エピタキシャル層を成長させ第１の半導体層を得る工程
    と、前記第１の半導体層の第１の主面に隣接し第２導電
    型の第４の半導体層を得る工程と、前記第４の半導体層
    に隣接させ第１の主電極を配設する工程と、前記第３の
    半導体層の第２の主面に隣接させ第２の主電極を配設す
    る工程とからなる請求項第５項記載のダイオードの製造
    方法。
  8. 【請求項８】 第１の半導体基板の第２の主面側からの
    イオン注入もしくは不純物拡散によって前記第２の主面
    側から該第２の主面と相対向する第１の主面に向かって
    不純物濃度が低くなる不純物濃度勾配を有する第１導電
    型の半導体層を形成しその両主面の不純物濃度が夫々所
    定濃度となるよう第１の半導体層を形成する工程と、第
    ２の半導体基板の第２の主面側からのイオン注入もしく
    は不純物拡散によってその第２の主面から該第２の主面
    と相対向する第１の主面に向かって不純物濃度が低くな
    る不純物濃度勾配を有する第１導電型の半導体層を形成
    しその両主面の不純物濃度が夫々所定濃度となるよう第
    ２の半導体層を形成する工程と、不純物濃度が前記第２
    の半導体層の第２の主面の不純物濃度以上の第１導電型
    の第３の半導体層を得る工程と、前記第２の半導体層の
    第２の主面と前記第３の半導体層の第１の主面とを貼り
    合わせる工程と、前記第１の半導体層の第２の主面と前
    記第２の半導体層の第１の主面とを貼り合わせる工程
    と、前記第１の半導体層の第１の主面側からのイオン注
    入もしくは不純物拡散し前記第１の半導体層の第１の主
    面に隣接する第２導電型の第４の半導体層を得る工程
    と、前記第４の半導体層に隣接させ第１の主電極を配設
    する工程と、前記第３の半導体層の第２の主面に隣接さ
    せ第２の主電極を配設する工程とからなる請求項第１項
    乃至第４項のいずれかに記載のダイオードの製造方法。
  9. 【請求項９】 第１の主面から該第１の主面と相対向す
    る第２の主面に向かっての不純物濃度が一定の第１導電
    型の第１の半導体層を得る工程と、第２の半導体基板の
    第２の主面側からのイオン注入もしくは不純物拡散によ
    ってその第２の主面から該第２の主面と相対向する第１
    の主面に向かって不純物濃度が低くなる不純物濃度勾配
    を有する第１導電型の半導体層を形成しその両主面の不
    純物濃度が夫々所定濃度となるよう第２の半導体層を形
    成する工程と、不純物濃度が前記第２の半導体層の第２
    の主面の不純物濃度以上の第１導電型の第３の半導体層
    を得る工程と、前記第２の半導体層の第２の主面と前記
    第３の半導体層の第１の主面とを貼り合わせる工程と、
    前記第１の半導体層の第２の主面と前記第２の半導体層
    の第１の主面とを貼り合わせる工程と、前記第１の半導
    体層の第１の主面側からのイオン注入もしくは不純物拡
    散し前記第１の半導体層の第１の主面に隣接する第２導
    電型の第４の半導体層を得る工程と、前記第４の半導体
    層に隣接させ第１の主電極を配設する工程と、前記第３
    の半導体層の第２の主面に隣接させ第２の主電極を配設
    する工程とからなる請求項第５項記載のダイオードの製
    造方法。
  10. 【請求項１０】 第２の半導体基板の第２の主面側から
    のイオン注入もしくは不純物拡散によってその第２の主
    面から該第２の主面と相対向する第１の主面に向かって
    不純物濃度が低くなる不純物濃度勾配を有する第１導電
    型の半導体層を形成しその両主面の不純物濃度が夫々所
    定濃度となるよう第２の半導体層を形成する工程と、不
    純物濃度が前記第２の半導体層の第２の主面の不純物濃
    度以上の第１導電型の第３の半導体層を得る工程と、前
    記第２の半導体層の第２の主面と前記第３の半導体層の
    第１の主面とを貼り合わせる工程と、第２の主面の不純
    物濃度が隣接する前記第２の半導体層の第１の主面の不
    純物濃度と等しく、その第２の主面から該第２の主面と
    相対向する第１の主面に向かって不純物濃度が一定の第
    １導電型の単一エピタキシャル層を成長させ第１の半導
    体層を得る工程と、前記第１の半導体層の第１の主面側
    からのイオン注入もしくは不純物拡散し前記第１の半導
    体層の第１の主面に隣接する第２導電型の第４の半導体
    層を得る工程と、前記第４の半導体層に隣接させ第１の
    主電極を配設する工程と、前記第３の半導体層の第２の
    主面に隣接させ第２の主電極を配設する工程とからなる
    請求項第５項記載のダイオードの製造方法。
  11. 【請求項１１】 第１の主面から該第１の主面と相対向
    する第２の主面に向かっての不純物濃度が一定の第１導
    電型の第１の半導体層を得る工程と、前記第１の半導体
    層の第２の主面に隣接し第１の主面が形成されるよう前
    記第１の半導体層の第２の主面側からのイオン注入もし
    くは不純物拡散によってその第１の主面から該第１の主
    面と相対向する第２の主面に向かって不純物濃度が高く
    なる不純物濃度勾配を有する第１導電型の半導体層を形
    成し、その第２の主面が所定の不純物濃度となるように
    第２の半導体層を形成する工程と、前記第２の半導体層
    の第２の主面に隣接し該第２の主面の不純物濃度以上の
    不純物濃度の第１の主面が形成されるよう、且つその第
    １の主面から該第１の主面と相対向する第２の主面に向
    かって不純物濃度が一定の第１導電型のエピタキシャル
    層を成長させ第３の半導体層を得る工程と、前記第１の
    半導体層の第１の主面側からのイオン注入もしくは不純
    物拡散し前記第１の半導体層の第１の主面に隣接する第
    ２導電型の第４の半導体層を得る工程と、前記第４の半
    導体層に隣接させ第１の主電極を配設する工程と、前記
    第３の半導体層の第２の主面に隣接させ第２の主電極を
    配設する工程とからなる請求項第５項記載のダイオード
    の製造方法。
  12. 【請求項１２】 第１の半導体基板の第２の主面側から
    のイオン注入もしくは不純物拡散によって前記第２の主
    面側から該第２の主面と相対向する第１の主面に向かっ
    て不純物濃度が低くなる不純物濃度勾配を有する第１導
    電型の半導体層を形成しその両主面の不純物濃度が夫々
    所定濃度となるよう第１の半導体層を形成する工程と、
    前記第１の半導体層の第２の主面に隣接し第１の主面が
    形成されるよう前記第１の半導体層の第２の主面側から
    のイオン注入もしくは不純物拡散によってその第１の主
    面から該第１の主面と相対向する第２の主面に向かって
    不純物濃度が高くなる不純物濃度勾配を有する第１導電
    型の半導体層を形成し第２の半導体層及び第３の半導体
    層を得る工程と、前記第１の半導体層の第１の主面側か
    らのイオン注入もしくは不純物拡散し前記第１の半導体
    層の第１の主面に隣接する第２導電型の第４の半導体層
    を得る工程と、前記第４の半導体層に隣接させ第１の主
    電極を配設する工程と、前記第３の半導体層の第２の主
    面に隣接させ第２の主電極を配設する工程とからなる請
    求項第３項乃至第４項のいずれかに記載のダイオードの
    製造方法。
JP12010595A 1995-05-18 1995-05-18 ダイオード及びその製造方法 Expired - Lifetime JP3994443B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12010595A JP3994443B2 (ja) 1995-05-18 1995-05-18 ダイオード及びその製造方法
US08/562,457 US5811873A (en) 1995-05-18 1995-11-24 Diode having soft recovery characteristics over a wide range of operating conditions
DE69609903T DE69609903T2 (de) 1995-05-18 1996-05-14 Diode und Verfahren zur Herstellung
EP96107701A EP0749166B1 (en) 1995-05-18 1996-05-14 Diode and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12010595A JP3994443B2 (ja) 1995-05-18 1995-05-18 ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08316500A true JPH08316500A (ja) 1996-11-29
JP3994443B2 JP3994443B2 (ja) 2007-10-17

Family

ID=14778057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12010595A Expired - Lifetime JP3994443B2 (ja) 1995-05-18 1995-05-18 ダイオード及びその製造方法

Country Status (4)

Country Link
US (1) US5811873A (ja)
EP (1) EP0749166B1 (ja)
JP (1) JP3994443B2 (ja)
DE (1) DE69609903T2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
US6603189B2 (en) * 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
JP2003282892A (ja) * 2002-03-08 2003-10-03 Internatl Business Mach Corp <Ibm> 低容量ｅｓｄ耐性ダイオードの方法および構造
US6770917B2 (en) 2000-09-22 2004-08-03 Infineon Technologies Ag High-voltage diode
JP2005064166A (ja) * 2003-08-11 2005-03-10 Sony Corp ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2006005168A (ja) * 2004-06-17 2006-01-05 Nippon Inter Electronics Corp ショットキバリアダイオード
JP2006210869A (ja) * 2005-01-25 2006-08-10 Power Integrations Inc 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2007184439A (ja) * 2006-01-10 2007-07-19 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008251679A (ja) * 2007-03-29 2008-10-16 Hitachi Ltd ダイオード
JP2010040562A (ja) * 2008-07-31 2010-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2010026654A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
WO2011024214A1 (ja) * 2009-08-25 2011-03-03 パナソニック株式会社 高速回復ダイオード
US8664692B2 (en) 2012-02-28 2014-03-04 Kabushiki Kaisha Toshiba Semiconductor device
JP2018082172A (ja) * 2016-11-14 2018-05-24 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード
JP2019125788A (ja) * 2018-01-18 2019-07-25 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
CN113555418A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
EP0932205A1 (en) * 1998-01-21 1999-07-28 GENERAL SEMICONDUCTOR, Inc. PN junction semiconductor device having an epitaxial layer with graded resistivity
US6383898B1 (en) * 1999-05-28 2002-05-07 Sharp Kabushiki Kaisha Method for manufacturing photoelectric conversion device
JP4129106B2 (ja) 1999-10-27 2008-08-06 三菱電機株式会社 半導体装置
US6737731B1 (en) * 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
DE10031461B4 (de) 2000-06-28 2006-06-29 Infineon Technologies Ag Hochvolt-Diode
EP1291925B1 (en) * 2001-04-04 2019-07-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6489660B1 (en) * 2001-05-22 2002-12-03 General Semiconductor, Inc. Low-voltage punch-through bi-directional transient-voltage suppression devices
US7508736B2 (en) * 2007-03-09 2009-03-24 Baker Hughes Incorporated Vector migration of 1st order free-surface related downgoing multiples from VSP data
US7714585B2 (en) * 2007-03-21 2010-05-11 Baker Hughes Incorporated Multi-frequency cancellation of dielectric effect
CN101673755B (zh) * 2009-09-23 2011-11-16 中国科学院上海微系统与信息技术研究所 使用复合结构二极管的相变存储器单元及制备方法
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
CN102208454B (zh) * 2010-03-31 2013-03-13 比亚迪股份有限公司 快速恢复二极管
EP2695193B1 (en) 2011-04-06 2016-12-21 ABB Technology AG Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
KR101851821B1 (ko) * 2011-05-05 2018-06-11 에이비비 슈바이쯔 아게 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법
CN103871852B (zh) * 2012-12-14 2018-01-30 中国科学院微电子研究所 一种带fs层的pt型功率器件的制作方法
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
DE102017011878A1 (de) * 2017-12-21 2019-06-27 3-5 Power Electronics GmbH Stapelförmiges III-V-Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921192A (en) * 1974-05-28 1975-11-18 Gen Electric Avalanche diode
JPS5929469A (ja) * 1982-08-11 1984-02-16 Hitachi Ltd 半導体装置
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
FR2638892B1 (fr) * 1988-11-09 1992-12-24 Sgs Thomson Microelectronics Procede de modulation de la quantite d'or diffusee dans un substrat de silicium et diode rapide obtenue par ce procede
JPH06314801A (ja) * 1993-03-05 1994-11-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2755135B2 (ja) * 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603189B2 (en) * 1997-08-14 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with deliberately damaged layer having a shorter carrier lifetime therein
WO2000016408A1 (fr) * 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
US6770917B2 (en) 2000-09-22 2004-08-03 Infineon Technologies Ag High-voltage diode
JP2003282892A (ja) * 2002-03-08 2003-10-03 Internatl Business Mach Corp <Ibm> 低容量ｅｓｄ耐性ダイオードの方法および構造
JP2005064166A (ja) * 2003-08-11 2005-03-10 Sony Corp ダイオード素子及び同ダイオード素子を有する半導体装置並びに同半導体装置の製造方法
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2006005168A (ja) * 2004-06-17 2006-01-05 Nippon Inter Electronics Corp ショットキバリアダイオード
JP2006210869A (ja) * 2005-01-25 2006-08-10 Power Integrations Inc 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2010034602A (ja) * 2005-01-25 2010-02-12 Power Integrations Inc 多勾配ドレインドーピング特性を持つ高電圧縦型トランジスタ
JP2007184439A (ja) * 2006-01-10 2007-07-19 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008251679A (ja) * 2007-03-29 2008-10-16 Hitachi Ltd ダイオード
JP2010040562A (ja) * 2008-07-31 2010-02-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US8420496B2 (en) 2008-07-31 2013-04-16 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same
US7800204B2 (en) 2008-07-31 2010-09-21 Mitsubishi Electric Corporation Semiconductor device and method of fabricating the same
DE102009019684B4 (de) * 2008-07-31 2013-11-28 Mitsubishi Electric Corp. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
WO2010026654A1 (ja) * 2008-09-05 2010-03-11 株式会社 東芝 記憶装置
JP5454945B2 (ja) * 2008-09-05 2014-03-26 株式会社東芝 記憶装置
US8766225B2 (en) 2008-09-05 2014-07-01 Kabushiki Kaisha Toshiba Storage device
WO2011024214A1 (ja) * 2009-08-25 2011-03-03 パナソニック株式会社 高速回復ダイオード
US8664692B2 (en) 2012-02-28 2014-03-04 Kabushiki Kaisha Toshiba Semiconductor device
JP2018082172A (ja) * 2016-11-14 2018-05-24 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ Ｉｉｉ−ｖ族半導体ダイオード
JP2019125788A (ja) * 2018-01-18 2019-07-25 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
JP2020077894A (ja) * 2018-01-18 2020-05-21 ３−５ パワー エレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング３−５ Ｐｏｗｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ ＧｍｂＨ スタック型のｉｉｉ−ｖ族半導体ダイオード
US10854760B2 (en) 2018-01-18 2020-12-01 3-5 Power Electronics GmbH Stacked III-V semiconductor diode
CN113555418A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法
CN113555418B (zh) * 2021-07-21 2023-03-10 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法

Also Published As

Publication number Publication date
JP3994443B2 (ja) 2007-10-17
US5811873A (en) 1998-09-22
DE69609903D1 (de) 2000-09-28
EP0749166A1 (en) 1996-12-18
EP0749166B1 (en) 2000-08-23
DE69609903T2 (de) 2001-03-29

Similar Documents

Publication Publication Date Title
JPH08316500A (ja) ダイオード及びその製造方法
US7696540B2 (en) Structure and method for a fast recovery rectifier structure
JP4104170B2 (ja) ショットキー障壁整流器およびその製造方法
US7696598B2 (en) Ultrafast recovery diode
US11552172B2 (en) Silicon carbide device with compensation layer and method of manufacturing
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
US9929284B1 (en) Power schottky diodes having local current spreading layers and methods of forming such devices
JP2008211171A (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
JP5282818B2 (ja) ダイオードの製造方法、及び、ダイオード
US9209027B1 (en) Adjusting the charge carrier lifetime in a bipolar semiconductor device
US6707131B2 (en) Semiconductor device and manufacturing method for the same
JP2002246609A (ja) 半導体装置
CN105720107A (zh) 一种快恢复二极管及其制造方法
JP3468571B2 (ja) 半導体装置
JPH07273354A (ja) ダイオ−ド
CN111164759A (zh) 具有高电流容量的馈线设计
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN111194477B (zh) 用于制造栅格的方法
CN110504324B (zh) 一种高压瞬态电压抑制二极管
CN112310227A (zh) 一种高势垒SiC JBS器件及其制备方法
KR100324569B1 (ko) 접합형 바이폴라 반도체 소자 및 그 제조방법
JP2022146917A (ja) 半導体装置
EP3935671A1 (en) Semiconductor device with gradual injection of charge carriers for softer reverse recovery
JPH06350111A (ja) バラクタダイオード

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040608

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

EXPY Cancellation because of completion of term