CN101673755B - 使用复合结构二极管的相变存储器单元及制备方法 - Google Patents
使用复合结构二极管的相变存储器单元及制备方法 Download PDFInfo
- Publication number
- CN101673755B CN101673755B CN2009101962370A CN200910196237A CN101673755B CN 101673755 B CN101673755 B CN 101673755B CN 2009101962370 A CN2009101962370 A CN 2009101962370A CN 200910196237 A CN200910196237 A CN 200910196237A CN 101673755 B CN101673755 B CN 101673755B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- composite structure
- phase
- preparation
- structure diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 84
- 238000002360 preparation method Methods 0.000 title claims abstract description 49
- 230000008859 change Effects 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 143
- 238000000034 method Methods 0.000 claims abstract description 33
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 31
- 239000012071 phase Substances 0.000 claims abstract description 25
- 238000000348 solid-phase epitaxy Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 150000002500 ions Chemical class 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000000151 deposition Methods 0.000 claims description 28
- 238000005516 engineering process Methods 0.000 claims description 17
- 239000012782 phase change material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052785 arsenic Inorganic materials 0.000 claims description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 12
- -1 boron ion Chemical class 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 4
- 239000013049 sediment Substances 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 238000003860 storage Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明属于微电子技术领域，公开了一种使用复合结构二极管的相变存储器单元及制备方法。所述相变存储器单元由复合结构二极管与存储单元构成。其基本特征在于：使用了复合结构的二极管作为相变存储器的选通二极管，此二极管由四层不同特性的半导体材料组成，通过离子注入、固相外延或者化学气相沉积的方法制备。该方法制备的复合结构的二极管有产生的干扰电流小、驱动电流大的特点，同时本发明的结构适用于高密度的相变存储器，采用CMOS工艺，成本低。
Description
技术领域
本发明涉及一种相变存储器单元及其制备方法，尤其是指一种使用复合结构的二极管作为选通管的相变存储器单元及其制备方法。本发明属于微纳电子技术领域。
背景技术
相变存储器技术是基于Ovshinsky在20世纪60年代末、70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。
相变存储器由于具有高速度读取、高可擦写次数、非易失性、原件尺寸小、功耗低、抗震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的FLASH存储器，成为未来非易失存储器主流产品和最先成为商用产品的器件。
典型的相变存储单元中，使用MOS管作为选通管，但是由于相变存储器的写操作电流大，MOS管在工艺尺寸不断减小后很难提供足够的驱动电流。意法半导体公司曾提出用双极性晶体管来代替MOS管作为相变存取单元的选通管，解决了相变存储器中写操作电流大的问题，但是其单元面积很难再缩小，不能满足存储单元的高集成度的要求。在2006年名称为“使用二极管的相变存储器件及制造方法”的中国专利(公开号CN1832190A)中，韩国三星电子株式会社公开了用PN二极管作为选通管用于相变存储器的方法来解决相变存储器密度进一步提高遇到的问题。该专利中使用了一种P+/N-/N+结构的二极管作为选通管，但是也 遇到了一些问题，比如用该方法制备的二极管选通工作时会对邻近的二极管产生较大的干扰电流，干扰对邻近单元的读写操作。本发明试图提出一种复合结构二极管作为选通管的相变存储单元，此二极管的结构为P+/N+/N-/N+结构，不但具有高密度集成的优点，尤其可以减少干扰电流对邻近存储单元的影响，并且该制备工艺与CMOS工艺完全兼容，成本低，驱动电流大，可靠性高。
发明内容
本发明要解决的技术问题在于提供一种使用复合结构二极管的相变存储器单元及制备方法，用于高密度相变存储器，可降低成本，提高存储单元的可靠性。
为了解决上述技术问题，本发明采用如下技术方案：
一种相变存储器单元，具有相互平行的字线和相互平行的位线，该单元包括：含有相变材料的存储单元和选通管，其特征在于：所述选通管为复合结构二极管，其具有P+/N+/N-/N+的复合结构；该复合结构二极管的一端与字线相连，另一端与存储单元的下电极相连，存储单元的上电极与位线相连。
进一步地，所述复合结构二极管的阳极与存储单元的下电极相连，阴极作为导电字线的一部分与字线相连。
进一步地，所述复合结构二极管，由四层半导体材料构成，所述半导体材料包括硅、锗、砷化镓。
一种用于相变存储器单元中作为选通管的复合结构二极管，包括：四层依次叠加的半导体材料，顶层(第一层)半导体是高掺杂浓度的P型半导体；第二层半导体是高掺杂浓度的N型半导体；第三层半导体是低掺杂浓度的N型半导体；底层(第四层)半导体是高掺杂浓度的N型半导体，同时此层的半导体也作为相变存储器单元的字线的一部分。
进一步地，所述半导体材料包括硅、锗、砷化镓。
进一步地，顶层半导体中掺杂的离子为硼离子，浓度范围在1019原子/cm3至1021原子/cm3。
进一步地，第二层半导体中掺杂的离子为砷或者磷离子，浓度范围在1019原子/cm3至1021原子/cm3。
进一步地，第三层半导体中掺杂的离子为砷或者磷离子，浓度范围在1015原子/cm3至1017原子/cm3。
进一步地，底层(第四层)半导体中掺杂的离子为砷或者磷离子，浓度范围在1019原子/cm3至1021原子/cm3。
上述复合结构二极管的一种制备方法，包括如下步骤：
(a)在P型衬底中制备重掺杂的N型半导体，作为复合结构二极管中N+型底层(第四层)半导体；(b)在衬底上外延生长出一定厚度的本征半导体，然后刻蚀出沟槽，沉积绝缘层用以隔离每个二极管；(c)再向本征半导体中注入低浓度的施主离子，形成复合结构二极管的N-型第三层半导体；(d)再向本征半导体中注入高浓度的施主离子形成复合结构二极管的N+型第二层半导体；(e)最后向本征半导体中注入高浓度的受主离子形成复合结构二极管的P+型顶层半导体。
进一步地，制备本征半导体采用的是固相外延技术。
进一步地，制备复合结构二极管顶层(第一层)半导体、第二层半导体和第三层半导体采用的是离子注入的方法。
上述用于相变存储器单元中作为选通管的复合结构二极管的另一种制备方法，包括如下步骤：
(a)在P型衬底中形成重掺杂的N型半导体，作为复合结构二极管中N+型底层(第四层)半导体；(b)在衬底上生长一定厚度的低掺杂浓度的N型半导体作为复合结构二极管的N-型第三层半导体；(c)再生长一定厚度的高掺杂浓度的N型半导体作为复合结构二极管的N+型第二层半导体；(d)再生长一定厚度的高掺杂浓度的P型半导体作为复合结构二极管的P+型顶层(第一层)半导体，刻蚀出沟槽，沉积绝缘层用以隔离每个二极管。
进一步地，制备复合结构二极管顶层(第一层)半导体、第二层半导体和第 三层半导体采用的是固相外延技术或者化学气相沉积技术。
其中，制备所述复合结构二极管的上述两种方法中，制备复合结构二极管N+型底层(第四层)半导体采用的是离子注入法。
一种相变存储器单元的制备方法，该方法包括如下步骤：
步骤一，形成多条平行的字线，离子注入施主离子(比如磷、砷)到P型衬底11中，形成重掺杂的N型半导体，作为字线的同时，也作为P+/N+/N-/N+复合结构二极管的最底层的N+层，再刻蚀出隔离沟槽，沉积绝缘介质114，再使用CMP(化学机械抛光)技术磨平；
步骤二，制备P+/N+/N-/N+复合结构二极管的P+/N+/N-三层半导体，在字线12上生长出本征半导体13，然后刻蚀出隔离沟槽并沉积绝缘介质115，再离子注入施主离子(比如磷、砷等)到本征半导体中，形成轻掺杂的N型半导体14，再离子注入施主离子(比如磷、砷等)，形成重掺杂的N型半导体15，再离子注入受主离子(比如硼等)形成重掺杂的P型半导体16，由字线12、轻掺杂的N型半导体14、重掺杂的N型半导体15、重掺杂的P型半导体16四层材料构成P+/N+/N-/N+复合结构二极管(CSB)；
步骤三，制备相变单元的下电极17，包括沉积金属层(如钨等)，磨平介质层115与金属层。下电极17与二极管的重掺杂P型半导体层16相连；制备金属栓18，包括沉积绝缘层116，刻蚀沟槽，沉积金属层(如氮化钛等)。金属栓18的下端与相变单元的下电极17相连，上端与相变材料19相连；
步骤四，制备相变材料19与上电极111以及金属栓112，包括沉积绝缘层117，刻蚀沟槽，沉积相变材料19和金属层(比如氮化钛等)，磨平形成上电极111；再沉积绝缘层118，刻蚀沟槽，沉积金属层(如钨、铜等)，磨平形成金属栓112；
步骤五，制备平行位线113，包括沉积绝缘层119，刻蚀出沟槽，沉积金属层，磨平形成相互平行的位线113，位线113与金属栓112的上端相连。
作为本发明的优选方案之一，上述相变存储器单元的制备方法的步骤二，制备P+/N+/N-/N+复合结构二极管的P+/N+/N-三层半导体，可采用方法为：在字线 12上沉积或外延轻掺杂的N型半导体14，重掺杂的N型半导体15以及重掺杂的P型半导体16，然后刻蚀出隔离沟槽并沉积绝缘介质115。
其中，制备轻掺杂的N型半导体14，重掺杂的N型半导体15以及重掺杂的P型半导体16采用的是化学气相沉积技术或固相外延技术。
相较于现有技术，本发明的有益效果在于：
复合结构二极管技术可以用于高密度的相变存储器，由于增加了N+型第二层半导体，减少相邻二极管单元中的少子浓度，从而减少了干扰电流，如图1所示是通过TCAD仿真得到干扰电流与驱动电流的比值(I(disturb)/I(dirve))与驱动电压的曲线，实线代表本发明的P+/N-/N+复合结构二极管的仿真结果，虚线代表三星发明的P+/N-/N+结构二极管的仿真结果，结果表明，本发明结构的二极管能够明显减小干扰电流，并且保持较大的驱动电流。本发明的二极管其工艺与CMOS工艺完全兼容，具有功耗低、性能稳定的特点，提高了相变存储单元的可靠性。
附图说明
图1是干扰电流与导通电流的比值(I(disturb)/I(dirve))与驱动电压的曲线；
图2A是使用复合结构二极管为选通管的相变存储器阵列的示意图；
图2B是使用复合结构二极管为选通管的相变存储器阵列的剖面图；
图2C是与图2B垂直方向相变存储器阵列的剖面图；
图3是根据本发明的实施例形成平行字线的示意图；
图4A-1至图4A-5是根据本发明的实施例制备复合结构二极管实施例一的示意图；
图4B-1至图4B-4是根据本发明的实施例制备复合结构二极管实施例二的示意图；
图5是根据本发明的实施例形成相变材料下电极的示意图；
图6是根据本发明的实施例形成相变材料和上电极的示意图；
图7是根据本发明的实施例形成相变存储单元平行位线的示意图。
图中标记说明：
11P型半导体衬底 12字线
13本征半导体 14轻掺杂的N型半导体
15重掺杂的N型半导体 16重掺杂的P型半导体
17下电极 18金属栓
19相变材料 111上电极
112金属栓 113位线
114绝缘介质 115绝缘介质
116绝缘层 117绝缘层
118绝缘层 119绝缘层
具体实施方式
下面结合图示更完整的描述本发明，本发明提供的优选实施例，但不应被认为仅限于在此阐述的实施例中。在图中，为了更清楚的反应结构，适当放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。参考图是本发明的示意图，图中的表示只是示意性质的，不应该被认为限制本发明的范围。
本实施例公开了一种相变存储器单元，具有相互平行的字线和相互平行的位线，该单元包括：含有相变材料的存储单元和选通管，其特征在于：所述选通管为复合结构二极管，其具有P+/N+/N-/N+的复合结构；该复合结构二极管的一端与字线相连，另一端与存储单元的下电极相连，存储单元的上电极与位线相连。
其中，所述复合结构二极管的阳极与存储单元的下电极相连，阴极作为导电字线的一部分与字线相连。所述复合结构二极管，由四层不同性质和特性的半导体材料构成，所述半导体材料包括硅、锗、砷化镓。
图2A是由上述相变存储器单元构成的阵列的示意图；图2B是所述使用复合结构二极管为选通管的相变存储器阵列的剖面图；图2C是与图2B垂直方向相变存储器阵列的剖面图。
图3至图7给出了本发明所述实施例的制备方法。下面结合示意图进一步介绍制备这种复合结构二极管以及相变存储单元的操作步骤：
(1)形成多条平行的字线：如图3所示，在P型硅衬底11上采用离子注入的方法注入高浓度的施主离子(如掺杂浓度达1020原子/cm3的砷、磷)，形成重掺杂的N型半导体，然后离子刻蚀出沟槽，采用化学气相沉积的方法沉积绝缘介质114(如二氧化硅)，这样就形成了相互平行的字线12，同时作为复合结构二极管中底层N+型半导体。
(2)制备P+/N+/N-/N+复合结构二极管的P+/N+/N-三层半导体：
实施例一
如图4A-1至图4A-5所示，是制备复合结构二极管(CSB)的实施例一的步骤示意图。如图4A-1所示，在衬底11上采用固相外延的方法，外延生长出一定厚度的本征半导体13；然后如图4A-2所示，刻蚀出沟槽，采用化学气相沉积的方法沉积绝缘介质115；再如图4A-3所示，采用离子注入的方法向本征半导体13中注入低浓度的施主离子(如掺杂浓度达1017原子/cm3的砷、磷)，形成复合结构二极管的N-层14；再如图4A-4所示，采用离子注入的方法向本征半导体13中注入高浓度的施主离子(如掺杂浓度达1020原子/cm3的砷、磷)，形成复合结构二极管顶层的N+层15；最后如图4A-5所示，采用离子注入的方法向本征半导体13中注入高浓度的受主离子(如掺杂浓度达1020原子/cm3的硼)，形成复合结构二极管的P+层16；
实施例二
如图4B-1至图4B-4所示，是制备复合结构二极管的实施例二的步骤示意图。如图4B-1所示，在衬底11上采用固相外延的方法(或者化学气相沉积)，生长出一定厚度的低掺杂浓度的N型半导体(如掺杂浓度达1017原子/cm3的砷、磷)，作为复合结构二极管的N-层14；再如图4B-2所示，采用固相外延的方法(或者化学气相沉积)，生长出一定厚度的高掺杂浓度的N型半导体(如掺杂浓度达1020原子/cm3的砷、磷)，作为复合结构二极管顶层的N+层15；再如图4B-3所示，采用固相外延的方法(或者化学气相沉积)，生长出一定厚度的高掺杂浓度的P型半导体(如掺杂浓度达1020原子/cm3的硼)，作为复合结构二极管P+层16；最后如图4B-4所示，刻蚀出沟槽，采用化学气相沉积的方法沉积绝缘层115；
(3)制备下电极17和金属栓18：如图5所示，在步骤(2)的基础上，采用化学气相沉积的方法，沉积金属层制备相变单元的下电极17，然后采用CMP磨平下电极17和绝缘层115，然后沉积绝缘层116，刻蚀出沟槽，采用化学气相沉积的方法沉积金属层作为金属栓18。这里的下电极17的金属层可以是钨，金属栓18的金属层可采用氮化钛。
(4)制备相变材料19与上电极111以及金属栓112：如图6所示，在步骤(3)的基础上，制备出相变材料层19，再化学气相沉积金属层作为上电极111，光刻刻蚀出要求的图形，再化学气相沉积绝缘层117，采用CMP磨平，然后再化学气相沉积绝缘层118，离子刻蚀出孔洞，化学气相沉积金属层作为金属栓112。这里的金属层111可采用氮化钛，金属层112可以是钨、铜。
(5)制备平行位线113：如图7所示，在步骤(4)的基础上，化学气相沉积绝缘层119，刻蚀出沟槽，沉积金属层(如铝、铜)，采用CMP磨平，制备出位线113。
本发明中涉及的其他工艺条件为常规工艺条件，属于本领域技术人员熟悉的范畴，在此不再赘述。
上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (18)
1.一种相变存储器单元，具有相互平行的字线和相互平行的位线，该单元包括：含有相变材料的存储单元和选通管，其特征在于：所述选通管为复合结构二极管，其具有P+/N+/N-/N+的复合结构；该复合结构二极管的一端与字线相连，另一端与存储单元的下电极相连，存储单元的上电极与位线相连。
2.根据权利要求1所述的相变存储器单元，其特征在于：所述复合结构二极管的阳极与存储单元的下电极相连，阴极作为导电字线的一部分与字线相连。
3.根据权利要求1所述的相变存储器单元，其特征在于：所述复合结构二极管，由四层半导体材料构成，所述半导体材料包括硅、锗、砷化镓之一。
4.一种用于相变存储器单元中作为选通管的复合结构二极管，其特征在于，包括：四层依次叠加的半导体材料，顶层半导体是高掺杂浓度的P型半导体；第二层半导体是高掺杂浓度的N型半导体；第三层半导体是低掺杂浓度的N型半导体；底层半导体是高掺杂浓度的N型半导体，同时此层的半导体也作为相变存储器单元的字线的一部分。
5.根据权利要求4所述的用于相变存储器单元中作为选通管的复合结构二极管，其特征在于：所述半导体材料包括硅、锗、砷化镓之一。
6.根据权利要求4所述的用于相变存储器单元中作为选通管的复合结构二极管，其特征在于：顶层半导体中掺杂的离子为硼离子，浓度范围在1019原子/cm3至1021原子/cm3。
7.根据权利要求4所述的用于相变存储器单元中作为选通管的复合结构二极管，其特征在于：第二层半导体中掺杂的离子为砷或者磷离子，浓度范围在1019原子/cm3至1021原子/cm3。
8.根据权利要求4所述的用于相变存储器单元中作为选通管的复合结构二极管，其特征在于：第三层半导体中掺杂的离子为砷或者磷离子，浓度范围在1015原子/cm3至1017原子/cm3。
9.根据权利要求4所述的用于相变存储器单元中作为选通管的复合结构二极管，其特征在于：底层半导体中掺杂的离子为砷或者磷离子，浓度范围在1019原子/cm3至1021原子/cm3。
10.一种用于相变存储器单元中作为选通管的复合结构二极管的制备方法，包括以下步骤：
(a)在P型衬底中制备重掺杂的N型半导体，作为复合结构二极管中N+型底层半导体；(b)在衬底上外延生长出一定厚度的本征半导体，然后刻蚀出沟槽，沉积绝缘层用以隔离每个二极管；(c)再向本征半导体中注入低浓度的施主离子，形成复合结构二极管的N-型第三层半导体；(d)再向本征半导体中注入高浓度的施主离子形成复合结构二极管的N+型第二层半导体；(e)最后向本征半导体中注入高浓度的受主离子形成复合结构二极管的P+型顶层半导体。
11.根据权利要求10所述的制备方法，其特征在于：制备本征半导体采用的是固相外延技术。
12.根据权利要求10所述的制备方法，其特征在于：制备复合结构二极管顶层半导体、第二层半导体和第三层半导体采用的是离子注入的方法。
13.一种用于相变存储器单元中作为选通管的复合结构二极管的制备方法，包括以下步骤：
(a)在P型衬底中形成重掺杂的N型半导体，作为复合结构二极管中N+型底层半导体；(b)在衬底上生长一定厚度的低掺杂浓度的N型半导体作为复合结构二极管的N-型第三层半导体；(c)再生长一定厚度的高掺杂浓度的N型半导体作为复合结构二极管的N+型第二层半导体；(d)再生长一定厚度的高掺杂浓度的P型半导体作为复合结构二极管的P+型顶层半导体，刻蚀出沟槽，沉积绝缘层用以隔离每个二极管。
14.根据权利要求13所述的制备方法，其特征在于：制备复合结构二极管顶层半导体、第二层半导体和第三层半导体采用的是固相外延技术或者化学气相沉积技术。
15.根据权利要求10或13所述的制备方法，其特征在于：制备复合结构二极管N+型底层半导体采用的是离子注入法。
16.一种相变存储器单元的制备方法，其特征在于，该方法包括如下步骤：
步骤一，形成多条平行的字线，离子注入施主离子到P型衬底(11)中，形成重掺杂的N型半导体，作为字线的同时，也作为P+/N+/N-/N+复合结构二极管的最底层的N+层，再刻蚀出隔离沟槽，沉积第一绝缘介质(114)，再使用CMP技术磨平；
步骤二，制备P+/N+/N-/N+复合结构二极管的P+/N+/N-三层半导体，在字线(12)上生长出本征半导体(13)，然后刻蚀出隔离沟槽并沉积第二绝缘介质(115)，再离子注入施主离子到本征半导体中，形成轻掺杂的N型半导体(14)，再离子注入施主离子，形成重掺杂的N型半导体(15)，再离子注入受主离子形成重掺杂的P型半导体(16)，由字线(12)、轻掺杂的N型半导体(14)、重掺杂的N型半导体(15)、重掺杂的P型半导体(16)四层材料构成P+/N+/N-/N+复合结构二极管；
步骤三，制备相变单元的下电极(17)，包括沉积金属层，磨平第二绝缘介质(115)与金属层：下电极(17)与二极管的重掺杂P型半导体层(16)相连；制备第一金属栓(18)，包括沉积第一绝缘层(116)，刻蚀沟槽，沉积金属层；第一金属栓(18)的下端与相变存储器单元的下电极(17)相连，上端与相变材料(19)相连；
步骤四，制备相变材料(19)与上电极(111)以及第二金属栓(112)，包括沉积第二绝缘层(117)，刻蚀沟槽，沉积相变材料(19)和金属层，磨平形成上电极(111)；再沉积第三绝缘层(118)，刻蚀沟槽，沉积金属层，磨平形成第二金属栓(112)；
步骤五，制备平行位线(113)，包括沉积第四绝缘层(119)，刻蚀出沟槽，沉积金属层，磨平形成相互平行的位线(113)，位线(113)与第二金属栓(112)的上端相连。
17.一种相变存储器单元的制备方法，该方法的步骤一、三、四、五与权利要求16所述的制备方法的步骤一、三、四、五相同，其特征在于：步骤二，制备P+/N+/N-/N+复合结构二极管的P+/N+/N-三层半导体，采用的方法为：在字线(12)上制备轻掺杂的N型半导体(14)，重掺杂的N型半导体(15)以及重掺杂的P型半导体(16)，然后刻蚀出隔离沟槽并沉积第二绝缘介质(115)。
18.根据权利要求17所述的制备方法，其特征在于：制备轻掺杂的N型半导体(14)，重掺杂的N型半导体(15)以及重掺杂的P型半导体(16)采用的是化学气相沉积技术或固相外延技术。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101962370A CN101673755B (zh) | 2009-09-23 | 2009-09-23 | 使用复合结构二极管的相变存储器单元及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101962370A CN101673755B (zh) | 2009-09-23 | 2009-09-23 | 使用复合结构二极管的相变存储器单元及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101673755A CN101673755A (zh) | 2010-03-17 |
| CN101673755B true CN101673755B (zh) | 2011-11-16 |
Family
ID=42020866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101962370A Expired - Fee Related CN101673755B (zh) | 2009-09-23 | 2009-09-23 | 使用复合结构二极管的相变存储器单元及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101673755B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630810A (zh) * | 2018-05-14 | 2018-10-09 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807545B (zh) * | 2010-03-22 | 2013-04-24 | 中国科学院上海微系统与信息技术研究所 | 二极管及电阻转换存储器的制造方法 |
| WO2019218106A1 (zh) | 2018-05-14 | 2019-11-21 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
| CN109728024A (zh) * | 2018-12-29 | 2019-05-07 | 上海新储集成电路有限公司 | 一种基于绝缘体上硅工艺的相变存储器结构 |
| WO2022109973A1 (zh) * | 2020-11-27 | 2022-06-02 | 江苏时代全芯存储科技股份有限公司 | 相变存储器的制备方法和相变存储器 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811873A (en) * | 1995-05-18 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Diode having soft recovery characteristics over a wide range of operating conditions |
| CN1533606A (zh) * | 2002-02-22 | 2004-09-29 | ض� | 相变存储器单元的双沟槽隔离结构及其制造方法 |
| CN1790726A (zh) * | 2004-11-10 | 2006-06-21 | 三星电子株式会社 | 包括一个电阻器和一个二极管的非挥发性存储器 |
| CN1832190A (zh) * | 2005-02-24 | 2006-09-13 | 三星电子株式会社 | 使用单元二极管的相变存储器件及其制造方法 |
| CN1885542A (zh) * | 2005-06-20 | 2006-12-27 | 三星电子株式会社 | 具有单元二极管和互相自对准的底电极的相变存储单元及其制造方法 |
| KR20090014011A (ko) * | 2007-08-03 | 2009-02-06 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
-
2009
- 2009-09-23 CN CN2009101962370A patent/CN101673755B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811873A (en) * | 1995-05-18 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Diode having soft recovery characteristics over a wide range of operating conditions |
| CN1533606A (zh) * | 2002-02-22 | 2004-09-29 | ض� | 相变存储器单元的双沟槽隔离结构及其制造方法 |
| CN1790726A (zh) * | 2004-11-10 | 2006-06-21 | 三星电子株式会社 | 包括一个电阻器和一个二极管的非挥发性存储器 |
| CN1832190A (zh) * | 2005-02-24 | 2006-09-13 | 三星电子株式会社 | 使用单元二极管的相变存储器件及其制造方法 |
| CN1885542A (zh) * | 2005-06-20 | 2006-12-27 | 三星电子株式会社 | 具有单元二极管和互相自对准的底电极的相变存储单元及其制造方法 |
| KR20090014011A (ko) * | 2007-08-03 | 2009-02-06 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108630810A (zh) * | 2018-05-14 | 2018-10-09 | 中国科学院微电子研究所 | 1s1r存储器集成结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101673755A (zh) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412179B (zh) | 双浅沟道隔离的外延二极管阵列的制备方法 | |
| CN102339856B (zh) | 基于隐藏式沟道负微分电阻的存储器单元 | |
| US8486752B2 (en) | Phase change memory device having dielectric layer for isolating contact structure formed by growth, semiconductor device having the same, and methods for manufacturing the devices | |
| US8476686B2 (en) | Memory device and method for making same | |
| CN100550409C (zh) | 基于二极管单元选通的相变存储器及其制造方法 | |
| CN101673755B (zh) | 使用复合结构二极管的相变存储器单元及制备方法 | |
| CN102306655B (zh) | 一种三维存储器阵列结构及其制造方法 | |
| TW201241928A (en) | Thyristors, methods of programming thyristors, and methods of forming thyristors | |
| CN102893382A (zh) | 包括无结的薄膜晶体管的存储器设备 | |
| CN101262005A (zh) | 使用肖特基二极管为选通管的相变存储单元及制备方法 | |
| CN101483185B (zh) | 存储器单元和存储器阵列 | |
| US7883931B2 (en) | Methods of forming memory cells, and methods of forming programmed memory cells | |
| CN102263041A (zh) | 多层堆叠电阻转换存储器的制造方法 | |
| CN101436607B (zh) | 电阻转换存储器及其制造方法 | |
| CN101958336A (zh) | 相变存储器及其制造方法 | |
| Kim et al. | Capacitor-Less 4F DRAM Using Vertical InGaAs Junction for Ultimate Cell Scalability | |
| CN102751436A (zh) | 垂直选择管、存储单元、三维存储器阵列及其操作方法 | |
| CN102024839A (zh) | 相变存储器、存储器单元的隔离结构以及制造方法 | |
| CN102487121B (zh) | 相变存储器阵列、相变存储器单元及其形成方法 | |
| US10062702B2 (en) | Mask read-only memory device | |
| CN102361034B (zh) | 一种垂直选择管以及由其形成的存储单元 | |
| CN106030712A (zh) | 闸流晶体管随机存取存储器中的功率减小 | |
| CN102479921B (zh) | 相变存储器制造方法 | |
| CN109728024A (zh) | 一种基于绝缘体上硅工艺的相变存储器结构 | |
| CN101866882A (zh) | 可抑制选通二极管之间串扰电流的相变存储器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111116 |