CN101807545B - 二极管及电阻转换存储器的制造方法 - Google Patents
二极管及电阻转换存储器的制造方法 Download PDFInfo
- Publication number
- CN101807545B CN101807545B CN 201010130588 CN201010130588A CN101807545B CN 101807545 B CN101807545 B CN 101807545B CN 201010130588 CN201010130588 CN 201010130588 CN 201010130588 A CN201010130588 A CN 201010130588A CN 101807545 B CN101807545 B CN 101807545B
- Authority
- CN
- China
- Prior art keywords
- metal
- diode
- substrate
- deposition
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种二极管及电阻转换存储器的制造方法,其中的单晶硅的制备是通过在特定金属上沉积多晶硅薄膜,采用退火工艺,利用特定金属对多晶硅结晶的诱导作用,在较低温度下使多晶硅薄膜结晶形成单晶硅,随后采用半导体工艺制造二极管阵列及基于该种二极管的电阻转换存储器。本发明的特点在于可在较低的温度下制造二极管,且能在多层堆叠的集成电路中获得应用。
Description
技术领域
本发明涉及一种二极管以及电阻转换存储器的制造方法,属于半导体存储器领域。
背景技术
当代数据量随着信息化的进一步深入经历了爆发式的增长,而且还在不断地发展中,由此,存储器的容量越来越大,即便如此,还很难满足实际应用的需求。在半导体存储器的应用中,随着摩尔定律的发展,半导体存储器的容量不断地提升,并且新型的存储器也是层出不穷,与此同时三维立体堆叠因为其在高密度上的巨大优势成为了下一代存储器发展的重要方向。目前来说,三维立体堆叠的存储器的成本有待降低,当前的工艺与某些特定的半导体工艺并不兼容,都是需要进一步提升之处。
二极管是半导体器件中常见的器件,它的制造对于单晶硅的质量要求较高,因此都需要采用硅基底或者外延法及键合法制造得到的单晶来实现。目前商用的外延法工艺需要较高的温度,常见的外延温度约为900度,且对设备要求很高(例如真空度),制备得到的单晶硅成本很高,此外,工艺所需的高温会对基底上原有的CMOS电路造成很大的伤害,因此,外延工艺大大限制了半导体制造工艺。而键合法虽然在三维电路中得到广泛的应用,然而,键合对工艺要求较高,在成本上不具备强大竞争力,且通常也需要高温的smart-cut等工艺,因此也就带来上述同样的问题。
近年来,研究人员开始开发一些较低温度的单晶硅外延工艺,有效降低了单晶硅的制备温度,例如通过实验室的分子束外延和超高真空的气相沉积等,将外延温度降到了600度以下,然而,一方面这些外延方法离大规模的商业应用还有距离,另一方面,外延的温度还是相对较高。例如在相变存储器的应用中通常采用的GeSbTe存储材料的熔点是600度左右,当后续的工艺温度超过五六百度后,就给相关的器件带来破坏,致使器件失效。
因此,如何在制造二极管中实现低温制造单晶硅已成为本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种制造PN二极管或肖特基二极管的方法,实现低温制造单晶硅,并进而制造PN二极管或肖特基二极管。
本发明的另一目的在于提供一种制造二极管选通电阻转换存储器和三维立体堆叠二极管选通电阻转换存储器的方法。
为了达到上述目的及其他目的,本发明提供的制造PN二极管的方法,包括方案一或方案二,其中,所述方案一包括如下的步骤:
A.在表面有导电字线或位线的基底上沉积绝缘材料;
B.采用光刻法对所述绝缘材料开孔,以使所述字线或位线上方具有多个通孔;
C.如果所述字线或位线的顶部已具有能够诱导多晶硅结晶的第一含金属材料,则进行后续步骤,否则:在具有多个通孔的基底上沉积所述第一含金属材料,并通过半导体回刻工艺或者化学机械抛光法去除各通孔外的第一含金属材料;
D.在具有所述第一含金属材料的基底上沉积多晶硅,并通过退火,使得处于各通孔内的多晶硅在所述第一含金属材料的诱导下,结晶形成单晶硅;
E.各PN结形成步骤,其包括两个子步骤:a)对通孔内具有单晶硅的基底进行离子注入以形成各PN结;b)对基底进行化学机械抛光,以去除各通孔之外绝缘层上方的单晶硅和多晶硅,所述两个子步骤的先后顺序不限;
F.在具有PN结的基底上制造导电通孔,制造金属上电极(其可含硅化层),以形成多个二极管;
方案二包括如下的步骤:
A.在沉积有第一含金属材料的基底上沉积多晶硅,并通过退火,使得多晶硅在第一含金属材料的诱导下,转变为单晶硅;
B.在已沉积有多晶硅的基底上制造字线或位线,其包括两个子步骤:a)在已沉积有多晶硅的基底上进行离子注入以形成PN结;和b)采用半导体工艺,在所述基底上制造出字线或位线,并在同一根字线或位线上方形成多个单晶硅二极管单元,所述两个子步骤的先后顺序不限;
C.在形成了字线或位线的基底上沉积绝缘材料,以便电学隔离各字线和各二极管单元或各位线和各二极管单元;
D.对已沉积绝缘材料的基底进行化学机械抛光,以去除多余的绝缘材料;
E.在抛光后的基底上制造导电通孔,制造金属上电极(其可含硅化层),以形成二极管。
其中,所述制造PN二极管的方法还可包括一使各二极管的表面得到硅化处理的步骤,所述硅化处理的步骤在方案一的步骤E和方案二的步骤D之后进行。
其中,所述第一含金属材料是包含一种或者多种金属元素的材料,金属元素的范围优选为:镍、铝、金、银、钴、铬、铜、铁、铂、钛、锌、钯。
其中,在所述方案一中,在“如果所述字线或位线的顶部具有能够诱导多晶硅结晶的第一含金属材料”中,所述第一含金属材料是在金属字线或位线一体制造中得到,或是通过在字线或位线上的薄膜沉积得到。
其中,所述绝缘材料可为氧化物、氮化物、多晶硅中的一种或者多种的混合物。
其中,在退火时,退火温度范围在150度到600度之间;退火时间在10分钟到48小时之间;退火的气氛为真空、惰性气体、和氮气中的一种或多种。
其中,多晶硅的沉积可采用化学气相沉积或采用物理沉积法。
本发明提供的制造肖特基二极管的方法包括方案三或方案四,其中,所述方案三包括如下的步骤:
A.在表面为导电字线或位线的基底上沉积绝缘材料;
B.采用光刻法对所述绝缘材料开孔,以使所述字线或位线上方具有多个通孔;
C.如果所述字线或位线的顶部已具有能够诱导多晶硅结晶的第一含金属材料,则进行后续步骤,否则:在具有多个通孔的基底结构上沉积第一含金属材料,并通过半导体回刻工艺或者化学机械抛光法去除各通孔外的第一含金属材料;
D.在具有所述第一含金属材料的基底上沉积多晶硅,并通过退火,使得处于各通孔内的多晶硅在所述第一含金属材料的诱导下,结晶形成单晶硅;
E.作为可选择的一步,在已沉积有多晶硅的基底上进行离子注入以实现所述单晶硅的掺杂;
F.在已掺杂(或未掺杂)的基底上沉积所述第二金属材料;
G.通过半导体工艺形成肖特基二极管,并制造出字线或位线上的导电通孔。
方案四包括如下的步骤:
A.在沉积有第一含金属材料的基底上沉积多晶硅,并通过退火,使得多晶硅在第一含金属材料的诱导下,转变为单晶硅;
B.作为可选择的一步,在已沉积有多晶硅的基底上进行离子注入以实现所述单晶硅的掺杂;
C.在已掺杂(或未掺杂)的基底上沉积所述第二金属材料;
D.采用半导体工艺,在在具有第二金属材料的基底上形成分立的线条,刻蚀深度直到将基底上导电材料完全分隔开,形成字线或位线,并使字线或位线上方形成多个肖特基二极管单元;
E.在已具有多个肖特基二极管单元的基底上沉积绝缘材料;
F.对已沉积绝缘材料的基底进行化学机械抛光,以去除多余的绝缘材料;
G.在抛光后的基底上制造导电通孔,制造金属上电极,以形成肖特基二极管。
其中,所述第一含金属材料是包含一种或者多种金属元素的材料,所述金属元素的范围为:镍、铝、金、银、钴、铬、铜、铁、铂、钛、锌、钯。
其中,所述第二金属材料为单质金属或为合金。
其中,所述绝缘材料为氧化物、氮化物、和多晶硅中的一种或者多种混合物。
其中,在退火时,退火温度范围在150度到600度之间;退火时间在10分钟到48小时间;退火的气氛为真空、惰性气体和氮气中的一种或多种。
本发明提供的制造二极管选通电阻转换存储器的方法是在前述形成PN二极管阵列或肖特基二极管阵列的基底上继续沉积电极材料和电阻转换材料,制造电阻转换存储器单元,此过程还包括绝缘材料填充、电极的制造和硅化工艺。
本发明提供的制造三维立体堆叠二极管选通电阻转换存储器的方法是在前述二极管选通电阻转换存储单元形成后,在具有二极管选通电阻转换存储单元的基底上继续重复进行形成二极管选通电阻转换存储单元的过程,以形成三维立体堆叠二极管选通电阻转换存储器。
其中,所形成的三维立体堆叠二极管选通电阻转换存储器中可具有不同类型的电阻转换存储单元,例如既包含相变存储单元,又包含电阻随机存储单元。
综上所述,本发明的二极管及电阻转换存储器的制造方法通过采用退火工艺,利用特定金属对多晶硅结晶的诱导作用,在较低温度下使多晶硅薄膜结晶形成单晶硅,由此实现低温制造单晶硅。
附图说明
图1A-1K为本发明的制造二极管的工艺流程示意图。
图2为基于本发明的制造二极管的工艺流程所制造出的二极管的电阻转换存储器结构思意图。
图3A-3G为本发明的制造肖特基二极管的工艺流程示意图。
图4A-4E为本发明的制造多层堆叠电阻转换存储器的工艺流程示意图。
图5A-5J为本发明的制造二极管选通电阻转换存储器的工艺。
具体实施方式
实施例1
本发明的制造二极管的方法包括方案一或方案二,在此先结合附图对方案一进行详细说明。本实施例以硅基底进行说明,显然要理解为基底并不局限于硅,可以是任何一种基底。
请参见图1A-1K,本发明的制造PN二极管的方法包括以下步骤:
第一步,在硅基底11上制造导电字线13,字线之间填充有绝缘材料12,其俯视图如图1A所示,在图1A中,沿A-A方向的投影如图1B所示,而沿B-B方向的投影如图1C所示。在此选用的金属导电字线材料为镍(Ni)材料,它有两个功能,一是作为导电字线使用,二是在下一步中作为诱导非晶硅材料结晶的诱导源;绝缘材料12为氧化硅,显然可以是其它类型的绝缘材料,例如氮化硅、氮氧化硅等。在此显然可以用其他具有类似特性的含金属材料取代Ni,在此不再赘述。
第二步,在硅基底11上沉积绝缘材料14,在此选用氮化硅材料,材料类型可以与绝缘材料12相同或者不同,也并不局限于氮化硅。
第三步,通过半导体光刻法在字线13的上方开窗口,得到的截面图如图1D所示,而俯视图如图1E所示,图1E中可见窗口的深度直到字线13的上方,图中显示的窗口为矩形,自然也可以是其它的形状,例如圆形或者菱形。
第四步,由于字线13的顶部具有能够诱导多晶硅结晶的第一含金属材料--镍,因此可在硅基底11上沉积非晶硅(多晶硅),在上述的窗口中需要沉积有非晶硅材料15,如图1F所示,沉积材料采用的方法优选为化学气相沉积法,也可以采用物理沉积法,在沉积硅薄膜之后,得到的膜为非晶硅材料。
第五步,在真空中将沉积有多晶硅的硅基底进行退火处理,得到如图1G所示的结构,由于镍的诱导作用,经过450度24小时的退火后,在于镍接触的窗口内形成了单晶硅(或者是结晶程度较好的多晶硅)16,其余部分的硅可以是多晶硅也可以是非晶硅。这里需要说明的是,退火过程中的气氛可以是真空,也可以选用惰性气氛保护,还可以是氮气氛,甚至是上述气氛的混合气氛。
第六步,在得到单晶硅后,采用化学机械抛光去除通孔外多余的材料,得到如图1H所示的结构,显然在窗口内为单晶硅16,此时的俯视图如图1I所示,单晶硅的柱子被氮化硅14分隔开。
第七步,采用离子注入法,在单晶硅柱子16的内部调节和形成掺杂,通过多次的离子注入掺杂形成PN结17,注入完成后,PN单元17即为具备选通功能的二极管。在此需要说明的是,第六步的抛光处理也可在离子注入完成后进行。
第八步,在字线上得到二极管后,还需要制造导电通路实现字线的引出,形成的导电通路为18,材料为重掺杂的硅,当然也可以是金属柱子。图1J所显示的是一个不完整的导电通路(仅包括一根字线的一部分)。
制造位线19后就形成了二极管阵列,可以作为选通器件,如上所示的制造工艺的特点在于采用较低的温度(本案中为450度)实现二极管制造,采用常规的薄膜沉积技术便可实现单晶硅。
在得到如图1J和1K所示的二极管阵列后,随后通过存储单元的制造,将存储单元与选通二极管相对应,形成存储阵列,如图2所示,图中的存储单元20为相变存储器,它不仅拥有中间层相变材料层,还具有上下两层电极,相变存储单元20采用的存储材料为SiSbTe材料,显而易见的,存储材料可以是其它任何一种相变材料,例如GeSbTe。而本实施例所呈现的相变存储单元也可以是电阻转换存储单元,电阻随机存储单元也需要有上下两层电极,一较大的不同之处在于中间层为任何一种电阻随机转换材料,例如强相关材料(Strongly Correlated,CER),如NiO、PrCaMnO。在如图2所示的存储器结构中,逻辑数据的存储建立在存储单元20的基础上,而存储单元的选通则依靠二极管17实现。本实施例所揭示的工艺中采用的硅基底上还可以包括外围电路。
若对本实施例做少许的修改,还可以制造肖特基二极管,在得到如图1H所示的结构后,随后进行离子注入,然而其目的并不是为了形成PN二极管,而是肖特基二极管所需要的轻掺杂半导体,因此,在注入适量种类和计量的掺杂原子后,在得到的轻掺杂单晶硅层上上沉积金属,并且要求该金属与单晶硅之间具有较合适的肖特基势垒,在制造出电极后就形成了肖特基二极管阵列。在此就不再赘述。
实施例2
以下将以制造肖特基二极管为例(同样也适用于PN二极管)进行详细说明。
首先在表面不导电的基底31上先后沉积导电材料33和金属层34,导电材料为Cu,金属层为Al(此金属可以为含镍、铝、金、银、钴、铬、铜、铁、铂、钛、锌、钯中的一种或者多种),采用半导体工艺在基底上制造出多条线条,刻蚀的深度直到完全切断Cu导电材料到达基底31的上方,随后沉积绝缘材料32,并进行化学机械抛光平坦化,获得结构的俯视图如图3A所示,图中沿C-C方向的投影如图3B所示,而如图D-D方向的投影如图3C所示。
继续沉积非晶硅35,采用化学气相沉积法或物理沉积法,随后在高纯氮气的保护中进行退火处理,退火温度为550度,退火时间为6小时,经过退火后,因为Al材料对非晶硅结晶的帮助作用,在靠近Al金属层的一侧形成了单晶硅层35,而在远离Al材料的一侧因为结晶并未完全完成,可能还有非晶硅存在,采用反应离子刻蚀或者是化学机械抛光去除表面的非晶硅,随后通过离子注入形成掺杂,如果得到的单晶硅具备肖特基二极管的应用条件,那么离子注入的掺杂步骤可以省略。
选择一种金属材料,选择材料的标准是该金属材料与上述形成的掺杂后的单晶硅之间具有较为合适的肖特基势垒,两者之间能够形成肖特基二极管结构。沉积薄膜36,如图3E所示。采用半导体工艺,在导电线的上方制造出多个单元,单元间被隔离槽37分隔开,显然得到的单元38即为肖特基二极管单元。
通过随后的工艺,可以进一步制造出肖特基二极管选通的电阻随机存储器阵列,如图3G所示,图中电阻随机存储单元41采用的存储材料为CuO,上下电极为铂电极,电阻随机存储单元41可以在电信号的作用下实现单元电阻在高、低电阻之间的可逆转换。此电阻随机存储单元自然可以选用其他的电阻转换材料和电极,存储材料甚至可以选用相变存储材料,从而通过上述的工艺制造出相变存储单元,两者的不同之处仅在于离子注入部分和肖特基二极管金属电极的制造部分,在此也不赘述,只是要理解为此实施例同样适合相变存储器的制造。
实施例3
本实施例说明制造三维立体堆叠二极管选通电阻转换存储器的方法。
在制造得到如图2所示的单层的电阻转换存储结构后,如需要制造多层的存储器结构,则可继续地制造位线57,如图4A所示,图中,51为基底,52为钯金属字线,54为PN二极管或者是肖特基二极管(在此以PN二极管为例说明),53和56为绝缘材料,两者材料组份可以相同,也可以不同。图中,沿E-E方向的投影如图4B所示,位线57为钯金属位线。电阻转换存储单元中选用的存储介质为SixSb2Te3相变材料。SixSb2Te3是一种纳米复合相变材料,相变材料纳米晶由非晶的硅均匀分隔开,因此,材料不仅具有较低的功耗、较快的速度,还具有优越的热稳定性,尤其是此材料在高温下的稳定性很适合三维立体的堆叠。
沉积绝缘材料层60,通过半导体工艺在钯金属位线57上方开窗口,并沉积非晶硅,通过退火的处理获得了单晶硅,并采用化学机械抛光平坦化,获得PN二极管59,随后制造与PN二极管对应的电阻转换存储单元61,如图4C所示。具体的制造工艺可以参考前两者类似的实施例。
继续制造第三层字/位线63,如图4D所示,图中沿F-F所示的结构如图4E所示。如此,就制造出了两层堆叠的基于SixSb2Te3纳米复合相变材料的相变存储器。显然通过随后类似的工艺可以继续实行更多层的堆叠,直到获得所需要的层数为止。
虽然在本实施例中采用SixSb2Te3纳米复合相变材料作为存储介质,显然也可以替换为其他类型的相变材料,并且也可以由不同电阻转变机理的电阻随机存储材料替换,各层工艺中采用的各根金属字/位线可以相同,也可以不同,根据实际的需要灵活掌握。在这里需要特别指出,各层之间的存储材料可以相同,也可以不同,例如在底层采用SixSb2Te3纳米复合相变材料,而顶层采用GeSbTe材料;还比如在底下基层采用强关联的金属氧化物存储材料,而上面几层采用相变材料,总而言之,各层的存储介质甚至是机理都可以不同。并且,单层字/位线也可以如实施例2描述的那样由两种材料组成。此外,工艺中使用到了多次的绝缘材料,这些材料可以相同,也可以不同。
实施例4
通过与实施例1类似的工艺流程,获得如图5A所示的结构,71、72和73分别为基底、导电字/位线和绝缘层,对应的俯视图如图5B所示。
沉积具有诱导硅结晶作用的材料74,通过回刻工艺或者化学机械抛光,保留通孔内的材料,去除孔外的材料,结构如图5C所示。材料的沉积采用物理沉积法或者是化学气相沉积法,如果采用后者,那么在图5C中的通孔侧壁可能还会有材料74,在此不再举例说明,但并不排除此种情形。
沉积多晶硅75,如图5D所示,材料的沉积采用物理沉积法或者是化学气相沉积法,优选方法为后者。
在氩气和氮气的混和气体的气氛中进行退火,退火温度为550度时间为12小时,在诱导材料74的帮助下,在通孔的内部形成单晶硅76,而在这里的单晶硅可以指的是结晶程度较好的多晶硅,结构如图5E所示。
化学机械抛光后如图5F所示,俯视图见图5G。
采用离子注入法在通孔内形成二极管结构71,并在特定区域形成选通字/位线的导电通孔78,见图5H,制造电极79后的二极管阵列如图5I所示。
采用随后的半导体工艺可以在上述二极管的上方制造电阻转换存储单元80,并形成存储器阵列,82为上电极。
同理,也可以采用实施例类同的步骤制造多层堆叠的存储器结构,在此就不再赘述。
综上所述,本发明的二极管及电阻转换存储器的制造方法在制造单晶硅时,是采用退火工艺,利用特定金属对多晶硅结晶的诱导作用,在较低温度下使多晶硅薄膜结晶形成单晶硅,由此实现低温制造单晶硅。
本发明的描述和应用是说明性的,并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的,对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是,在不脱离本发明的精神或本质特征的情况下,本发明可以以其他形式、结构、布置、比例,以及用其他基底、材料和部件来实现。在不脱离本发明范围和精神的情况下,可以对这里所披露的实施例进行其他变形和改变。
Claims (19)
1.一种制造PN二极管的方法,其特征在于包括方案一或方案二,其中,所述方案一包括如下的步骤:
A.在表面有导电字线或位线的基底上沉积绝缘材料;
B.采用光刻法对所述绝缘材料开孔,以使所述字线或位线上方具有多个通孔;
C.如果所述字线或位线的顶部已具有能够诱导多晶硅结晶的第一含金属材料,则进行后续步骤,否则:在具有多个通孔的基底上沉积所述第一含金属材料,并通过半导体回刻工艺或者化学机械抛光法去除各通孔外的第一含金属材料;
D.在具有所述第一含金属材料的基底上沉积多晶硅,并通过退火,使得处于各通孔内的多晶硅在所述第一含金属材料的诱导下,结晶形成单晶硅;
E.各PN结形成步骤,其包括两个子步骤:a)对通孔内具有单晶硅的基底进行离子注入以形成各PN结;b)对基底进行化学机械抛光,以去除各通孔之外绝缘层上方的单晶硅和多晶硅,所述两个子步骤的先后顺序不限;
F.在具有PN结的基底上制造导电通孔,制造金属上电极,以形成多个二极管;
方案二包括如下的步骤:
A.在沉积有第一含金属材料的基底上沉积多晶硅,并通过退火,使得多晶硅在第一含金属材料的诱导下,转变为单晶硅;
B.在已沉积有多晶硅的基底上制造字线或位线,其包括两个子步骤:a)在已沉积有多晶硅的基底上进行离子注入以形成PN结;和b)采用半导体工艺,在所述基底上制造出字线或位线,并在同一根字线或位线上方形成多个单晶硅二极管单元,所述两个子步骤的先后顺序不限;
C.在形成了字线或位线的基底上沉积绝缘材料,以便电学隔离各字线和各二极管单元或各位线和各二极管单元;
D.对已沉积绝缘材料的基底进行化学机械抛光,以去除多余的绝缘材料;
E.在抛光后的基底上制造导电通孔,制造金属上电极,以形成二极管;
上述方案一和二在退火时,退火温度范围在150度到600度之间;退火时间在10分钟到48小时之间;退火的气氛为真空、惰性气体、和氮气中的一种。
2.如权利要求1所述的制造PN二极管的方法,其特征在于还包括一使各二极管的表面得到硅化处理的步骤,所述硅化处理的步骤在方案一的步骤E和方案二的步骤D之后进行。
3.如权利要求1所述的制造PN二极管的方法,其特征在于:所述第一含金属材料是包含一种或者多种金属元素的材料。
4.如权利要求3所述的制造PN二极管的方法,其特征在于:所述金属元素的范围为:镍、铝、金、银、钴、铬、铜、铁、铂、钛、锌、钯。
5.如权利要求1所述的制造PN二极管的方法,其特征在于:在所述方案一中,“如果所述字线或位线的顶部具有能够诱导多晶硅结晶的第一含金属材料”是指所述字线或位线的材料成分中包含第一含金属材料。
6.如权利要求1所述的制造PN二极管的方法,其特征在于:在“如果所述字线或位线的顶部具有能够诱导多晶硅结晶的第一含金属材料”中,所述第一含金属材料是在金属字线或位线一体制造中得到,或是通过在字线或位线上的薄膜沉积得到。
7.如权利要求1所述的制造PN二极管的方法,其特征在于:所述绝缘材料为氧化物、氮化物、多晶硅中的一种或者多种的混合物。
8.如权利要求1所述的制造PN二极管的方法,其特征在于:多晶硅的沉积是采用化学气相沉积,或采用物理沉积法。
9.一种制造肖特基二极管的方法,其特征在于包括方案三或方案四,其中,所述方案三包括如下的步骤:
A.在表面有导电字线或位线的基底上沉积绝缘材料;
B.采用光刻法对所述绝缘材料开孔,以使所述字线或位线上方具有多个通孔;
C.如果所述字线或位线的顶部已具有能够诱导多晶硅结晶的第一含金属材料,则进行后续步骤,否则:在具有多个通孔的基底结构上沉积第一含金属材料,并通过半导体回刻工艺或者化学机械抛光法去除各通孔外的第一含金属材料;
D.在具有所述第一含金属材料的基底上沉积多晶硅,并通过退火,使得处于各通孔内的多晶硅在所述第一含金属材料的诱导下,结晶形成单晶硅;
E.沉积能与单晶硅形成肖特基势垒的第二金属材料;
F.通过半导体工艺形成肖特基二极管,并制造出字线或位线上的导电通孔;方案四包括如下的步骤:
A.在沉积有第一含金属材料的基底上沉积多晶硅,并通过退火,使得多晶硅在第一含金属材料的诱导下,转变为单晶硅;
B.在具有单晶硅的基底上沉积所述第二金属材料;
C.采用半导体工艺,在具有第二金属材料的基底上形成分立的线条,刻蚀深度直到将基底上导电材料完全分隔开,形成字线或位线,并使字线或位线上方形成多个肖特基二极管单元;
D.在已具有多个肖特基二极管单元的基底上沉积绝缘材料;
E.对已沉积绝缘材料的基底进行化学机械抛光,以去除多余的绝缘材料;
F.在抛光后的基底上制造导电通孔,制造金属上电极,以形成二极管;
上述方案三和四在退火时,退火温度范围在150度到600度之间;退火时间在10分钟到48小时之间;退火的气氛为真空、惰性气体、和氮气中的一种。
10.如权利要求9所述的制造肖特基二极管的方法,其特征在于:所述第一含金属材料是包含一种或者多种金属元素的材料。
11.如权利要求10所述的制造肖特基二极管的方法,其特征在于:所述金属元素的范围为:镍、铝、金、银、钴、铬、铜、铁、铂、钛、锌、钯。
12.如权利要求9所述的制造肖特基二极管的方法,其特征在于还包括在方案三的沉积第二金属材料前对所述单晶硅掺杂的步骤:其又包括两个子步骤:a)对具有单晶硅的基底进行离子注入以形成参杂区域;b)对基底进行化学机械抛光,以去除各通孔之外绝缘层上方的单晶硅和多晶硅,所述两个子步骤的先后顺序不限。
13.如权利要求9所述的制造肖特基二极管的方法,其特征在于还包括在方案四的的沉积第二金属材料前在已沉积有多晶硅的基底上进行离子注入以实现所述单晶硅的掺杂。
14.如权利要求9所述的制造肖特基二极管的方法,其特征在于:所述第二金属材料为单质金属或为合金。
15.如权利要求9所述的制造肖特基二极管的方法,其特征在于:所述绝缘材料为氧化物、氮化物、和多晶硅中的一种或者多种混合物。
16.如权利要求9所述的制造肖特基二极管的方法,其特征在于:在退火时,退火温度范围在150度到600度之间;退火时间在10分钟到48小时间;退火的气氛为真空、惰性气体和氮气中的一种或多种。
17.如权利要求9所述的制造肖特基二极管的方法,其特征在于:多晶硅的沉积采用化学气相沉积,或采用物理沉积法。
18.一种制造二极管选通电阻转换存储器的方法,其特征在于:在权利要求1至17任意一已形成PN二极管阵列或肖特基二极管阵列的基底上继续沉积电极材料和电阻转换材料,制造电阻转换存储器单元,此过程还包括绝缘材料填充、电极的制造和硅化工艺。
19.如权利要求18所述的制造二极管选通电阻转换存储器的方法,其特征在于:所述电阻转换存储单元为相变存储单元,或为电阻随机存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010130588 CN101807545B (zh) | 2010-03-22 | 2010-03-22 | 二极管及电阻转换存储器的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010130588 CN101807545B (zh) | 2010-03-22 | 2010-03-22 | 二极管及电阻转换存储器的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101807545A CN101807545A (zh) | 2010-08-18 |
CN101807545B true CN101807545B (zh) | 2013-04-24 |
Family
ID=42609271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010130588 Active CN101807545B (zh) | 2010-03-22 | 2010-03-22 | 二极管及电阻转换存储器的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101807545B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117823B (zh) * | 2010-11-04 | 2013-02-13 | 中国科学院上海微系统与信息技术研究所 | 电阻转换存储纳米结构及其自对准制造方法 |
CN102543757B (zh) * | 2012-02-16 | 2015-07-22 | 张家港意发功率半导体有限公司 | 提高沟渠型场效应管性能的低温工艺 |
KR20130101351A (ko) * | 2012-03-05 | 2013-09-13 | 에스케이하이닉스 주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
CN103777799A (zh) * | 2012-10-24 | 2014-05-07 | 远东新世纪股份有限公司 | 在衬底上形成透明导电层的方法 |
CN104465319B (zh) * | 2014-10-30 | 2017-07-28 | 深圳市华星光电技术有限公司 | 低温多晶硅的制作方法及tft基板的制作方法 |
CN105428526B (zh) * | 2015-11-20 | 2018-08-17 | 华中科技大学 | 一种三维存储器及其制备方法 |
CN105428528A (zh) * | 2015-12-15 | 2016-03-23 | 上海新储集成电路有限公司 | 三维相变存储器存储单元的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030073371A (ko) * | 2002-03-11 | 2003-09-19 | 주식회사 하이닉스반도체 | 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법 |
CN101330004A (zh) * | 2007-06-19 | 2008-12-24 | 三星Sdi株式会社 | 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置 |
CN101673755A (zh) * | 2009-09-23 | 2010-03-17 | 中国科学院上海微系统与信息技术研究所 | 使用复合结构二极管的相变存储器单元及制备方法 |
-
2010
- 2010-03-22 CN CN 201010130588 patent/CN101807545B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030073371A (ko) * | 2002-03-11 | 2003-09-19 | 주식회사 하이닉스반도체 | 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법 |
CN101330004A (zh) * | 2007-06-19 | 2008-12-24 | 三星Sdi株式会社 | 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置 |
CN101673755A (zh) * | 2009-09-23 | 2010-03-17 | 中国科学院上海微系统与信息技术研究所 | 使用复合结构二极管的相变存储器单元及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101807545A (zh) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101807545B (zh) | 二极管及电阻转换存储器的制造方法 | |
CN100573950C (zh) | 相变存储装置及其制造方法 | |
US7005666B2 (en) | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory cell and structures obtained thereby | |
US6649928B2 (en) | Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby | |
CN101924062B (zh) | 一种存储器装置及用于制造一集成电路装置的方法 | |
TWI521757B (zh) | 具有自對準垂直加熱器及低電阻率介面之相變化記憶體單元 | |
US7803654B2 (en) | Variable resistance non-volatile memory cells and methods of fabricating same | |
CN107195776A (zh) | 半导体器件 | |
US20020081807A1 (en) | Dual trench isolation for a phase-change memory cell and method of making same | |
CN101720506B (zh) | 存储器单元,存储器阵列以及形成它们的方法 | |
US20060125108A1 (en) | Method of producing a microelectronic electrode structure, and microelectronic electrode structure | |
CN1627546A (zh) | 场致发射的相变二极管存储器 | |
US20030211732A1 (en) | High-resistivity metal in a phase-change memory cell | |
CN101465383B (zh) | 电阻转换存储器的制造方法 | |
KR101781483B1 (ko) | 가변 저항 메모리 소자의 형성 방법 | |
US6890819B2 (en) | Methods for forming PN junction, one-time programmable read-only memory and fabricating processes thereof | |
CN101483185B (zh) | 存储器单元和存储器阵列 | |
KR20200087908A (ko) | 가변 저항 메모리 소자 | |
CN102569336A (zh) | 非易失性半导体存储器件及其制造方法 | |
TW200847335A (en) | Phase-change memory cell structures and methods for fabricating the same | |
US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
KR101802436B1 (ko) | 반도체 장치 및 그 제조 방법 | |
TW202133467A (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
TWI729571B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
CN101436614B (zh) | 一种自对准制造基于含锑的肖特基二极管阵列的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |