KR101781483B1 - 가변 저항 메모리 소자의 형성 방법 - Google Patents
가변 저항 메모리 소자의 형성 방법 Download PDFInfo
- Publication number
- KR101781483B1 KR101781483B1 KR1020100122824A KR20100122824A KR101781483B1 KR 101781483 B1 KR101781483 B1 KR 101781483B1 KR 1020100122824 A KR1020100122824 A KR 1020100122824A KR 20100122824 A KR20100122824 A KR 20100122824A KR 101781483 B1 KR101781483 B1 KR 101781483B1
- Authority
- KR
- South Korea
- Prior art keywords
- variable resistance
- layer
- insulating layer
- opening
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000000463 material Substances 0.000 claims description 59
- 238000000151 deposition Methods 0.000 claims description 43
- 230000008021 deposition Effects 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 33
- 230000008016 vaporization Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000009834 vaporization Methods 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000013078 crystal Substances 0.000 claims description 15
- 229910052787 antimony Inorganic materials 0.000 claims description 14
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052714 tellurium Inorganic materials 0.000 claims description 14
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 14
- 229910052798 chalcogen Inorganic materials 0.000 claims description 6
- 150000001787 chalcogens Chemical class 0.000 claims description 5
- 229910052752 metalloid Inorganic materials 0.000 claims description 4
- 229910052755 nonmetal Inorganic materials 0.000 claims 2
- 239000010410 layer Substances 0.000 description 203
- 238000005240 physical vapour deposition Methods 0.000 description 17
- 238000011049 filling Methods 0.000 description 16
- 239000011810 insulating material Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910000618 GeSbTe Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052797 bismuth Inorganic materials 0.000 description 4
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 239000011669 selenium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 chalcogenide compound Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007713 directional crystallization Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 238000007709 nanocrystallization Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052699 polonium Inorganic materials 0.000 description 2
- HZEBHPIOVYHPMT-UHFFFAOYSA-N polonium atom Chemical compound [Po] HZEBHPIOVYHPMT-UHFFFAOYSA-N 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 기판 상에 다이오드를 형성하고, 상기 다이오드 상에 하부 전극을 형성하고, 상기 하부 전극 상에 개구부를 갖는 절연층을 형성하고, 상기 개구부를 채우는 가변 저항층을 형성하되, 상기 가변 저항층은, 상기 하부 전극에 인접하는 결정 영역 및 상기 개구부의 측벽의 상부에 인접하는 비정질 영역을 포함하고, 및 상기 가변 저항층 상에 상부 전극을 형성하는 것을 포함하는 가변 저항 메모리 소자의 형성 방법이 제공된다.
Description
본 발명은 가변 저항 메모리 소자와 그 형성 방법 및 가변 저항 메모리 소자를 포함하는 메모리 카드, 모바일 장치, 컴퓨터 시스템 및 모바일 시스템에 관한 것이다.
일반적으로, 가변 저항 물질은 온도에 따라서 비정질 상태 및 결정 상태로 변환될 수 있다. 상기 가변 저항 물질은 결정 상태 대비 비정질 상태에서 큰 저항을 가질 수 있다. 상기 결정 상태의 저항 및 비정질 상태의 저항은 논리 회로에서 논리 판단의 기준을 제공할 수 있다. 따라서, 상기 가변 저항 물질은 가변 저항 메모리 소자에 이용되고 있고, 상기 가변 저항 메모리 소자는 다양한 전자 시스템에 이용되고 있다.
본 발명이 해결하려는 과제는, 가변 저항층을 포함하는 가변 저항 메모리 소자의 형성방법을 제공하는 것이다.
본 발명이 해결하려는 과제는, 가변 저항 메모리 소자를 포함하는 메모리 카드, 모바일 장치, 컴퓨터 시스템 및 모바일 시스템을 제공하는 것이다.
본 발명이 해결하려는 다른 과제들은 앞서 언급한 과제로 한정되지 않으며, 여기서 언급되지 않은 다른 과제들은 이하의 설명으로부터 당업자에게 충분히 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의한 가변 저항 메모리 소자의 형성 방법은, 반도체 기판 상에 다이오드를 형성하고, 상기 다이오드 상에 하부 전극을 형성하고, 상기 하부 전극 상에 개구부를 갖는 절연층을 형성하고, 상기 개구부를 채우는 가변 저항층을 형성하되, 상기 가변 저항층은, 상기 하부 전극에 인접하는 결정 영역 및 상기 개구부의 측벽의 상부에 인접하는 비정질 영역을 포함하고, 및 상기 가변 저항층 상에 상부 전극을 형성하는 것을 포함할 수 있다.
본 발명의 기술적 사상에 의한 가변 저항 메모리 소자의 형성 방법은, 공정 챔버 내에 히터를 포함하는 기판 척킹 부재 및 증착 소스 물질을 포함하는 타겟을 포함하는 증착 장비를 준비하고, 개구부(Opening)를 가지는 절연층을 포함하는 반도체 기판을 상기 공정 챔버 내에 투입하여 상기 기판 척킹 부재 상에 안착시키고, 상기 공정 챔버에 공정 가스를 투입하여 플라즈마 상태로 여기시키고, 상기 플라즈마 상태의 공정 가스를 상기 타겟(Target)에 충돌시켜 상기 타겟으로부터 증착 소오스 물질을 분리시키고, 상기 증착 소오스 물질을 상기 절연층의 상면에 형성하고, 및 상기 개구부를 부분적으로 채우는 제 1 증착층을 형성하고, 및 상기 제 1 증착층 상에 제 2 증착층을 형성하는 것을 포함할 수 있다. 상기 제 2 증착층은, 상기 제 1 증착층에 포함된 증착 소오스 물질의 일부가 부분적으로 기화되어, 상기 개구부를 더 채우는 것을 포함할 수 있다. 상기 증착 소오스 물질은, 200 kJ/mol 이상의 기화열을 갖는 제 1 원소, 칼코겐족의 제 2 원소, 및 200kJ/mol 이하의 기화열을 갖는 제 3 원소를 포함할 수 있다.
본 발명의 기술적 사상에 의한 가변 저항 메모리 소자의 형성 방법은, 반도체 기판 상에 워드 라인을 형성하고, 상기 워드 라인의 상면을 노출시키는 접속홀을 형성하고, 상기 접속홀 내부에 다이오드를 형성하고, 상기 다이오드 상에 하부 전극을 형성하고, 상기 하부 전극 상에 개구부을 갖는 절연층을 형성하고, 상기 개구부 내에 컨파인되고 적어도 하나의 칼코겐족 원소를 포함하는 가변 저항 패턴을 형성하되, 상기 가변 저항 패턴은 상기 하부 전극에 인접하는 제 1 영역 및 상기 개구부의 측벽의 상부와 인접하는 제 2 영역을 포함하고, 상기 칼코겐족 원소는 상기 제 1 영역에서 제 1 원소 농도를 갖고, 상기 제 2 영역에서 상기 제 1 원소 농도보다 낮은 제 2 원소 농도를 갖고, 및 상기 가변 저항 패턴 상에 상부 전극을 형성하는 것을 포함할 수 있다.
본 발명의 기술적 사상에 의한 메모리 카드, 모바일 시스템, 컴퓨터 시스템 및 모바일 시스템의 각각은 설명된 방법들에 의해 형성된 가변 저항 메모리 소자를 포함할 수 있다.
본 발명의 기술적 사상에 의해 제안된 가변 저항 메모리 소자의 형성 방법은 물리 기상 증착 장비를 사용해서 반도체 기판 상에 위치하는 절연막의 개구부를 가변 저항 층으로 채울 수 있다. 이 경우에, 상기 물리 기상 증착 장비는 가변 저항층 및 상기 가변 저항층으로부터 기화된 원소들을 이용해서 절연막의 개구부를 보이드 또는 심(seam) 없이 채울 수 있다.
본 발명의 기술적 사상에 의해 제안된 형성 방법들에 의해 형성된 가변 저항 메모리 소자를 포함하는 메모리 카드, 모바일 장치, 컴퓨터 시스템 및 모바일 시스템의 각각은 목적하는 회로적인 퍼포먼스가 우수해질 수 있다.
도 1 은 본 발명의 기술적 사상의 실시 예들을 구현시키는 물리 기상 증착 장비를 보여주는 개략도(Schematic View)이다.
도 2 는 본 발명의 기술적 사상의 제 1 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 레이 아웃(Layout)이다.
도 3 내지 22 는 도 2 의 절단선들 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 를 따라 취해서 제 1 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도(Cross-sectional View)들이다.
도 23 은 본 발명의 기술적 사상의 제 2 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 레이 아웃이다.
도 24 내지 29 는 도 23 의 절단선들 Ⅳ-Ⅳ' 및 Ⅴ-Ⅴ' 를 따라 취해서 제 2 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도들이다.
도 30a 내지 30d 는 본 발명의 기술적 사상을 설명하기 위한 도면들이다.
도 31a 및 31b 는 도 15 의 절단선 Ⅲ-Ⅲ' 를 따라 취해서 가변 저항 패턴의 원소들을 보여주는 농도 그래프(Concentration Graph)이다.
도 32 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 메모리 카드(Memory Card)이다.
도 33 은 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 장치(Mobile Device)이다.
도 34 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 컴퓨터 시스템(Computer System)이다.
도 35 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 시스템(Mobile System)이다.
도 2 는 본 발명의 기술적 사상의 제 1 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 레이 아웃(Layout)이다.
도 3 내지 22 는 도 2 의 절단선들 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 를 따라 취해서 제 1 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도(Cross-sectional View)들이다.
도 23 은 본 발명의 기술적 사상의 제 2 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 레이 아웃이다.
도 24 내지 29 는 도 23 의 절단선들 Ⅳ-Ⅳ' 및 Ⅴ-Ⅴ' 를 따라 취해서 제 2 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도들이다.
도 30a 내지 30d 는 본 발명의 기술적 사상을 설명하기 위한 도면들이다.
도 31a 및 31b 는 도 15 의 절단선 Ⅲ-Ⅲ' 를 따라 취해서 가변 저항 패턴의 원소들을 보여주는 농도 그래프(Concentration Graph)이다.
도 32 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 메모리 카드(Memory Card)이다.
도 33 은 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 장치(Mobile Device)이다.
도 34 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 컴퓨터 시스템(Computer System)이다.
도 35 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 시스템(Mobile System)이다.
상기 실시예들의 양태들은 이후로 첨부 도면들을 참조해서 설명하기로 한다. 그러나, 상기 실시예들은 여러 가지 다른 형태들로 구체화되어질 수 있고, 그리고 여기에서 설명되는 양태들로 한정되는 것으로 해석되지 않는다. 오히려, 상기 양태들은 실시예들을 더욱 철저하고 그리고 완전하게 되도록 해주며, 당업자에게 실시예들의 영역을 충분히 전달할 수 있도록 해준다.
비록 제 1, 제 2 .. 등을 지칭하는 용어들이 여러 형성 요소들을 기술하기 위하여 여기에서 사용될 수 있다면, 상기 형성 요소들은 이러한 용어들로 한정되지 않는 것으로 이해될 것이다. 단지, 이러한 용어들은 어떤 형성 요소로부터 다른 형성 요소를 구별하기 위해서 사용될 뿐이다.
여기에서, 사용되어진 바와 같이, '적어도 하나' 를 지칭하는 용어는 하나 이상으로 관련을 가지고 열거된 항목들에 대해서 유추할 수 있는 모든 조합들을 포함한다. 또한, '측벽, 상면, 밑면, 주변, 상에" 등과 같이 특별히 상대적인 용어들은 선택된 형성 요소, 다른 형성 요소와 어떤 형상과의 상대적인 관계, 또는 도면들에 도시된 형상을 간단하게 설명하는데 설명의 간소화를 위해서 사용될 수 있다.
더불어서, 여기에서 전문용어의 사용은 특별한 양태들을 단지 설명하기 위함이지 실시예들을 한정하려는 것은 아니다.
본 발명의 기술적 사상에 의한 다양한 실시 예들에 의한 가변 저항 메모리 소자의 형성 방법은 첨부 도면들을 참조하여 보다 상세하게 설명된다.
(제 1 실시예)
도 1 은 본 발명의 기술적 사상의 실시 예들을 구현시키는 물리 기상 증착 장비를 보여주는 개략도(Schematic View)이다. 이 경우에, 도 1 은 본 발명의 기술적 사상의 제 1 실시예를 설명하는 동안에 도 11 에서 상세하게 설명하기로 한다.
도 2 는 본 발명의 기술적 사상의 제 1 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 레이 아웃(Layout)이다.
도 2 를 참조하면, 본 발명의 기술적 사상의 제 1 실시 예에 따르는 가변 저항 메모리 소자(170A)는 활성 영역(29)들 및 워드 라인(35)들을 포함할 수 있다. 상기 활성 영역(29)들은 워드 라인(35)들과 동일 개수일 수 있다. 상기 활성 영역(29)들은 워드 라인(35)들과 동일 방향을 따라서 배치될 수 있다.
상기 워드 라인(35)들은 활성 영역(29)들과 각각 중첩할 수 있다. 상기 워드 라인(35)들은 활성 영역(29)들 내에 배치될 수 있다. 상기 가변 저항 메모리 소자(170A)들은 개구부(66)들 및 비트 라인(165)들을 더 포함할 수 있다. 상기 개구부(66)들은 비트 라인(165)들과 동일 개수일 수 있다.
상기 개구부(66)들은 비트 라인(165)들과 동일 방향을 따라서 배치될 수 있다. 상기 개구부(66)들은 라인 형태를 가질 수 있다. 상기 개구부(66)들의 각각은 도 16 의 가변 저항 패턴(121)으로 채워질 수 있다. 상기 비트 라인(165)들은 개구부(66)들과 각각 중첩할 수 있다. 상기 비트 라인(165)들은 개구부(66)들을 각각 덮을 수 있다.
상기 워드라인(35)들 및 비트 라인(165)들의 교차점들에 선택 소자(59)들이 배치될 수 있다. 상기 선택 소자(59)들은 전기적인 스위칭 기능할 수 있다. 상기 선택 소자(59)들의 각각은 다이오드(Diode)를 포함할 수 있다. 상기 선택 소자(59)들은 도 2 와 다른 형태를 가질 수 있다.
도 3 내지 22 는 도 2 의 절단선들 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ' 따라 취해서 제 1 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도(Cross-sectional View)들이다.
도 3 을 참조하면, 반도체 기판(23, W)이 준비될 수 있다. 상기 반도체 기판(23, W)은 P형 불순물 원소를 포함하여 도전성을 가질 수 있다. 상기 반도체 기판(23, W) 내에 비활성 영역(26)이 형성될 수 있다. 상기 비활성 영역(26)은 절연 물질을 포함할 수 있다. 상기 비활성 영역(26)은 도 2 의 상기 활성 영역(29)을 정의할 수 있다.
상기 활성 영역(29)에 워드 라인(35)이 형성될 수 있다. 상기 워드 라인(35)은 비활성 영역(26)에 의해서 정의될 수 있다. 상기 워드 라인(35)은 상기 활성 영역(29)의 상면으로부터 상기 활성 영역(29)의 내부를 향해서 연장할 수 있다. 상기 워드 라인(35)은 상기 반도체 기판(23, W)과 다르게 N형 불순물 원소를 포함하여 도전성을 가질 수 있다.
도 4 를 참조하면, 상기 비활성 영역(26) 및 상기 활성 영역(29) 상에 제 1 절연층(First Insulating Film, 44)이 형성될 수 있다. 상기 제 1 절연층(44)은 상기 워드 라인(35)을 덮을 수 있다. 상기 제 1 절연층(44)은 상기 비활성 영역(26)의 절연 물질과 다른 식각률을 가질 수 있다.
상기 제 1 절연층(44)은 붕소(B), 인(P), 또는 탄소(C) 등이 도핑된 절연 물질이거나 도핑되지 않은 절연 물질을 포함할 수 있다. 상기 제 1 절연층(44)은 단일막(Single Layer)이거나 복수의 적층막들을 포함할 수 있다.
도 5 를 참조하면, 상기 제 1 절연층(44)에 제 1 접속홀(First Connection Hole, 48)이 형성될 수 있다. 상기 제 1 접속홀(48)은 상기 제 1 절연층(44)의 상면으로부터 하면을 향해서 연장할 수 있다. 상기 제 1 접속홀(48)은 상기 제 1 절연층(44)을 수직으로 관통할 수 있다.
상기 제 1 접속홀(48)은 상기 활성 영역(29) 내 상기 워드 라인(35)을 노출시킬 수 있다. 상기 제 1 접속홀(48)의 면적은 평면도에서 볼 때에 도 2 의 상기 선택 소자(59)의 원형 면적(Circular Area)과 동일한 크기를 가질 수 있다.
도 6 을 참조하면, 상기 제 1 절연층(44)의 상기 제 1 접속홀(48) 내에 스위칭 소자(51)가 형성될 수 있다. 상기 스위칭 소자(51)는 차례로 적층되는 하부 및 상부 도전 막들을 포함할 수 있다. 상기 하부 도전막은 상기 워드 라인(35)과 동일한 불순물 이온을 포함하여 도전성을 가질 수 있다.
상기 상부 도전막은 상기 반도체 기판(23, W)과 동일한 불순물 이온을 포함하여 도전성을 가질 수 있다. 상기 하부 및 상부 도전막들은 단결정 실리콘 및/ 또는 다결정 실리콘을 포함할 수 있다. 상기 스위칭 소자(51)는 상기 하부 및 상부 도전막들을 통해서 전기적으로 다이오드(Diode)로 동작할 수 있다.
상기 스위칭 소자(51)는 상기 제 1 접속홀(48)을 통해서 상기 워드 라인(35)과 접촉할 수 있다.
도 7 을 참조하면, 상기 제 1 절연층(44) 상에 제 2 절연층(53)이 형성될 수 있다. 상기 제 2 절연층(53)은 상기 제 1 절연층(44)과 동일한 식각률을 가지는 절연 물질을 포함할 수 있다. 또는 상기 제 2 절연층(53)은 상기 제 1 절연층(44)과 다른 식각률을 가지는 절연 물질을 포함할 수도 있다.
상기 제 2 절연층(53)은 붕소(B), 인(P), 또는 탄소(C) 등이 도핑된 절연 물질이거나 도핑되지 않은 절연 물질을 포함할 수 있다. 상기 제 2 절연층(53)은 상기 스위칭 소자(51) 를 덮을 수 있다. 상기 제 2 절연층(53)에 제 2 접속홀(55)이 형성될 수 있다. 상기 제 2 접속홀(55)은 상기 제 2 절연층(53)의 상면으로부터 하면을 향해서 연장할 수 있다.
상기 제 2 접속홀(55)의 면적은 평면도에서 볼 때에 도 2 의 상기 선택 소자(59)의 바(Bar) 또는 라인(Line)의 점유 면적과 동일한 크기를 가질 수 있다. 상기 제 2 접속홀(55)은 상기 제 2 절연층(53)을 수직으로 관통해서 상기 스위칭 소자(51)를 노출시킬 수 있다.
도 8 을 참조하면, 상기 제 2 절연막(53)의 상기 제 2 접속홀(55) 내에 하부 전극(57)을 형성할 수 있다. 상기 하부 전극(57)은 상기 제 2 접속홀(55)을 채울 수 있다. 상기 하부 전극(57)은 금속 및/ 또는 금속 나이트라이드를 포함할 수 있다. 상기 하부 전극(57)은 상기 제 2 절연층(53)을 통해서 상기 스위칭 소자(51)와 접촉할 수 있다.
상기 하부 전극(57)은 상기 스위칭 소자(51)와 함께 도 2 의 상기 선택 소자(59)를 구성할 수 있다.
도 9 를 참조하면, 상기 제 2 절연층(53) 상에 제 3 절연층(63)이 형성될 수 있다. 상기 제 3 절연층(63)은 제 2 절연층(53)과 동일한 식각률을 가지는 절연 물질을 포함할 수 있다. 또는 상기 제 3 절연층(63)은 상기 제 2 절연층(53)과 다른 식각률을 가지는 절연 물질을 포함할 수도 있다.
상기 제 3 절연층(63)은 붕소(B), 인(P), 또는 탄소(C) 등이 도핑된 절연 물질이거나 도핑되지 않은 절연 물질을 포함할 수 있다. 상기 제 3 절연층(63)은 상기 선택 소자(59)를 덮을 수 있다.
도 10 을 참조하면, 상기 제 3 절연층(63)에 개구부(66)가 형성될 수 있다. 상기 개구부(66)는 평면도에서 볼 때에 도 2 의 상기 활성 영역(29) 및 상기 워드 라인(35)과 교차하는 트랜치(trench) 형태로 형성될 수 있다. 상기 개구부(66)는 상기 제 3 절연층(63)의 상면으로부터 하면을 향해서 연장할 수 있다.
상기 개구부(66)의 상부 폭은 하부 폭 보다 넓을 수 있다. 이 경우에, 상기 개구부(66)의 측벽은 상기 하부 전극(57)의 상면(S1) 및/또는 상기 제 2 절연막(53)의 상면(S2)에 대해서 기울어질 수 있다. 상기 개구부(66)의 측벽은 상기 하부 전극(57)의 상면(S1) 및/또는 상기 제 2 절연막(53)의 상면(S2)에 대해서 약 70° 내지 약 89° 의 경사각(θ1)을 가질 수 있다.
상기 경사각(θ1)은 크기에 따라 상기 개구부(66) 내부의 충진 특성이 컨트롤될 수 있다. 예를 들어, 상기 경사각(θ1)이 작을수록 개구부(66)의 충진 특성이 좋아질 것이고, 상기 경사각(θ1)이 클수록 충진 특성이 저하될 수 있다. 즉, 본 발명의 기술적 사상을 구현하기 위하여 최적의 조건을 설정하는데 영향을 줄 수 있다.
가변 저항 메모리 소자의 집적도 및 특성을 고려하여 상기 경사각(θ1)이 직각에 가까울수록 유리하겠지만, 상기 경사각(θ1)이 직각일 경우, 상기 개구부(66)의 충진 특성이 저하되고, 전계가 집중되어 물리적 파손 또는 내구성이 저하될 수 있다.
따라서, 상기 개구부(66)의 입구(mouth) 부분, 즉 코너부는 소정의 곡률 반경(R)을 가질 수 있다. 상기 개구부(66)는 상기 선택 소자(59)의 상면의 일부를 노출시킬 수 있다.
도 11 을 참조하면, 상기 제 3 절연막(63)을 포함하는 상기 반도체 기판(23, W)이 도 1 의 물리 기상 증착 장비(2)의 공정 챔버(4)에 투입될 수 있다. 상기 공정 챔버(4)는 기판 척킹 부재(16, Substrate Chucking Member), 타겟(18, Target) 및 타겟 지지 부재(19, Target Supporting Member)를 포함할 수 있다.
상기 기판 척킹 부재(16)는 상기 공정 챔버(4)의 하부에 위치하면서 히터(12) 및 정전척(14)을 포함할 수 있다. 상기 타겟(18)은 상기 기판 척킹 부재(16)와 마주보도록 상기 타겟 지지 부재(19)와 결합될 수 있다. 상기 타겟(18)은 증착 소오스 물질(Depositing Source Material)을 포함할 수 있다.
상기 증착 소오스 물질은 가변 저항 물질 또는 상전이 물질을 포함할 수 있다. 상기 증착 소오스 물질은 예를 들어, 셀레늄(Se), 텔루륨(Te), 또는 폴로늄(Po)과 같이 적어도 하나의 16족(칼코겐족) 원소와 적어도 하나의 양전성 원소를 포함할 수 있다.
상기 증착 소오스 물질은 약 200kJ/mol 이상의 기화열(Heat Of Vaporization)을 갖는 적어도 하나의 원소, 약 200kJ/mol 이하의 기화열을 갖는 적어도 하나의 칼코겐(Chalcogen)족 원소, 및 금속 원소, 준금속 원소 및 비금속 원소 중 적어도 하나를 포함할 수 있다.
상기 약 200 kJ/mol 이상의 기화열을 갖는 적어도 하나의 원소는 게르마늄(Ge, 330.9 kJ/mol) 및/또는 인듐(In, 231.5 kJ/mol)을 포함할 수 있다. 상기 금속 원소는 주기율 표에서 전이 금속에 포함될 수 있다. 상기 전이 금속 내 금속 원소는 타이타늄(Ti), 지르코늄(Zr), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 텅스텐(W) 및 탄탈륨(Ta) 중 적어도 하나를 포함할 수 있다.
상기 금속 원소는 주기율 표에서 전형 금속에 포함될 수 있다. 상기 전형 금속 내 금속 원소는 알루미늄(Al), 갈륨(Ga), 인듐(In), 주석(Sn), 납(Pb), 비스무트(Bi) 및 탈륨(Tl) 중 적어도 하나를 포함할 수 있다. 상기 준금속 원소는 붕소(B), 실리콘(Si), 게르마늄(Ge), 안티몬(Sb) 및 비소(As) 중 적어도 하나를 포함할 수 있다. 상기 비금속 원소는 탄소(C), 질소(N), 산소(O) 및 인(P) 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 증착 소오스 물질은 게르마늄(Ge), 안티몬(Sb, antimony), 및 텔루륨(Te)을 포함하고, 그리고 비스무트(Bi), 탄소(C), 산소(O), 질소(N), 및 알루미늄(Al) 중 하나를 포함할 수 있다.
상기 칼코겐족 원소는 다음 표와 같은 기화열(Heat Of Vaporization)을 가질 수 있다.
| 칼코겐족 원소 | 기화열(kJ/mol) |
| 셀레늄(Selenium, Se) | 37.7 |
| 텔루륨(Tellurium, Te) | 52.55 |
| 폴로늄(Polonium, Po) | 102.9 |
상기 금속 원소, 준금속 원소 또는 비금속 원소는 칼코게나이드 화합물의 방향성 결정화를 억제하는 결정화 억제제의 역할을 할 수 있다. 상기 방향성 결정화는 칼코게나이드 화합물이 임의의 방향으로 주상(pillar) 형태로 결정화되는 것을 의미하며, 상기 결정화 억제제는 상기 칼코게나이드 화합물이 아몰포스 상태를 유지하거나, 미세한 결정화 상태, 즉 나노-결정화(nano-crystallization) 상태에 머물도록 작용할 수 있다.
이 경우에, 상기 알루미늄(Al), 비스무트(Bi), 탄소(C), 질소(N) 및 산소(O)는 다음과 같은 기화열을 가질 수 있다.
| 원소 구분 | 기화열(kJ/mol) |
| 질소(Nitrogen, N) | 2.7928 |
| 산소(Oxygen, O) | 3.4099 |
| 비스무트(Bismuth, Bi) | 104.8 |
| 알루미늄(Aluminum, Al) | 293.4 |
| 탄소(Carbon, C) | 355.8 |
이와는 다르게, 상기 증착 소오스 물질은 약 200kJ/mol 이상의 기화열을 가지는 적어도 하나의 제 1 원소, 적어도 하나의 칼코겐족 원소, 및 약 200 kJ/mol 미만의 기화열을 가지면서 상기 적어도 하나의 칼코겐족 원소와 다른 적어도 하나의 제 2 원소를 포함할 수도 있다.
상기 타겟 지지 부재(19)는 상기 공정 챔버(4)의 천정에 고정될 수 있다. 상기 제 3 절연막(63)을 포함하는 상기 반도체 기판(23, W)은 상기 공정 챔버(4) 내의 상기 정전척(14) 상에 안착될 수 있다. 계속해서, 상기 물리 기상 증착 장비(2)의 가스 주입구(6, Gas Inlet)를 통해서 공정 가스(A)가 투입될 수 있다. 상기 공정 가스는 아르곤(Ar)을 포함할 수 있다.
상기 물리 기상 증착 장비(2)에 전원(Power Supply)이 인가될 수 있다. 상기 전원은 직류 전원 및/또는 교류 전원을 포함할 수 있다. 상기 전원은 상기 공정 가스(A)를 플라즈마(P)로 여기시킬 수 있다. 상기 전원은 상기 히터(12), 상기 정전척(14) 및 상기 타겟 지지 부재(19)에 인가될 수 있다.
상기 물리 기상 증착 장비(2)는 상기 정전척(14) 및 상기 타겟 지지 부재(19) 사이의 전압 차이를 이용해서 플라즈마(P)의 이온들을 상기 타겟(18) 상에 충돌시킬 수 있다. 상기 플라즈마(P)의 이온들은 화살표(B)들을 따라서 상기 타겟(18)에 충돌하여 상기 타겟(18)으로부터 증착 소오스 물질의 일부를, 예를 들어, 원자 또는 분자 상태로 분리해낼 수 있다.
상기 타겟(18)으로부터 분리된 증착 소오스 물질은 도 11 의 상기 제 3 절연층(63) 상에 컨포멀하게 증착될 수 있다. 상기 타겟(18)으로부터 분리된 증착 소오스 물질은 화살표(C)들을 따라서 플라즈마(P)를 통과하여 상기 제 3 절연층(63) 상에 제 1 하부 가변 저항층(93, First Lower Variably Resistive Film)을 형성할 수 있다.
상기 제 1 하부 가변 저항층(93)은 '게르마늄/안티몬/텔루륨(GeSbTe)' 을 포함할 수 있다. 상기 제 1 하부 가변 저항층(93)은 비정질(Amorphous)을 포함할 수 있다. 상기 제 1 하부 가변 저항층(93)은 개구부(66)의 측벽들을 덮을 수 있다.
상기 제 1 하부 가변 저항층(93)은 제 3 절연층(63)의 상면에서 보다 개구부(66)의 하부측에서 높은 표면 에너지(Surface Energy)를 가질 수 있다. 즉, 제 3 절연층(63)의 상면 또는 상기 개구부(66)의 입구 주변에서 상대적으로 높은 표면 에너지를 가질 수 있다.
상기 제 1 하부 가변 저항층(93)이 형성되는 동안에, 상기 물리 기상 증착 장비(2)의 플라즈마(P) 및 히터(12)는 제 1 하부 가변 저항층(93)에 열을 적용할 수 있다. 상기 제 3 절연층(63)의 상면에 형성된 상기 제 1 하부 가변 저항층(93)의 원소들 중 일부는 화살표들(E1, E2)을 따라서 부분적으로 기화될 수 있다.
상기 기화되는 원소들은 상기 제 1 하부 가변 저항층(93)의 원소들 중 상대적으로 낮은 기화열을 가진 원소들일 수 있다. 상기 히터(12) 및 플라즈마(P)는 상기 제 1 하부 가변 저항층(93)에 열 에너지를 가하여 상기 상대적으로 낮은 기화열을 갖는 원소들을 기화시킬 수 있다. 예를 들어, 상기 기화된 원소들은 '안티몬(Sb)' 및 '텔루륨(Te)' 을 포함할 수 있다.
상기 기화된 원소들은 제 1 하부 가변 저항층(93)의 상면에서 표면 에너지가 상대적으로 낮은 부분으로 이동할 수 있다. 본 실시예에서, 상기 기화된 원소들은 상기 개구부(66)의 저면부 및 내부로 이동하여 제 1 상부 가변 저항층(96)을 형성할 수 있다.
상기 제 1 상부 가변 저항층(96)이 형성되는 동안에, 상기 제 1 상부 가변 저항층(96)은 개구부(66)의 양 측벽들 및 밑면 상에 위치하는 제 1 하부 가변 저항층(93)과 반응해서 결정 영역(Crystalline Region)을 형성할 수 있다. 상기 결정 영역은 개구부(66)의 저면부 및 중심부로부터 위쪽으로 성장할 수 있다.
이 경우에, 상기 제 1 하부 및 상부 가변 저항층들(93, 96)이 서로 다른 원소들의 비율을 가지기 때문에, 상기 제 1 하부 가변 저항층(93)의 원소 들 중 일부가 개구부(66) 내에서 화살표(E3)들을 따라서 제 1 상부 가변 저항층(96)으로 확산할 수 있다.
예를 들어, 상기 제 1 하부 가변 저항층(93)의 기화되지 않은 원소가 상기 제 1 상부 가변 저항층(96) 쪽으로 확산할 수 있다. 이를 통해서, 상기 제 1 하부 가변 저항층(93)의 제 1 영역(90)은 비정질 영역(AR)으로 남겨질 수 있다. 상기 제 1 하부 가변 저항층(93)의 제 2 및 3 영역들은 결정 영역(CR)으로 남겨질 수 있다. 이 공정에서, 상기 제 1 하부 및 상부 가변 저항층들(93, 96)은 제 1 가변 저항층(99)을 구성할 수 있다. 계속적으로, 상기 타겟(18)으로부터 분리된 증착 소오스 물질이 상기 제 1 가변 저항층(99) 상에 증착될수 있다.
상기 공정 챔버(4) 내 반응에 참여하지 않는 공정 가스 및 반응으로부터 생성된 부산물을 포함하는 배출 가스(D)는 공정 챔버(4)의 가스 배출구(8, Gas Outlet)를 통하여 계속해서 배출될 수 있다.
도 12a 를 참조하면, 상기 제 1 가변 저항층(99)이 형성되는 동안에, 상기 제 3 절연막(63)의 상부에 형성된 상기 제 1 하부 가변 저항층(93)은 공정이 진행됨에 따라서 도 11 의 체크 포인트(CP)에서 프러파일이 변형될 수 있다.
좀 더 상세하게 설명하면, 상기 제 1 하부 가변 저항층(93)이 형성되는 제 1 단계에서, 상기 제 3 절연층(63)의 상면 상에 하부 가변 물질층(75)이 형성될 수 있다. 상기 하부 가변 물질층(75)의 상면(S3)은 상기 제 3 절연층(63)의 상면과 유사한 프러파일을 가질 수 있다.
예를 들어, 상기 하부 가변 물질층(75)의 상면(S3)은 상기 제 3 절연층(63)의 상면을 따라서 평평할 수 있다. 이후, 상기 하부 가변 물질층(75)의 일부 원소들이 화살표(E21)들을 따라서 부분적으로 기화되면, 상기 하부 가변 물질층(75)은 상면(S3)의 표면 에너지를 작게 하려는 경향을 가질 수 있다.
즉, 상기 하부 가변 물질층(75)은 도 11 의 제 1 하부 가변 저항층(93)이 형성되는 동안에 곡률을 가지는 상면(S4)을 가질 수 있다.
도 12b 를 참조하면, 도 11 의 체크 포인트(CP)에서, 상기 제 1 하부 가변 저항층(93)이 형성되는 제 2 단계에서, 상기 제 3 절연층(63)의 상면 상에 상부 가변 물질층(85)이 형성될 수 있다. 상기 상부 가변 물질층(85)의 상면(S5)은 하부 가변 물질층(75)의 상면(S4)와 유사한 프러파일을 가질 수 있다.
상기 상부 가변 물질층(85)의 일부 원소들이 화살표(E22)들을 따라서 부분적으로 승화되면, 상기 상부 가변 물질층(85)은 상기 하부 가변 물질층(75)보다 작은 곡률을 가지는 상면(S6)을 가질 수 있다.
상기 상부 가변 저항 물질층(85)은 상기 하부 가변 물질층(75)과 함께 상기 제 1 하부 가변 저항층(93)을 구성할 수 있다.
도 12c 를 참조하면, 도 11 의 체크 포인트(CP)에서, 상기 제 1 하부 가변 저항층(93)은 셋 이상의 단계들을 통해서 형성될 수도 있다. 상기 제 1 하부 가변 저항층(93)의 상면(S6)은 셋 이상의 단계들을 통해서 구형의 표면에 더 가깝게 변형될 수 있다.
도 13 을 참조하면, 상기 제 1 가변 저항층(99) 상에 제 2 하부 가변 저항층(103)이 형성될 수 있다. 상기 제 2 하부 가변 저항층(103)은 도 11, 12a 내지 12c를 참조하여 상기 제 1 하부 가변 저항층(93)과 동일한 공정을 통해 형성될 수 있다. 상기 제 2 하부 가변 저항층(103)은 제 1 가변 저항층(99)을 컨포멀하게 덮을 수 있다.
도 11, 12a 내지 12를 참조하여 설명되었듯이, 상기 제 2 하부 가변 저항층(103)의 원소들 중 일부가 상기 제 3 절연층(63)의 상면 상에서 화살표들(E1, E2)을 따라서 부분적으로 기화되어 상기 개구부(66)의 저면부 및 내부로 이동할 수 있다.
상기 이동한 원소들은 상기 제 2 하부 가변 저항층(103)의 상면에 형성되어 제 2 상부 가변 저항층(106)으로 형성될 수 있다. 상기 제 2 상부 가변 저항층(106)이 형성되는 동안에, 상기 제 2 상부 가변 저항층(106)은 개구부(66)의 양 측벽들 상에 및 개구부(66)의 중심에 위치하는 제 2 하부 가변 저항층(103)과 반응해서 결정 영역을 형성할 수 있다.
이를 통해서, 상기 제 2 하부 가변 저항층(103)의 제 1 영역(100)은 비정질 영역으로 남겨질 수 있다. 상기 제 2 하부 가변 저항층(103)의 제 2 및 3 영역들(101, 102)은 결정 영역으로 남겨질 수 있다. 상기 제 2 하부 및 상부 가변 저항층들(103, 106)은 제 2 가변 저항층(109)을 구성할 수 있다.
한편, 상기 제 2 가변 저항층(109)이 형성되는 동안, 상기 제 3 절연층(63)의 상부(100)에서는 도 12a 내지 12c 의 현상을 나타낼 수 있다.
도 14 를 참조하면, 상기 제 2 가변 저항층(109) 상에 제 3 하부 가변 저항층(113) 및 제 3 상부 가변 저항층(116)이 형성될 수 있다. 상기 제 3 가변 저항층(113) 및 제 3 상부 가변 저항층(116)은 도 11, 12a 내지 12c, 및 도 13을 참조하여 이해될 수 있을 것이다.
이를 통해서, 상기 제 3 가변 저항 물질층(113)의 제 1 영역(110)은 비정질 영역으로 남겨질 수 있다. 상기 제 3 하부 가변 저항층(113)의 제 2 및 3 영역들(111, 112)은 결정 영역으로 남겨질 수 있다. 상기 제 3 가변 저항층(113) 및 제 3 상부 가변 저항층(116)은 제 3 가변 저항층(119)을 구성할 수 있다.
상기 가변 저항층(120)이 형성된 후에, 상기 물리 기상 증착 장비(1)의 동작은 멈추어질 수 있다. 상기 물리 기상 증착 장비(1)로부터 가변 저항층(120)을 포함하는 반도체 기판(23, W)을 분리시킬 수 있다. 본 발명의 기술적 사상에 의한 실시예에서, 상기 제 1 내지 제 3 가변 저항층들(99, 109, 119)은 플로우되지 않는다.
본 발명의 기술적 사상에 의한 실시예에서, 수행된 공정들은 모두 상기 제 1 내지 제 3 가변 저항층들(99, 109, 119)이 플로우 될 수 있는 온도보다 낮은 온도에서 수행된다. 예를 들어, 상기 제 1 내지 제 3 가변 저항층들(99, 109, 119)이, 게르마늄, 안티몬, 텔루륨 등을 포함할 경우, 약 600 ℃ 이상에서 플로우가 일어나는 것으로 알려져 있다.
이에 반하여, 본 발명의 실시예들은 그보다 충분히 낮은 약 250 이상 350 ℃ 이하에서 수행될 수 있다. 본 발명의 실시예는 상기 히터(12)의 온도가 약 320℃ 이하에서 실험되었다. 일반적으로 플로우 공정은 물질 전체가 만유인력에 의해 변하는 것이고 프러파일이 아래쪽으로부터 위로 균등해지려고 하고, 전체적으로 원자 결합이 유사하다는 특성을 갖는다.
그러나 본 발명의 실시예들은 구성 물질의 일부는 그대로 유지되고 일부가 기화되어 표면으로 이동하기 때문에, 도 12a 내지 12c에 도시되었듯이, 표면 프러파일이 표면 에너지를 낮추는 방향으로 변할 수 있고, 부위 별로 다른 원자 결합을 나타낸다.
예를 들어, 가변 저항층들(99, 109, 119)이 게르마늄, 안티몬, 텔루륨을 포함하는 경우, 결정화된 영역은 Ge2Se2Te5의 원자 결합과, 전체적으로 균등한 원자 농도를 보이나, 비정질 영역은 특정 물질의 함유량이 많거나 적은 농도를 보인다.
본 발명의 기술적 사상에서, 상기 공정 챔버(4) 내부의 압력은 1mTorr 이하에서 좋은 결과를 낼 수 있으며, 본 실시예는 약 0.5mTorr 에서 실험되었다. 실험 결과 더 낮출 경우, 증착된 물질의 기화를 촉진할 수 있는 등, 보다 만족할 만한 결과가 얻어질 수 있을 것으로 예상되어 약 0.1mTorr까지 낮추는 실험이 수행될 예정이다.
본 발명의 기술적 사상에 의한 물리 기상 증착 장비(2)는 본 발명의 기술적 사상을 구현하기 위하여 특유의 구성을 가질 수 있다. 예를 들어, 상기 하부 가변 저항층들(99, 109, 119)을 보다 순수하고 우수한 증착 프러파일을 얻기 위하여 즉 상기 타겟 (18)과 반도체 기판 (23)의 거리(L)를 크게 할 수 있다.
통상적인 물리 기상 증착 장비는 상기 타겟(8)과 반도체 기판(23)의 거리(L)를 수 십 밀리미터로 이격시키지만, 본 발명의 기술적 사상에 의한 물리 기상 증착 장비(2)는 수 백 밀리미터로 이격될 수 있다. 예를 들어, 200 내지 600 밀리미터로 이격될 수 있다.
상기 물리 기상 증착 장비(2)에서, 상기 타겟(18)과 반도체 기판(23)의 거리는 400밀리미터로 이격되었다. 상기 거리(L)가 길어지면, 상기 타겟(18)에서 분리된 증착 소오스 물질들 중, 직진성을 가진 원자들이 상기 반도체 기판(23) 상에 상대적으로 많은 양이 증착될 수 있다.
상기 타겟(18)에서 분리된 증착 소오스 물질들 중, 직진성을 갖지 않은 원자들은 마그네틱 웨이브 및 플라즈마 이온들에 의해 스캐터링 되어 상기 반도체 기판(23) 상에 상대적으로 적은 양이 증착될 것이다.
본 발명의 기술적 사상의 제 1 실시 예의 변형예로써, 상기 가변 저항층(120)은 플라즈마 강화 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 장비를 사용해서 형성될 수 있다. 이 경우에, 상기 플라즈마 화학 기상 증착 장비의 공정 챔버는 도 1 의 증착 소오스 물질을 포함하는 타겟을 가지지 않는다.
상기 플라즈마 강화 화학 기상 증착 장비의 공정 챔버는 약 0.1mTorr 내지 약 1.0mTorr 의 압력을 가질 수 있다. 상기 공정 챔버 내 히터는 약 260℃ 내지 약 350℃ 의 온도를 가질 수 있다. 본 실시예에서는 예시적으로 320℃에서 실험되었다.
상기 플라즈마 화학 기상 증착 장비의 공정 가스는 증착 소오스 물질을 포함할 수 있다. 상기 플라즈마 화학 기상 증착 장비의 구동 동안에, 상기 공정 가스는 도 1 의 반도체 기판(W) 상에서 플라즈마로 변형될 수 있다.
본 발명의 기술적 사상의 제 1 실시 예의 다른 변형예로써, 상기 증착 소오스 물질은 칼코겐족 원소를 포함하지 않을 수 있다. 이 경우에, 상기 증착 소오스 물질은 약 0.4 kJ/mol 이상의 기화열을 가지는 적어도 하나의 원소를 포함할 수 있다. 따라서, 상기 증착 소오스 물질은 1 원소의 집합체 또는 복수의 원소들의 집합체를 포함할 수 있다.
본 발명의 기술적 사상의 제 1 실시 예의 또 다른 변형예로써, 상기 가변 저항층(120)이 형성된 후에, 상기 가변 저항층(120)을 포함하는 반도체 기판이 열 처리될 수도 있다. 상기 열처리는 RTA(Rapid Thermal Anneal) 장비를 통해서 수행될 수 있다.
도 15 를 참조하면, 상기 가변 저항층(120)은 도 11, 13 및 14 의 상기 제 1 내지 3 가변 저항층들(99, 109, 119)의 반응을 통해서 비정질 영역(AR) 및 결정 영역(CR)들로 이루어질 수 있다. 상기 비정질 영역(AR)들은 개구부(66)의 양 측벽들의 상부에 인접하거나 제 3 절연층(63)의 상면 상에 형성될 수 있다.
상기 결정 영역(CR)은 개구부(66)의 중심축을 따라서 아래에서 위쪽으로 좁아지는 모양으로 형성될 수 있다. 이 경우에, 상기 가변 저항층(120)은 비정질 영역(AR)들 및 결정 영역(CR)에 서로 다른 원자 농도들을 가질 수 있다.
왜냐하면, 상기 가변 저항층(120)은 상기 제 1 내지 3 가변 저항층들(99, 109, 119)이 형성되는 동안에 원자들의 기화 및 확산을 통해서 형성되었기 때문이다. 이를 확인하기 위해서, 상기 가변 저항층(120)은 도 15 의 절단선 Ⅲ-Ⅲ' 따라 취해져서 성분 분석되었다.
상기 가변 저항층(120)의 성분 분석은 도 35a 및 35b 에서 상기 제 1 내지 3 가변 저항층들(99, 109, 119)이 형성되는 동안에 원소들의 기화 및 확산을 입증하고 있다. 따라서, 상기 원소들의 기화 및 확산은 상기 가변 저항층(120)의 비정질 영역(AR)들 및 결정 영역(CR)에 서로 다른 원소들의 농도들을 가지게 할 수 있다.
상기 가변 저항층(120)의 성분 분석은 도 35a 및 35b 에서 상세하게 설명하기로 한다.
도 16 을 참조하면, 상기 제 3 절연층(63)의 상면을 노출시키도록 도 15 의 상기 가변 저항층(120)을 CMP 등으로 평탄화하여 상기 개구부(66) 내에 가변 저항 패턴(121)이 형성될 수 있다. 즉, 상기 가변 저항 패턴(121)은 상기 개구부(66) 내에 컨파인(confined)될 수 있다.
상기 가변 저항 패턴(121)은 상기 개구부(66)에 결정 영역(CR) 및 비정질 영역(AR)들을 가질 수 있다. 상기 결정 영역(CR)은 평면적으로 볼 때에 도 2 에서 상기 개구부(66)의 중심 또는 중앙 영역에 형성될 수 있다. 상기 비정질 영역(AR)들은 평면도로 볼 때에 결정 영역(CR)의 주변에 형성될 수 있다.
상기 결정 영역(CR)은 수직적으로 볼 때에 도 16 에서 상기 개구부(66)의 중심축을 따라서 상기 가변 저항 패턴(120)의 상면 및 상기 개구부(66)의 밑면 사이에 형성될 수 있다. 상기 비정질 영역(AR)들은 수직적으로 볼 때에 상기 개구부(66)의 양 측벽들 상에 각각 위치해서 결정 영역(CR)을 한정할 수 있다.
도 17 을 참조하면, 상기 제 3 절연층(63) 및 상기 가변 저항 패턴(121) 상에 상기 제 1 도전층(134)이 형성될 수 있다. 상기 제 1 도전층(134)은 상기 제 3 절연층(63) 및 상기 가변 저항 패턴(121)을 덮을 수 있다. 상기 제 1 도전층(134)은 금속을 포함할 수 있다.
도 18 을 참조하면, 상기 제 3 절연층(63)이 노출되도록 도 17 의 상기 제 1 도전층(134)을 패터닝해서 상기 가변 저항 패턴(121) 상에 상부 전극(138)이 형성될 수 있다. 상기 상부 전극(138)은 상기 가변 저항 패턴(121)을 덮을 수 있다.
상기 상부 전극(138)은 도 2 에서 상기 개구부(66)를 따라서 형성될 수 있다. 상기 상부 전극(138)의 폭은 상기 가변 저항 패턴(121)의 상부 측의 폭 대비 큰 크기를 가질 수 있다.
도 19 를 참조하면, 상기 제 3 절연층(63) 상에 제 4 절연층(144)이 형성될 수 있다. 상기 제 4 절연층(144)은 상기 상부 전극(138)을 덮을 수 있다. 상기 제 4 절연층(144)은 상기 제 3 절연층(63)과 동일한 식각률을 가지는 절연 물질이거나 상기 제 3 절연층(63)과 다른 식각률을 가지는 절연 물질을 포함할 수 있다.
도 20 을 참조하면, 상기 제 4 절연층(144)에 관통홀(148)이 형성될 수 있다. 상기 관통홀(148)은 상기 상부 전극(138)을 노출시킬 수 있다.
도 21 을 참조하면, 상기 관통홀(148)에 플러그(155)가 형성될 수 있다. 상기 플러그(155)는 상기 관통홀(148)을 충분히 채울 수 있다. 상기 플러그(155)는 상기 상부 전극(138)과 다른 물질을 포함할 수 있다. 상기 플러그(155)는 금속 및/또는 금속 나이트라이드를 포함할 수 있다.
상기 플러그(155)는 상기 관통홀(148)을 통해서 상기 상부 전극(138)과 접촉할 수 있다.
도 22 를 참조하면, 상기 제 4 절연층(144) 상에 비트 라인(165)이 형성될 수 있다. 상기 비트 라인(165)은 상기 플러그(155)를 덮을 수 있다. 상기 비트 라인(165)은 도 2 에서 상기 개구부(66)를 따라서 형성될 수 있다.
상기 비트 라인(165)은 반도체 기판(23, W), 선택 소자(59), 가변 저항 패턴(121), 상부 전극(138)과 함께 가변 저항 메모리 소자(170A)를 구성할 수 있다.
(제 2 실시예)
도 23 은 본 발명의 기술적 사상의 제 2 실시 예에 따르는 가변 저항 메모리 소자를 보여주는 평면도이다. 더불어서, 도 24 내지 29 는 도 23 의 절단선들 Ⅳ-Ⅳ' 및 Ⅴ-Ⅴ' 따라 취해서 제 2 실시 예에 따르는 가변 저항 메모리 소자의 형성방법을 설명하는 단면도들이다.
상기 도 23 내지 29 는 도 2 내지 22 와 동일한 부재에 대해서 동일한 참조 부호를 사용하기로 한다.
도 23 을 참조하면, 본 발명의 기술적 사상의 제 2 실시 예에 따르는 가변 저항 메모리 소자(170B)는 도 2와 다른 형태의 개구부(69)들을 가질 수 있다. 상기 개구부(69)들의 각각은 원형 홀 형태를 가질 수 있다. 상기 개구부(69)들의 각각은 도 28 의 가변 저항 패턴(123)으로 채워질 수 있다.
도 24 를 참조하면, 도 9 의 제 3 절연층(63)에 개구부(69)가 형성될 수 있다. 상기 개구부(69)는 도 23 과 동일하게 선택 소자(59)들에 대응시키도록 복수 개 형성될 수 있다. 상기 개구부(69)는 평면도로 볼 때에 도 23 에서 대응하는 선택 소자(59)를 노출시킬 수 있다.
상기 개구부(69)는 상기 선택 소자(59)의 상면 및/또는 상기 제 2 절연층(53)의 상면에 대해서 소정의 경사각(θ2)을 가질 수 있다. 상기 개구부(69)의 경사각(θ2)은 도 10 의 상기 개구부(66)의 경사각(θ1)과 동일한 크기이거나 다른 크기일 수 있다.
상기 개구부(69)의 측벽은 상기 제 3 절연층(63)의 상면과 이어질 수 있다. 상기 개구부(69)의 측벽 및 상기 제 3 절연층(63)의 상면 사이의 접촉면은 소정의 곡률 반경을 가질 수 있다. 상기 곡률 반경은 도 10 의 곡률 반경과 동일한 크기이거나 다른 크기일 수 있다.
상기 제 3 절연층(63)을 포함하는 반도체 기판(23, W)이 도 1 의 물리 기상 증착 장비(2)에 투입될 수 있다. 이후, 도 11 을 참조한 공정들이 수행되어, 상기 제3 절연층(63) 상에 제1 가변 저항층(99)이 형성될 수 있다.
도 25 를 참조하면, 도 13 을 참조하는 공정들이 수행되어 상기 제 1 가변 저항층(99) 상에 제 2 가변 저항층(109)이 형성될 수 있다.
도 26 을 참조하면, 도 14 를 참조하는 공정들이 수행되어 상기 제 2 가변 저항층(109) 상에 제 3 가변 저항층(119)이 형성될 수 있다. 이 경우에, 상기 제 3 가변 저항층(119)은 제 1 및 2 가변 저항층들(99, 109)과 함께 가변 저항층(122)을 구성할 수 있다.
도 27 을 참조하면, 상기 가변 저항층(122)은 도 15와 유사하게, 비정질 영역(AR) 및 결정 영역(CR)을 포함할 수 있다. 상기 비정질 영역(AR)은 상기 개구부(69)의 측벽의 상부에 인접하거나 상기 제 3 절연층(63)의 상면 상에 형성될 수 있다.
상기 결정 영역(CR)은 개구부(69)의 중심축을 따라서 아래쪽에서 위쪽으로 좁아지면서 비정질 영역(AR)으로 둘러싸일 수 있다. 이 경우에도, 상기 가변 저항층(122)은 비정질 영역(AR) 및 결정 영역(CR)에 서로 다른 원소 농도들을 가질 수 있다.
이와는 다르게, 상기 가변 저항층(122)은 제 1 실시 예의 변형예에서 개시된 플라즈마 화학 기상 증착(PECVD) 장비를 사용해서 형성될 수도 있다. 상기 가변 저항층(122)은 제 1 실시 예의 다른 변형예에서 개시된 증착 소오스 물질을 사용해서 형성될 수도 있다.
도 28 을 참조하면, 상기 제 3 절연층(63)의 상면을 노출시키도록 도 27 의 상기 가변 저항층(122)을 CMP 등으로 평탄화하여 상기 개구부(69)에 가변 저항 패턴(123)이 형성될 수 있다. 상기 가변 저항 패턴(123)은 도 23 에서 하나의 상기 개구부(69)로 한정될 수 있다.
상기 가변 저항 패턴(123)은 상기 개구부(69)에 결정 영역(CR) 및 비정질 영역(AR)을 가질 수 있다.
도 29 을 참조하면, 상기 제 3 절연층(63) 상에 상부 전극(138)이 형성될 수 있다. 상기 상부 전극(138)은 제 3 절연층(63)을 노출시키도록 형성될 수 있다. 상기 제 3 절연막(63) 및 상부 전극(138) 상에 제 4 절연층(144)이 형성될 수 있다.
상기 제 4 절연층(144)에 관통홀(148)이 형성될 수 있다. 상기 관통홀(148)은 상부 전극(138)을 노출시킬 수 있다. 상기 관통홀(148)에 플러그(155)를 형성할 수 있다. 상기 제 4 절연층(144) 및 플러그(155) 상에 비트 라인(165)이 형성될 수 있다.
이를 통해서, 상기 비트 라인(165)은 반도체 기판(23, W), 선택 소자(59), 가변 저항 패턴(121), 상부 전극(138)과 함께 가변 저항 메모리 소자(170)를 구성할 수 있다.
도 30a 내지 30d는 본 발명의 기술적 사상을 설명하기 위한 도면들이다.
도 30a를 참조하면, 도 10 의 개구부(66) 내부에 제 1 충진물(95a)이 제 1 수평 두께(Wh1) 및 제 1 수직 두께(Wv1)로 형성될 수 있다. 상기 제 1 수평 두께(Wh1)와 상기 제 1 수직 두께(Wv1)는 실질적으로 동일하거나 유사할 수 있다.
즉, 상기 제 1 충진물(95a)은 컨포멀하게 증착될 수 있다. 상기 제 1 수평 두께(Wh1)은 약 300Å 일 수 있다.
도 30b를 참조하면, 상기 제 1 충진물(95a)이 제 2 수평 두께(Wh2) 및 제 2 수직 두께(Wv2)를 가진 제 2 충진물(95b)로 형성될 수 있다. 상기 제 2 수평 두께(Wh2)와 상기 제 2 수직 두께(Wv2)도 실질적으로 동일하거나 유사할 수 있다.
즉, 상기 제 2 충진물(95b)도 컨포멀하게 증착될 수 있다. 상기 제 2 수평 두께(Wh2)는 약 500Å 일 수 있다. 도 30a 내지 30c에서, 상기 제 1 및 제 2 수직 두께들(Wv1, Wv2)은 상기 제 3 절연층(63) 상에 형성된 상기 제 1 및 제 2 충진물들(95a, 95b)의 두께로 이해될 수도 있고, 상기 제 1 및 제 2 수평 두께들(Wh1, Wh2)은 상기 개구부(66)의 측벽 상에 형성된 상기 제 1 및 제 2 충진물들(95a, 95b)의 두께로 이해될 수 있다.
도 30c를 참조하면, 상기 제 2 충진물(95b)이 제 3 수평 두께(Wh3) 및 제 3 수직 두께(Wv3)를 가진 제 3 충진물(95c)로 형성될 수 있다. 상기 제 3 수평 두께(Wh3)보다 상기 제 3 수직 두께(Wv3)가 충분히 클 수 있다. 즉, 상기 제 3 충진물(95c)은 충진 특성이 우수할 수 있다.
상기 제 3 수평 두께(Wh3)는 약 700Å 일 수 있다. 도 30b 및 30c를 참조하면, 본 발명의 기술적 사상에 의하면, 상기 개구부(66) 내에 충진물을 충진하는 공정은 특정한 두께에서 원자의 기화 및 응축 현상이 활발하게 일어날 수 있다는 것이 설명된다.
본 발명의 기술적 사상에 의한 공정이 다양하게 응용될 경우, 공정 조건들에 따라 특정한 두께는 다양하게 변할 수 있을 것이다. 상기 제 3 수직 두께는 상기 개구부(66) 내에 형성된 상기 제3 충진물(95c)의 수직 두께로 이해될 수 있고, 상기 제 3 수평 두께(Wh3)는 상기 개구부(66)의 측벽 상에 형성된 상기 제 3 충진물들(95c)의 두께로 이해될 수 있다.
도 30d를 참조하면, 상기 제 3 충진물(95c)는 결정 영역(CR) 및 비정질 영역(AR)을 포함한다. 상기 결정 영역(CR) 및 상기 비정질 영역(AR)은 공정 조건에 따라 다양한 체적으로 형성될 수 있다. 예를 들어, 상기 결정 영역(CR)은 상기 개구부(66)의 저면부로부터 위로 확장되는 모양으로 형성될 수 있다.
상기 결정 영역(CR)과 상기 비정질 영역(AR)의 경계면들(B1, B2, B3)이 다양하게 형성될 수 있다. 상기 경계면들(B1, B2, B3)은 수직하게 형성되지는 않지만, 수직해지려는 경향을 보일 수 있다. 예를 들어, 상기 경계면들(B1, B2, B3)은 공정 조건들에 따라 상기 개구부(66)의 저면부로부터 상기 개구부의 입구 부분까지 다양하게 위치할 수 있다.
또한, 상기 개구부(66)의 측벽의 경사각(θM) 에 따라 상기 경계면들(B1, B2, B3)의 위치가 다양해질 수 있다. 예를 들어, 상기 경사각(θM)이 직각에 가까울수록 상기 경계면들(B1, B2, B3)은 상기 개구부(66)의 측벽의 중간에 머물 수 있다.
즉, 이 경우, 상기 결정 영역(CR)은 상기 개구부(66)의 저면부에서 상기 개구부(66)의 입구 부분에서 보다 넓은 단면적 및/또는 큰 체적으로 형성될 수 있다.
도 31a 및 31b 는 도 15 의 절단선 Ⅲ-Ⅲ' 를 따라 취해서 가변 저항 패턴의 원소들을 보여주는 농도 그래프(Concentration Graph)이다.
도 31a 및 31b 를 참조하면, 도 15 의 절단선 Ⅲ-Ⅲ' 를 따라 취해서, 상기 가변 저항 패턴내 원소 농도들이 TEMEDS(Transmission Electron Microscope Energy Dispersive Spectrometer) 장비를 사용하여 측정되었다.
도 31a에서, X 축은 상기 제3 절연층(63) 및 상기 개구부(66)의 횡단면의 폭이고, Y 축은 Ge의 농도이다. 상기 가변 저항층(120)이 '게르마늄/안티몬/텔레륨(GeSbTe)' 을 포함하는 경우를 측정하였다.
상기 게르마늄(Ge)의 농도는 비정질 영역(AR)에서 결정 영역(CR)보다 높다. 따라서, 상기 가변 저항층(120)의 비정질 영역(AR)에서 게르마늄이 기화 및/또는 이동하지 않음을 알 수 있다.
도 31b에서, X 축은 상기 제3 절연층(63) 및 상기 개구부(66)의 횡단면의 폭이고, Y 축은 안티몬(Sb) 또는 텔루륨(Te)의 농도이다. 상기 안티몬(Sb) 또는 텔루륨(Te)의 농도는 비정질 영역(AR)에서 결정 영역(CR)보다 낮다. 따라서, 상기 가변 저항층(120)의 결정 영역(CR)에서 안티몬(Sb) 및/또는 텔루륨(Te)이 기화, 이동 및 응축함을 알 수 있다.
도 31a 및 31b에서, 상기 농도 그래프들은 각 영역들(CR, AR)에서 상대적인 농도 경향을 설명하기 위한 것이며, 절대적 비교를 의미하는 것이 아니다. 따라서, 상기 결정 영역(CR)일지라도 게르마늄(Ge) 원자 수가 안티몬(Sb) 또는 텔루륨(Te)보다 많을 수도 있고, 상기 비정질 영역(AR)일지라도, 안티몬(Sb) 또는 텔루륨(Te) 원자 수가 게르마늄(Ge)보다 많을 수 있다.
도 31a 및 31b를 다시 참조하면, 상기 결정 영역(CR)에서는 구성 원소들의 전체 결합 중, '게르마늄/안티몬/텔레륨(GeSbTe)'이 안정적으로 결합한 ' Ge2Sb2Te5' 결합이 다른 결합들보다 상대적으로 많이 분포 또는 존재할 수 있고, 상기 비정질 영역(AR)에서는 '게르마늄/안티몬/텔레륨(GeSbTe)'이 안정적으로 결합한 ' Ge2Sb2Te5' 결합이 다른 결합들보다 상대적으로 적게 분포 또는 존재할 수 있다.
도 32 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 메모리 카드(Memory Card)이다. 도 32 를 참조하면, 본 발명의 기술적 사상에 따르는 메모리 카드(199)는 메모리(Memory, 192) 및 메모리 컨트롤러(Memory Controller, 196)를 포함할 수 있다. 상기 메모리(192)는 본 발명의 다양한 실시예들에 의한 가변 저항 메모리 소자들(170A, 170B)을 포함할 수 있다. 상기 컨트롤러(196)는 메모리(192)와 전기적으로 접속해서 메모리(192)를 컨트롤할 수 있다. 이 경우에, 상기 컨트롤러(196)는 메모리 카드(199)와 전기적으로 접속하는 외부 장치(External Device)의 컨트롤 신호를 바탕으로 메모리(192)를 컨트롤할 수 있다.
도 33 은 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 장치(Mobile Device)이다.
도 33 을 참조하면, 본 발명의 기술적 사상에 따르는 모바일 장치(210)는 메모리(201), 메모리 컨트롤러(203)를 포함할 수 있다. 상기 메모리(201)는 본 발명의 다양한 실시예들에 의한 가변 저항 메모리 소자들(170A, 170B)을 포함할 수 있다. 상기 메모리 컨트롤러(203)는 메모리(201)와 전기적으로 접속할 수 있다.
상기 모바일 장치(210)는 인코더/디코더 EDC(Encoder and Decoder EDC, 205), 프레젠테이션 컴포넌트(Presentation Component, 207), 및 인터페이스(Interface, 209)를 더 포함할 수 있다. 상기 인코더/디코더 EDC(205)는 메모리(201) 및 메모리 컨트롤러(203)와 전기적으로 접속할 수 있다.
상기 인코더/디코더 EDC(205)는 메모리 컨트롤러(203)를 통해서 메모리(201)와 데이터를 교환할 수 있다. 상기 인코더/디코더 EDC(205)는 점선을 따라서 메모리(201)와 직접적으로 데이터를 교환할 수도 있다. 이 경우에, 상기 인코더/디코더 EDC(205)는 데이터를 인코딩해서 메모리(201)에 인코드된 데이터를 저장할 수 있다.
더불어서, 상기 인코더/디코더 EDC(205)는 메모리(201)의 출력 데이터를 디코딩할 수 있다. 상기 인코더/디코더 EDC(205)는 프레젠테이션 컴포넌트(207) 및 인터페이스(209)와 전기적으로 접속할 수 있다. 상기 프레젠데이션 컴포넌트(207)는 메모리(201) 및/ 또는 인코더/디코더 EDC(205)에 의해서 디코드된 데이터를 유저(User)에게 나타낼 수 있다.
상기 인터페이스(209)는 인코더/디코더 EDC(205)와 데이터를 교환할 수 있다. 상기 인터페이스(209)는 메모리(201)의 데이터를 출력시킬 수 있다. 상기 모바일 장치(210)는 MP3, Video Player, Video, Audio Player 를 포함할 수 있다.
도 34 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 컴퓨터 시스템(Computer System)이다.
도 34 를 참조하면, 본 발명의 기술적 사상에 따르는 컴퓨터 시스템(229)은 중앙 처리 장치(Central Processing Unit; CPU, 223) 및 메모리(226)를 포함할 수 있다. 상기 중앙 처리 장치(223)는 메모리(226)와 전기적으로 접속할 수 있다. 상기 메모리(226)는 본 발명의 다양한 실시예들에 의한 가변 저항 메모리 소자들(170A, 170B)을 포함할 수 있다.
상기 컴퓨터 시스템(229)은 퍼서널 컴퓨터(Personal Computer), 퍼서널 데이터 어시스턴트(Personal Data Assistant) 를 포함할 수 있다.
도 35 는 본 발명의 기술적 사상에 따르는 가변 저항 메모리 소자를 포함하는 모바일 시스템(Mobile System)이다.
도 35 를 참조하면, 본 발명의 기술적 사상에 따르는 모바일 시스템(240)은 인터페이스(231), 메모리(233), 입력/ 출력 장치(236) 및 컨트롤러(239)를 포함할 수 있다. 상기 인터페이스(231)는 버스(237)를 통해서 메모리(233), 입력/ 출력 장치(236) 및 컨트롤러(239)와 전기적으로 접속할 수 있다.
상기 인터페이스(231)는 외부 시스템(Enternal System)과 데이터를 교환할 수 있다. 상기 메모리(233)는 본 발명의 다양한 실시예들에 의한 가변 저항 메모리 소자들(170A, 170B)을 포함할 수 있다. 상기 메모리(233)는 컨트롤러(239) 및/ 또는 데이터에 의해서 수행된 명령(Command)을 저장할 수 있다.
상기 컨트롤러(239)는 마이크로 프러세서(Microprocessor), 디지털 프로세서(Digital Processor), 또는 마이크로 컨트롤러(Microcontroller) 를 포함할 수 있다. 상기 모바일 시스템(240)은 PDA, 휴대용 컴퓨터(Portable Computer), 웹 테블릿(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), or 디지털 뮤직 플레이어(Digital Music Player) 를 포함할 수 있다.
2; 물리 기상 증착 장치,
23, W; 반도체 기판,
29; 활성 영역,
35; 워드 라인,
59; 선택 소자,
66, 69; 개구부,
120, 122; 가변 저항층
121, 123; 가변 저항 패턴
165; 비트 라인,
170A, 170B; 반도체 장치.
23, W; 반도체 기판,
29; 활성 영역,
35; 워드 라인,
59; 선택 소자,
66, 69; 개구부,
120, 122; 가변 저항층
121, 123; 가변 저항 패턴
165; 비트 라인,
170A, 170B; 반도체 장치.
Claims (10)
- 반도체 기판 상에 다이오드를 형성하고,
상기 다이오드 상에 하부 전극을 형성하고,
상기 하부 전극 상에 개구부를 갖는 절연층을 형성하고,
상기 개구부를 채우는 가변 저항층을 형성하되,
상기 가변 저항층은 상기 개구부의 측벽에 접하는 비정질 영역 및 상기 가변 저항층의 상부로부터 상기 하부 전극과 접하도록 연장되는 결정 영역을 포함하고, 및
상기 가변 저항층 상에 상부 전극을 형성하는 것을 포함하는 가변 저항 메모리 소자의 형성 방법. - 제 1 항에 있어서,
상기 가변 저항층은,
기화열이 200kJ/mol 이상인 제 1 원소,
기화열이 200kJ/mol 이하인 칼코겐 원소, 및
금속 원소, 준금속 원소 및 비금속 원소 중 적어도 하나를 포함하는 가변 저항 메모리 소자의 형성 방법. - 제 2 항에 있어서,
상기 제 1 원소의 농도는 상기 결정 영역에서 상대적으로 낮고, 상기 비정질 영역에서 상대적으로 높은 가변 저항 메모리 소자의 형성 방법. - 제 3 항에 있어서,
상기 결정 영역에서 상기 칼코겐 원소의 농도는 상기 비정질 영역에서 상기 칼코겐 원소의 농도보다 높은 가변 저항 메모리 소자의 형성 방법. - 제 4 항에 있어서,
상기 제 1 원소는 게르마늄을 포함하는 가변 저항 메모리 소자의 형성 방법. - 제 2 항에 있어서,
상기 가변 저항층은, 기화열이 200kJ/mol 이하인 제 2 원소를 더 포함하는 가변 저항 메모리 소자의 형성 방법. - 제 6 항에 있어서,
상기 제 1 원소는 게르마늄(Ge)을 포함하고,
상기 칼코겐 원소는 텔루륨(Te)을 포함하고, 및
상기 제 2 원소는 안티몬(Sb)을 포함하는 가변 저항 메모리 소자의 형성 방법. - 제 7 항에 있어서,
상기 결정 영역의 Ge2Sb2Te5 함량은 상기 비정질 영역의 Ge2Sb2Te5의 함량보다 많은 가변 저항 메모리 소자의 형성 방법. - 공정 챔버 내에 위치하는 기판 척킹 부재 및 타겟(Target)을 포함하는 증착 장비를 준비하되, 상기 기판 척킹 부재는 히터를 포함하며, 상기 타겟은 증착 소스 물질을 포함하고,
개구부(Opening)를 가지는 절연층을 포함하는 반도체 기판을 상기 공정 챔버 내에 투입하여 상기 기판 척킹 부재 상에 안착시키고,
상기 공정 챔버에 공정 가스를 투입하여 플라즈마 상태로 여기시키고,
상기 플라즈마 상태의 공정 가스를 상기 타겟에 충돌시켜 상기 타겟으로부터 증착 소오스 물질을 분리시키고,
상기 증착 소오스 물질을 상기 절연층의 상면에 증착하여, 상기 개구부를 부분적으로 채우는 제 1 증착층을 형성하고, 및
상기 제 1 증착층 상에 제 2 증착층을 형성하는 것을 포함하되,
상기 제 2 증착층을 형성하는 것은 상기 제 1 증착층에 포함된 증착 소오스 물질의 일부가 부분적으로 기화되고, 상기 기화된 증착 소오스 물질이 상기 개구부의 내부로 이동하여, 상기 개구부를 더 채우는 것을 포함하고,
상기 증착 소오스 물질은,
200 kJ/mol 이상의 기화열을 갖는 제 1 원소,
칼코겐족의 제 2 원소, 및
200kJ/mol 이하의 기화열을 갖는 제 3 원소를 포함하는 가변 저항 메모리 소자의 형성 방법. - 반도체 기판 상에 워드 라인을 형성하고,
상기 워드 라인 상에 상기 워드 라인을 부분적으로 노출하는 제 1 접속홀을 포함하는 제 1 절연층을 형성하고,
상기 제 1 접속홀 내에 스위칭 소자를 형성하고,
상기 제 1 절연층 상에 상기 스위칭 소자를 부분적으로 노출하는 제 2 접속홀을 포함하는 제 2 절연층을 형성하고,
상기 제 2 접속홀 내에 상기 스위칭 소자와 연결되는 하부 전극을 형성하고,
상기 제 2 절연층 상에 상기 하부 전극을 부분적으로 노출하는 개구부을 갖는 제 3 절연층을 형성하고,
상기 개구부를 포함하는 상기 제 3 절연층 상에 가변 저항층을 형성하되, 상기 가변 저항층은 200 kJ/mol 이상의 기화열을 갖는 제 1 원소, 200kJ/mol 이하의 기화열을 갖는 칼코겐족 원소 및 적어도 하나의 제 2 원소를 포함하며, 상기 제 2 원소는 금속 원소, 준금속 원소 또는 비금속 원소를 포함하고,
상기 칼코겐족 원소 및 상기 제 2 원소 중 일부가 상기 제 3 절연층의 상부로부터 상기 개구부의 내부로 이동하도록 상기 가변 저항층을 가공하되, 상기 가공된 가변 저항층은 상기 개구부의 측벽과 접하는 비정질 영역 및 상기 가공된 가변 저항층의 상부로부터 상기 하부 전극과 접하도록 연장되는 결정질 영역을 포함하고,
상기 제 3 절연층 상에 위치하는 상기 가변 저항층의 일부를 제거하여 가변 저항 패턴을 형성하고,
상기 가변 저항 패턴 상에 상부 전극을 형성하는 것을 포함하는 가변 저항 메모리 소자의 형성 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100122824A KR101781483B1 (ko) | 2010-12-03 | 2010-12-03 | 가변 저항 메모리 소자의 형성 방법 |
| US13/241,315 US8580606B2 (en) | 2010-12-03 | 2011-09-23 | Method of forming resistance variable memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100122824A KR101781483B1 (ko) | 2010-12-03 | 2010-12-03 | 가변 저항 메모리 소자의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120061490A KR20120061490A (ko) | 2012-06-13 |
| KR101781483B1 true KR101781483B1 (ko) | 2017-09-26 |
Family
ID=46162620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100122824A KR101781483B1 (ko) | 2010-12-03 | 2010-12-03 | 가변 저항 메모리 소자의 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8580606B2 (ko) |
| KR (1) | KR101781483B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140262754A1 (en) | 2013-03-15 | 2014-09-18 | Semicat, Inc. | Physical vapor deposition methods and systems to form semiconductor films using counterbalance magnetic field generators |
| US9380692B2 (en) | 2009-08-31 | 2016-06-28 | Samsung Electronics Co., Ltd. | Apparatus and arrangements of magnetic field generators to facilitate physical vapor deposition to form semiconductor films |
| KR102247017B1 (ko) * | 2014-03-03 | 2021-04-30 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR20150108176A (ko) * | 2014-03-17 | 2015-09-25 | 에스케이하이닉스 주식회사 | 상변화층을 구비한 반도체 집적 회로 장치의 제조방법 |
| CN106257937A (zh) * | 2016-04-29 | 2016-12-28 | 歌尔股份有限公司 | 一种发声装置及金属塑胶件的制备方法 |
| US10818839B2 (en) | 2018-03-15 | 2020-10-27 | Samsung Electronics Co., Ltd. | Apparatus for and method of fabricating semiconductor devices |
| US10566530B2 (en) | 2018-03-15 | 2020-02-18 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor devices |
| US10454025B1 (en) * | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100038614A1 (en) * | 2008-08-14 | 2010-02-18 | Micron Technology, Inc. | Methods of forming a phase change material, a phase change material, a phase change random access memory device including the phase change material, and a semiconductor structure including the phase change material |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6764894B2 (en) | 2001-08-31 | 2004-07-20 | Ovonyx, Inc. | Elevated pore phase-change memory |
| KR100612906B1 (ko) | 2004-08-02 | 2006-08-14 | 삼성전자주식회사 | 상변화 기억 소자의 형성 방법 |
| KR20090013419A (ko) * | 2007-08-01 | 2009-02-05 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR101394263B1 (ko) * | 2008-02-19 | 2014-05-14 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
-
2010
- 2010-12-03 KR KR1020100122824A patent/KR101781483B1/ko active IP Right Grant
-
2011
- 2011-09-23 US US13/241,315 patent/US8580606B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100038614A1 (en) * | 2008-08-14 | 2010-02-18 | Micron Technology, Inc. | Methods of forming a phase change material, a phase change material, a phase change random access memory device including the phase change material, and a semiconductor structure including the phase change material |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20120061490A (ko) | 2012-06-13 |
| US20120142141A1 (en) | 2012-06-07 |
| US8580606B2 (en) | 2013-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101781483B1 (ko) | 가변 저항 메모리 소자의 형성 방법 | |
| US10217936B2 (en) | Apparatuses including electrodes having a conductive barrier material and methods of forming same | |
| US10693063B2 (en) | Methods of forming a memory structure | |
| US20180219153A1 (en) | Semiconductor Constructions, Methods of Forming Memory, and Methods of Forming Vertically-Stacked Structures | |
| US9299930B2 (en) | Memory cells, integrated devices, and methods of forming memory cells | |
| US8618524B2 (en) | Phase change memory with various grain sizes | |
| US8120006B2 (en) | Non-volatile memory device | |
| US20060091492A1 (en) | Depositing titanium silicon nitride films for forming phase change memories | |
| TW201530658A (zh) | 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構 | |
| JP2011165854A (ja) | 記憶装置及びその製造方法 | |
| US20070166980A1 (en) | Chemical vapor deposition chamber for depositing titanium silicon nitride films for forming phase change memory devices | |
| KR20090116500A (ko) | 상변화 메모리 장치 및 그 형성 방법 | |
| TW201921651A (zh) | 三維記憶體陣列 | |
| KR20120077505A (ko) | 비휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| US20140158972A1 (en) | Memory Cells and Methods of Forming Memory Cells | |
| KR20220079632A (ko) | 티타늄 실리콘 나이트라이드 장벽 층 | |
| US11037991B2 (en) | Variable resistance memory device | |
| CN112951990B (zh) | 三维相变存储器及其制备方法 | |
| CN116801641A (zh) | 半导体结构及其形成方法和三维存储结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |