KR100612906B1 - 상변화 기억 소자의 형성 방법 - Google Patents

상변화 기억 소자의 형성 방법 Download PDF

Info

Publication number
KR100612906B1
KR100612906B1 KR1020040060931A KR20040060931A KR100612906B1 KR 100612906 B1 KR100612906 B1 KR 100612906B1 KR 1020040060931 A KR1020040060931 A KR 1020040060931A KR 20040060931 A KR20040060931 A KR 20040060931A KR 100612906 B1 KR100612906 B1 KR 100612906B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
material film
heat treatment
contact hole
Prior art date
Application number
KR1020040060931A
Other languages
English (en)
Other versions
KR20060012182A (ko
Inventor
호리이
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040060931A priority Critical patent/KR100612906B1/ko
Priority to US11/071,729 priority patent/US7498064B2/en
Publication of KR20060012182A publication Critical patent/KR20060012182A/ko
Application granted granted Critical
Publication of KR100612906B1 publication Critical patent/KR100612906B1/ko
Priority to US11/843,847 priority patent/US7575776B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

상변화 기억 소자의 형성 방법을 제공한다. 이 방법에 따르면, 기판 상에 가열 전극을 형성하고, 기판 전면을 덮는 절연층을 형성한다. 절연층을 패터닝하여 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하고, 콘택홀을 갖는 기판에 상변화 물질막을 증착한다. 레이저 빔을 이용한 레이저 열처리를 수행하여 증착된 상변화 물질막을 리플로우한다. 리플로우된 상변화 물질막을 패터닝하여 상변화 물질 패턴을 형성한다.

Description

상변화 기억 소자의 형성 방법{METHODS OF FORMING PHASE CHANGE MEMORY DEVICES}
도 1 및 도 2는 종래의 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도이다.
도 3 내지 도 6은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명에 따른 레이저 열처리를 설명하기 위한 평면도이다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법의 변형예를 설명하기 위한 단면도들이다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 특히, 상변화 기억 소자의 형성 방법에 관한 것이다.
반도체 소자 중에 상변화 기억 소자는 전원 공급이 중단될지라도, 저장된 데 이타들이 소멸되지 않는 비휘발성 특성을 갖는다. 상변화 기억 소자의 단위 셀은 데이타 저장 요소로서, 상변화 물질을 사용한다. 상변화 물질은 2개의 안정된 상태를 갖는다. 즉, 상변화 물질은 공급되는 열의 온도 및 열의 공급 시간에 따라, 비정질 상태 및 결정 상태로 변환된다. 비정질 상태의 상변화 물질은 결정 상태의 상변화 물질에 비하여 높은 비저항을 갖는다. 이에 따라, 상변화 물질의 상태에 따라, 상변화 물질을 통하여 흐르는 전류량이 달라진다. 이러한 전류량의 차이를 이용하여 상변화 기억 셀에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다. 현재, 널리 알려진 상변화 물질은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)의 화합물인 GST(Ge-Sb-Te)이다.
상변화 물질에 공급되는 열은 주울 열(Joule' heat)을 이용한다. 즉, 상기 상변화 물질과 연결된 가열 전극으로 전류를 공급함으로써, 주울 열이 발생되어 상변화 물질에 공급된다. 공급되는 전류량을 조절함으로써, 상변화 물질에 공급되는 열의 온도를 조절할 수 있다.
상변화 물질의 상태를 변화시키기 위해서는 높은 열이 요구된다. 예컨대, GST를 비정질 상태로 변화시키기 위해서는 약 630℃의 용융점 부근의 열을 공급하여야 한다. 이에 따라, 프로그램 또는 소거 동작을 위하여 공급되는 전류량이 매우 증가될 수 있다. 그 결과, 상변화 기억 소자의 소비전력이 증가된다. 또한, 많은 전류량을 컨트롤 하기 위하여 상변화 기억 소자내의 모스 트랜지스터의 채널 폭이 증가되어 상변화 기억 소자를 고집적화하는데 큰 제약이 따른다.
도 1 및 도 2는 종래의 상변화 기억 소자의 형성 방법을 설명하기 위한 단면 도이다.
도 1 및 도 2를 참조하면, 반도체 기판(1) 상에 하부 절연층(2)이 형성하고, 상기 하부 절연층(2) 상에 가열 전극(3)을 형성한다. 상기 가열 전극(3)을 덮는 상부 절연층(4)을 형성하고, 상기 상부 절연층(4)을 패터닝하여 상기 가열 전극(3)의 소정영역을 노출시키는 콘택홀(5)을 형성한다. 상기 반도체 기판(1) 전면에 상기 콘택홀(5)을 채우는 상변화 물질막(6)을 형성한다. 상기 상변화 물질막(6)은 GST로 형성한다.
상기 상변화 물질막(6)을 패터닝하여 상기 가열 전극(3)과 접속하는 상변화 물질 패턴(6a)을 형성한다.
상술한 종래의 상변화 기억 소자 및 그 형성 방법에 있어서, 프로그램 또는 소거를 위한 전류량을 감소시키기 위한 일 방법은 상기 콘택홀(5)의 폭을 감소시키는 방법이 있다. 즉, 상기 상변화 물질 패턴(6a)과 상기 가열 전극(3)간의 접촉 면적을 감소시켜 요구되는 전류량을 감소시킬 수 있다.
하지만, 상기 콘택홀(5)의 폭이 감소됨에 따라, 상기 콘택홀(5)의 종횡비가 증가되어 상기 콘택홀(5) 내에 보이드(7)가 발생할 수 있다. 특히, 상기 GST는 일반적으로 스퍼터링 방식으로 형성되기 때문에, 상기 보이드(7)의 발생이 심화될 수 있다. 상기 상변화 물질 패턴(6a)을 비정질 상태로 변화시킬 경우(ex, 프로그램 동작이라 할 수 있음), 상기 상변화 물질 패턴(6a)과 상기 가열 전극(3)의 계면에는 약 630℃의 열이 발생한다. 이에 따라, 상기 상변화 물질 패턴(6a)의 성분 중에 용융점이 약 445℃인 텔루리움(Te)이 상기 보이드(7)내로 먼저 증발될 수 있다. 그 결과, 상기 상변화 물질 패턴(6a)의 성분이 변화될 수 있다(즉, 텔루리움이 결핌됨). 이로써, 상기 상변화 물질 패턴(6a)은 고유 특성을 잃어버려 상변화 기억 소자의 불량이 발생할 수 있다.
한편, 상기 보이드(7)를 방지하기 위하여, 상기 상변화 물질막(6)을 증착한 후에, 상기 상변화 물질막(6)을 리플로우(reflow) 시킬 수 있다. 상기 리플로우 공정은 상기 상변화 물질막(6)의 용융점 부근 또는 용융점 보다 높은 공정온도로 수행한다. 상기 상변화 물질막(6)의 리플로우 공정을 위한 일반적으로 널리 알려진 기술은 퍼니스 열 공정(furnace thermal process) 또는 급속 열 공정(rapid thermal process)이다.
상기 급속 열 공정 또는 상기 퍼니스 열 공정은 약 630℃ 이상의 공정온도에서 수십초 내지 수시간의 공정시간으로 수행된다. 이로써, 상기 보이드(7)가 채워질 수 있다. 하지만, 상기 공정시간이 장시간(수십초 내지 수시간) 수행됨으로써, 상기 보이드(7)가 채워지기 전에, 상기 보이드(7)내로 상기 상변화 물질막(6)의 텔루리움(Te)이 증발될 수 있다. 이로 인하여, 상기 급속 또는 퍼니스 열 공정들을 수행하여 상기 상변화 물질막(6)이 리플로우된 후에도, 상기 콘택홀(5)내의 상변화 물질막(6)의 성분이 변화될 수 있다. 즉, 상기 콘택홀(5)내의 상변화 물질막(6)의 일부분은 텔루리움이 밀집되고, 또 다른 부분은 텔루리움이 결핍될 수 있다. 또한, 상기 급속 열 공정 또는 퍼니스 열 공정에 의한 리플로우 공정시, 상기 상변화 물질막(6)의 상부표면에서도 증발 현상이 발생될 수 있다. 이로 인하여, 상기 상변화 물질막(6)의 상부표면 부근의 성분이 변화될 수 있으며, 상기 상변화 물질막(6)의 두께가 감소될 수 있다. 결과적으로, 상기 상변화 물질 패턴(6a)의 특성이 열화되어 상변화 기억 소자의 불량이 유발될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 보이드를 방지할 수 있는 상변화 기억 소자의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 물질의 성분 변화를 최소화할 수 있는 상변화 기억 소자의 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상변화 물질의 증발을 최소화할 수 있는 상변화 기억 소자의 형성 방법을 제공하는데 있다.
상술한 기술적 과제들을 해결하기 위한 상변화 기억 소자의 형성 방법을 제공한다. 이 방법은 다음의 단계들을 포함한다. 기판 상에 가열 전극을 형성하고, 상기 기판 전면을 덮는 절연층을 형성한다. 상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 갖는 기판에 상변화 물질막을 증착한다. 레이저 빔을 이용한 레이저 열처리를 수행하여 상기 증착된 상변화 물질막을 리플로우한다. 상기 리플로우된 상변화 물질막을 패터닝하여 상변화 물질 패턴을 형성한다.
구체적으로, 상기 레이저 열처리는 빔 슬롯을 통하여 방사된 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행할 수 있다. 상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것이 바람직하다.
본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 기판 상에 가열 전극을 형성하고, 상기 기판 전면을 덮는 절연층을 형성한다. 상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하고, 상기 콘택홀을 갖는 기판에 상변화 물질막을 증착한다. 상기 증착된 상변화 물질막 상에 투과 캐핑막을 형성한다. 레이저 빔을 이용하는 레이저 열처리를 수행하여 상기 증착된 상변화 물질막을 리플로우한다. 상기 투과 캐핑막 및 상기 리플로우된 상변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴 및 투과 캐핑 패턴을 형성한다. 상기 투과 캐핑막은 상기 콘택홀의 외부에 형성된다.
구체적으로, 상기 레이저 열처리는 빔 슬롯을 통하여 방사된 상기 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행할 수 있다. 상기 증착된 상변화 물질막에 의하여 상기 콘택홀 내에 밀폐된 보이드가 형성될 수 있다. 상기 밀폐된 보이드는 상기 레이저 열처리에 의해 제거된다. 상기 투과 캐핑막은 상기 레이저 빔의 투과율이 40% 이상인 물질로 형성할 수 있다. 상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것이 바람직하다.
본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법은 다음의 단계들을 포함할 수 있다. 기판 상에 가열 전극을 형성하고, 상기 기판 전면을 덮는 절연층을 형성한다. 상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시 키는 콘택홀을 형성하고, 상기 콘택홀을 갖는 기판에 상변화 물질막을 증착한다. 레이저 빔을 이용하는 레이저 열처리를 수행하여 상기 증착된 상변화 물질막을 리플로우한다. 상기 리플로우된 상변화 물질막 상에 베리어막을 형성하고, 상기 베리어막 및 상기 리플로우된 상변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴 및 베리어 패턴을 형성한다.
구체적으로, 상기 레이저 열처리는 빔 슬롯을 통하여 방사된 상기 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행할 수 있다. 상기 증착된 상변화 물질막에 의하여 상기 콘택홀내에 상부가 오픈된 보이드가 형성될 수 있다. 상기 오픈된 보이드는 상기 레이저 열처리에 의해 제거된다. 이와는 달리, 상기 증착된 상변화 물질막에 의하여 상기 콘택홀내에 밀폐된 보이드가 형성될 수 있다. 상기 밀폐된 보이드는 상기 레이저 열처리에 의해 제거된다. 상기 베리어 패턴은 도전성 금속질화물로 형성하는 것이 바람직하다. 상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층(또는 막)이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
(제1 실시예)
도 3 내지 도 6은 본 발명의 일 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 반도체 기판(100, 이하, 기판이라고 함) 상에 하부 층간절연막(102)을 형성하고, 상기 하부 층간 절연막(102) 상에 가열 전극(104)을 형성한다. 상기 하부 층간 절연막(102)은 실리콘 산화막으로 형성할 수 있다. 상기 가열 전극(104)은 상기 하부 층간절연막(102)을 관통하여 상기 기판(100)과 접속하는 콘택플러그(미도시함)에 의하여 상기 기판(100)과 전기적으로 접속할 수 있다. 상기 하부 콘택플러그가 접속하는 기판(100)에는 모스 트랜지스터의 소오스/드레인 영역(미도시함)이 배치될 수 있다.
상기 가열 전극(104)은 상변화 물질과의 반응성이 매우 낮은 도전 물질로 이루어지는 것이 바람직하다. 예컨대, 상기 가열 전극(104)은 도전성 금속질화물로 형성될 수 있다. 구체적으로, 상기 가열 전극(104)은 TiN, TaN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, TiON, TiAlON, WON 또는 TaON등의 단일막 혹은 그들의 조합막으로 형성할 수 있다. 상기 도전성 금속질화물은 물리기상 증착법, 화학기상 증착법 또는 원자층 적층법으로 형성할 수 있다.
상기 가열 전극(104)을 덮는 절연층(106)을 상기 기판(100) 전면에 형성한다. 상기 절연층(106)은 실리콘산화막, 실리콘 질화막, 실리콘 산화질화막, 알루미늄 산화막(Al2O3), 알루미늄 질화막(AlN), 또는 티타늄산화막(TiO2)등의 단일막, 혹은 그들의 복합막으로 형성할 수 있다. 상기 절연층(106)은 화학기상 증착법, 물리기상 증착법 또는 원자층 적층법등으로 형성할 수 있다. 상기 절연층(106)을 패터닝하여 상기 가열 전극(104)의 소정영역을 노출시키는 콘택홀(108)을 형성한다.
상기 콘택홀(108)을 갖는 기판(100) 전면에 상변화 물질막(110)을 증착한다. 상기 상변화 물질막(110)은 칼코게나이트(chalcogenide) 원소인 Te 및 Se 중 선택된 적어도 하나를 포함하고, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, P, O, N 중에 적어도 하나를 포함하는 화합물로 형성할 수 있다. 예컨대, 상기 상변화 물질막(110)은 Ge-Sb-Te, As-Sb-Te, As-Ge-Sb-Te, Sn-Sb-Te, Ag-In-Sb-Te, In-Sb-Te, 5A족 원소-Sb-Te, 6A족 원소-Sb-Te, 5A족 원소-Sb-Se 또는 6A족 원소-Sb-Se 등의 물질로 형성할 수 있다. 상기 상변화 물질막(110)은 물리기상 증착법인 스퍼터링 방식으로 증착할 수 있다. 이와는 달리, 상기 상변화 물질막(110)은 다른 형태의 증착법으로 형성할 수도 있다. 상기 상변화 물질막(110)을 증착할때, 상기 콘택홀(108)의 종횡비에 의해, 상기 콘택홀(108)내에 보이드(112)가 발생할 수 있다.
상기 증착된 상변화 물질막(110) 상에 투과 캐핑막(114)을 형성한다. 이때, 상기 투과 캐핑막(114)은 상기 콘택홀(108)의 외부에 형성되는 것이 바람직하다. 즉, 상기 콘택홀(108) 내에는 상기 투과 캐핑막(114)이 형성되지 않는다. 상기 보이드(112)의 상부는 상기 증착된 상변화 물질막(110)에 의해 밀폐되어 있다. 이에 따라, 상기 투과 캐핑막(114)은 상기 콘택홀(108)의 외부, 특히, 상부(over)에 형성된다. 상기 투과 캐핑막(114)은 레이저의 투과율이 40%이상인 물질로 형성하는 것이 바람직하다. 예컨대, 상기 투과 캐핑막(114)은 절연막인 실리콘 산화막, 실리콘 질화막, 티타늄산화막(TiO2), 알루미늄 산화막, 알루미늄 질화막 등과, 도전막인 티타늄질화막등의 단일막 혹은 그들의 조합막으로 형성할 수 있다.
도 4 및 도 5를 참조하면, 상기 기판(100)에 레이저 빔(120)을 이용한 레이저 열처리를 수행하여 상기 증착된 상변화 물질막(110)을 리플로우시킨다. 이에 따라, 상기 리플로우된 상변화 물질막(110')은 상기 보이드(112)를 채우게 되어, 상기 보이드(112)가 제거된다. 상기 레이저 빔(120)은 기체 레이저, 반도체 레이저 또는 고체 레이저일 수 있다. 상기 레이저 빔(120)은 상기 투과 캐핑막(114)을 투과하여 상기 증착된 상변화 물질막(110)에 주사된다.
상기 레이저 열처리는 종래의 퍼니스 열 공정 및 급속 열 공정에 비하여 월등히 감소된 열 공급시간으로 상기 증착된 상변화 물질막(110)을 리플로우한다. 즉, 상기 레이저 열처리는 상기 레이저 빔(120)의 주사시간을 조절함으로써, 상기 증착된 상변화 물질막(110)에 제공되는 열공급 시간을 매우 짧은 시간인 수나노초(ns) 내지 수 미리초(ms)로 조절할 수 있다. 이러한 상기 레이저 열처리로 인하여 상기 증착된 상변화 물질막(110)의 성분들이 증발되기 전에, 상기 증착된 상변화 상변화 물질막(110)을 리플로우 시킬 수 있다. 즉, 상기 증착된 상변화 물질막(110)은 순간적으로 리플로우됨으로써, 그것의 성분들이 증발되는 현상을 최소화할 수 있다.
결과적으로, 상기 보이드(112)내로의 증발에 의한 상기 리플로우된 상변화 물질막(110a')의 성분변화를 최소화화할 수 있다. 또한, 상기 증착된 상변화 물질막(110)의 상부표면으로부터 성분들이 증발되어 상기 리플로우된 상변화 물질막(110')의 두께가 감소되는 현상을 최소화할 수 있다. 이에 더하여, 상기 리플로우된 상변화 물질막(110')의 상부면의 성분변화를 최소화할 수 있다. 특히, 상기 투과 캐핑막(114)을 상기 레이저 열처리를 수행하기 전에 형성함으로써, 상기 증착된 상변화 물질막(110)의 상부표면으로부터의 증발을 방지할 수 있다. 따라서, 종래의 상변화 기억 소자의 특성 열화를 방지할 수 있다.
상기 레이저 열처리는 상기 레이저 빔(120)이 주사되는 영역의 상기 증착된 상변화 물질막(110)에 10ns 내지 1ms 동안 열을 공급하는 것이 바람직하다. 이에 따라, 상기 증착된 상변화 물질막(110)으로 부터 증발되는 성분들의 량이 그것의 전체의 1% 이하로 감소시킴과 동시에, 상기 보이드(112)를 제거할 수 있다.
상변화 물질들 중의 하나인 GST를 100nm의 두께로 증착한 후에, GST의 용융점 보다 높은 700℃의 열을 1ms 동안 공급한 결과, 1nm의 두께가 감소되었다. 공급되는 열의 온도가 증가될수록 1nm의 두께가 감소되는데 소요되는 열공급시간은 감소될 수 있다. GST의 용융점 보다 높은 700℃의 에서는 GST의 viscosity(粘도)가 10cps(물의 점도와 같은 level)이하로 감소하기 때문에 10ns의 짧은 시간에서도 리 플로우가 가능하다. 따라서 GST 막의 증발두께를 최소화하기위해서는 리플로우가 가능한 시간(10ns)이상의 시간을 레이저 열처리해야 되며, 최대 레이저 열처리 시간은 GST 막의 증발두께가 1nm이하의 시간(1ms)이라고 할 수 있다. 결과적으로, 상기 레이저 열처리는 10ns 내지 1ms의 열공급 시간으로 상기 증착된 상변화 물질막(110)을 리플로우시킴으로써, 상기 증발되는 성분들의 량을 1% 이하로 감소시킬 수 있다.
상기 레이저 열처리는 상기 레이저 빔(120)을 상기 증착된 상변화 물질막(110)에 스캔방식으로 주사하여 수행하는 것이 바람직하다. 따라서, 상기 증착된 상변화 물질막(110)의 모든 부분에 매우 짧은 시간 동안 소정온도의 열을 균일하게 공급할 수 있다. 도 4 및 도 5에 도시된 바와 같이, 상기 레이저 빔(120)은 상기 증착된 상변화 물질막(110)의 일측으로부터 타측으로 소정의 속도로 이동하면서 상기 증착된 상변화 물질막(110)을 리플로우하는 것이 바람직하다.
상기 레이저 열처리의 스캔 방식을 도 7을 참조하여 보다 구체적으로 설명한다.
도 7은 본 발명에 따른 레이저 열처리를 설명하기 위한 평면도이다.
도 4, 도 5 및 도 7을 참조하면, 상기 증착된 상변화 물질막(110)을 갖는 웨이퍼(W)에 상기 레이저 빔(120)은 소정의 폭(152)을 갖는 빔 슬롯(150)을 통하여 방사(emission)된다. 예컨대, 상기 빔 슬롯(150)의 폭(152)은 1㎛이고, 상기 빔 슬롯(150)의 길이(154)는 10mm일 수 있다. 상기 빔 슬롯(150)은 1mm/s의 속도로 상기 웨이퍼(W)를 스캔할 수 있다. 도 7에 있어서, 참조부호 "A" 및 "B"는 각각 리플로 우된 영역(reflowed region) 및 넌리플로우된 영역(non-reflowed region)에 해당한다. 상술한 형태로 상기 레이저 빔(120)이 상기 웨이퍼(W)의 전역을 스캔함으로써, 상기 증착된 상변화 물질막(110)의 전역이 매우 짧은 시간(ex 10ns 내지 1ms) 동안 소정온도의 열을 균일하게 공급받을 수 있다.
계속해서, 도 5를 참조하면, 상기 투과 캐핑막(114) 및 상기 리플로우된 상변화 물질막(110')을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴(110a) 및 투과 캐핑 패턴(114a)을 형성한다. 상기 상변화 물질 패턴(110a)은 상기 콘택홀(108)을 모두 채우며, 상기 가열 전극(104)과 접속한다. 상기 상변화 물질 패턴(110a)은 상변화 기억 셀의 데이타 저장 요소에 해당한다.
상기 패턴들(110a,114a)을 갖는 기판(100) 전면에 상부 층간절연막(122)을 형성한다. 상기 상부 층간절연막(122)의 상부면은 도시된 바와 같이, 평탄화된 상태일 수 있다. 상기 투과 캐핑막(114a)이 절연막으로 형성될 경우, 상기 상부 층간절연막(122) 및 투과 캐핑 패턴(114a)을 연속적으로 패터닝하여 상기 상변화 물질 패턴(110a)을 노출시키는 배선 콘택홀(124)을 형성한다. 상기 배선 콘택홀(124)을 채우는 배선 플러그(126)를 형성한다. 상기 배선 플러그(126)는 상기 상변화 물질 패턴(110a)에 직접 접속한다. 이 경우에, 상기 배선 콘택홀(124)의 폭은 상기 콘택홀(108)의 폭에 비하여 크게 형성하는 것이 바람직하다. 즉, 상기 가열 전극(104)과 상기 상변화 물질 패턴(110a)간의 접촉면적이 상기 상변화 물질 패턴(110a)과 상기 배선 플러그(126)의 접촉면적에 비하여 작게 된다. 따라서, 상기 가열 전극(104)과 상기 상변화 물질 패턴(110a)간의 접촉저항이 상기 상변화 물질 패턴 (110a)과 상기 배선 플러그(126)간의 접촉저항에 비하여 크게 된다. 그 결과, 상기 가열 전극(104)과 상기 상변화 물질 패턴(110a)간의 접촉면으로부터 상기 상변화 물질 패턴(110a)으로 프로그램 또는 소거를 위한 열을 공급할 수 있다.
이와는 달리, 상기 투과 캐핑 패턴(114a)이 도전막으로 형성될 경우, 상기 배선 콘택홀(124)은 상기 상부 층간절연막(122)만을 관통하여 상기 투과 캐핑 패턴(114a)을 노출시킬수 있다. 이 경우에, 상기 배선 콘택홀(124)의 폭은 상기 콘택홀(108)의 폭에 관계없이 자유롭게 형성할 수 있다. 이는, 도전막의 상기 투과 캐핑 패턴(114a)이 상기 상변화 물질 패턴(110a)의 상부면 전체와 접속되어 있기 때문이다.
상기 상부 층간절연막(122) 상에 상기 배선 플러그(126)와 접속하는 배선(128)을 형성한다. 상기 배선 플러그(126)는 상기 배선(128)이 아래로 연장되어 상기 배선 콘택홀(124)을 채우는 부분일 수도 있다. 상기 배선 플러그(126) 및 배선(128)은 도전막인 텅스텐, 구리 또는 알루미늄등으로 형성할 수 있다.
(제2 실시예)
본 실시예에서는, 상술한 제1 실시예의 투과 캐핑막을 요구하지 않는다. 본 실시예에 따른 상변화 기억 소자의 형성 방법은 상술한 제1 실시예와 유사하다. 따라서, 동일한 구성 요소들은 동일한 참조부호를 사용한다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법을 설명하기 위한 단면도들이고, 도 12는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 형성 방법의 변형예를 설명하기 위한 단면도이다.
도 8 및 도 9를 참조하면, 콘택홀(108)을 형성하는 단계까지는 상술한 제1 실시예와 동일한 방법으로 형성할 수 있다.
상기 콘택홀(108)을 갖는 기판(100)에 상변화 물질막(110)을 증착한다. 상기 콘택홀(108)내에는 보이드(112')가 발생할 수 있다. 이때, 상기 보이드(112')는 상부가 오픈되어 있다.
이어서, 상기 기판(100)에 레이저 빔(120)을 이용한 레이저 열처리를 수행하여 상기 상변화 물질막(110)을 리플로우시킨다. 상기 리플로우된 상변화 물질막(110')은 상기 오픈된 보이드(112')를 채운다. 상기 레이저 열처리는 상술한 제1 실시예와 동일하게 수행한다. 즉, 상기 레이저 열처리는 종래의 퍼니스 열 공정 및 급속 열 공정에 비하여 월등히 감소된 열 공급시간으로 상기 증착된 상변화 물질막(110)을 리플로우한다. 특히, 상기 레이저 열처리는 상기 레이저 빔(120)이 주사되는 영역의 상기 증착된 상변화 물질막(110)에 10ns 내지 1ms 동안 열을 공급하는 것이 바람직하다. 또한, 상기 레이저 열처리는 도 7의 빔 슬롯(150)을 통하여 방사된 상기 레이저 빔을 상기 증착된 상변화 물질막에 스캔 방식으로 조사하여 수행하는 것이 바람직하다.
도 10을 참조하면, 상기 리플로우된 상변화 물질막(110') 상에 베리어막(170)을 형성한다. 상기 베리어막(170)은 상기 리플로우된 상변화 물질막(110')과의 반응성이 낮은 물질로 형성하는 것이 바람직하다. 특히, 상기 베리어막(170)은 도전성 물질로 형성하는 것이 바람직하다. 예컨대, 상기 베리어막(170)은 도전성 금속질화물로 형성하는 것이 바람직하다. 구체적으로, 상기 베리어막(170)은 TiN, TaN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, TiON, TiAlON, WON 또는 TaON등의 단일막 혹은 그들의 조합막으로 형성할 수 있다.
도 11을 참조하면, 상기 베리어막(170) 및 리플로우된 상변화 물질막(110')을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴(110a) 및 베리어 패턴(170a)을 형성한다. 상기 상변화 물질 패턴(110a)은 데이타 저장 요소에 해당한다.
상기 기판(100) 전면에 상부 층간절연막(122)을 형성하고, 상기 상부 층간 절연막(122)을 패터닝하여 상기 베리어 패턴(170a)을 노출시키는 배선 콘택홀(124')을 형성한다. 상기 배선 콘택홀(124')을 채우는 배선 플러그(126')를 형성하고, 상기 상부 층간절연막(122) 상에 상기 배선 플러그(126')와 접속하는 배선(128')을 형성한다. 도전성 금속질화물로 형성된 상기 베리어 패턴(170a)으로 인하여, 상기 배선 콘택홀(124')의 폭은 상기 콘택홀(108)의 폭에 관계없이 자유롭게 형성할 수 있다. 그 결과, 상기 배선 콘택홀(124')을 형성하는 공정의 마진을 향상시킬 수 있다. 상기 배선 플러그(126') 및 배선(128')은 도전막인 텅스텐, 구리 또는 알루미늄등으로 형성할 수 있다.
본 실시예에 따른 상변화 기억 소자의 형성 방법의 특징은 상기 상변화 물질막(110)을 증착한 후에, 바로 상기 레이저 열처리를 수행하는 것이다. 상기 오픈된 보이드(112')를 갖는 상기 증착된 상변화 물질막(110) 상에 소정의 막(ex, 제1 실시예의 도 3에 도시된 투과 캐핑막(114))을 형성하면, 상기 콘택홀(108)내에도 상기 소정의 막이 형성된다. 이에 따라, 이후에 상기 레이저 열처리를 수행할지라도, 상기 콘택홀(108)내에는 상기 리플로우된 상변화 물질막(110') 뿐만 아니라, 상기 소정의 막도 형성됨으로 상변화 기억 소자의 특성이 열화될 수 있다. 결과적으로, 상술한 상변화 기억 소자의 형성 방법과 같이, 상기 상변화 물질막(110)을 증착한 후에, 바로 상기 레이저 열처리를 수행함으로써, 상기 콘택홀(108)은 상기 리플로우된 상변화 물질막(110')만으로 채울수 있다.
한편, 상기 콘택홀(108)내에 도 12에 도시된 밀폐된 보이드(112)가 형성될지라도, 상기 상변화 물질막(110)을 증착한 후에, 바로 상기 레이저 열처리를 수행하여 상기 증착된 상변화 물질막(110)을 리플로우시킬 수도 있다.
상술한 바와 같이, 본 발명에 따르면, 상변화 물질막을 증착한 후에, 레이저 빔을 이용한 레이저 열처리를 수행하여 상기 상변화 물질막을 리플로우시킨다. 상기 레이저 열처리는 종래의 퍼니스 열 공정 또는/및 급속 열 공정에 비하여 월등히 감소된 열 공급 시간으로 상기 증착된 상변화 물질막을 리플로우시킨다. 이에 따라, 상기 상변화 물질막의 성분들이 보이드내로 증발되는 현상 또는/및 상기 상변화 물질막의 상부표면으로부터 성분들이 증발되는 현상을 최소화할 수 있다. 결과적으로, 데이타 저장 요소로 사용되는 상변화 물질 패터의 특성 열화를 최소화하여 상변화 기억 소자의 불량을 최소화할 수 있다.

Claims (14)

  1. 기판 상에 가열 전극을 형성하는 단계;
    상기 기판 전면을 덮는 절연층을 형성하는 단계;
    상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 갖는 기판에 상변화 물질막을 증착하는 단계;
    레이저 빔을 이용한 레이저 열처리를 수행하여 상기 증착된 상변화 물질막을 리플로우하는 단계; 및
    상기 리플로우된 상변화 물질막을 패터닝하여 상변화 물질 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 레이저 열처리는 빔 슬롯을 통하여 방사된 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  4. 기판 상에 가열 전극을 형성하는 단계;
    상기 기판 전면을 덮는 절연층을 형성하는 단계;
    상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 갖는 기판에 상변화 물질막을 증착하는 단계;
    상기 증착된 상변화 물질막 상에 투과 캐핑막을 형성하는 단계;
    레이저 빔을 이용하는 레이저 열처리를 수행하여 상기 증착된 상변화 물질막을 리플로우하는 단계; 및
    상기 투과 캐핑막 및 상기 리플로우된 상변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴 및 투과 캐핑 패턴을 형성하는 단계를 포함하되, 상기 투과 캐핑막은 상기 콘택홀의 외부에 형성되는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  5. 제 4 항에 있어서,
    상기 레이저 열처리는 빔 슬롯을 통하여 방사된 상기 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  6. 제 4 항에 있어서,
    상기 증착된 상변화 물질막에 의하여 상기 콘택홀 내에 밀폐된 보이드가 형성되되, 상기 밀폐된 보이드는 상기 레이저 열처리에 의해 제거되는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  7. 제 4 항에 있어서,
    상기 투과 캐핑막은 상기 레이저 빔의 투과율이 40% 이상인 물질로 형성하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  8. 제 4 항 내지 제 7 항 중에 어느 한 항에 있어서,
    상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  9. 기판 상에 가열 전극을 형성하는 단계;
    상기 기판 전면을 덮는 절연층을 형성하는 단계;
    상기 절연층을 패터닝하여 상기 가열 전극의 소정영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 갖는 기판에 상변화 물질막을 증착하는 단계;
    레이저 빔을 이용하는 레이저 열처리를 수행하여 상기 증착된 상변화 물질막 을 리플로우하는 단계;
    상기 리플로우된 상변화 물질막 상에 베리어막을 형성하는 단계; 및
    상기 베리어막 및 상기 리플로우된 상변화 물질막을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴 및 베리어 패턴을 형성하는 단계를 포함하는 상변화 기억 소자의 형성 방법.
  10. 제 9 항에 있어서,
    상기 레이저 열처리는 빔 슬롯을 통하여 방사된 상기 레이저 빔을 상기 상변화 물질막에 스캔 방식으로 조사하여 수행하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  11. 제 9 항에 있어서,
    상기 증착된 상변화 물질막에 의하여 상기 콘택홀내에 상부가 오픈된 보이드가 형성되되, 상기 오픈된 보이드는 상기 레이저 열처리에 의해 제거되는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  12. 제 9 항에 있어서,
    상기 증착된 상변화 물질막에 의하여 상기 콘택홀내에 밀폐된 보이드가 형성되되, 상기 밀폐된 보이드는 상기 레이저 열처리에 의해 제거되는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  13. 제 9 항에 있어서,
    상기 베리어 패턴은 도전성 금속질화물로 형성하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
  14. 제 9 항 내지 제 13 항 중에 어느 한 항에 있어서,
    상기 레이저 열처리는 상기 레이저 빔이 주사되는 영역의 상기 증착된 상변화 물질막에 10ns 내지 1ms 동안 열을 공급하는 것을 특징으로 하는 상변화 기억 소자의 형성 방법.
KR1020040060931A 2004-08-02 2004-08-02 상변화 기억 소자의 형성 방법 KR100612906B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040060931A KR100612906B1 (ko) 2004-08-02 2004-08-02 상변화 기억 소자의 형성 방법
US11/071,729 US7498064B2 (en) 2004-08-02 2005-03-03 Laser reflowing of phase changeable memory element to close a void therein
US11/843,847 US7575776B2 (en) 2004-08-02 2007-08-23 Reflowing of a phase changeable memory element to close voids therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060931A KR100612906B1 (ko) 2004-08-02 2004-08-02 상변화 기억 소자의 형성 방법

Publications (2)

Publication Number Publication Date
KR20060012182A KR20060012182A (ko) 2006-02-07
KR100612906B1 true KR100612906B1 (ko) 2006-08-14

Family

ID=35732567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060931A KR100612906B1 (ko) 2004-08-02 2004-08-02 상변화 기억 소자의 형성 방법

Country Status (2)

Country Link
US (2) US7498064B2 (ko)
KR (1) KR100612906B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767491B2 (en) 2008-09-30 2010-08-03 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100766499B1 (ko) 2006-10-20 2007-10-15 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR101177284B1 (ko) * 2007-01-18 2012-08-24 삼성전자주식회사 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US20090226603A1 (en) * 2008-03-10 2009-09-10 Ovonyx, Inc. Pressure extrusion method for filling features in the fabrication of electronic devices
US7994034B2 (en) * 2008-03-10 2011-08-09 Ovonyx, Inc. Temperature and pressure control methods to fill features with programmable resistance and switching devices
US20090029031A1 (en) * 2007-07-23 2009-01-29 Tyler Lowrey Methods for forming electrodes in phase change memory devices
KR20090013419A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR101148217B1 (ko) * 2007-10-02 2012-05-25 가부시키가이샤 아루박 칼코게나이드 막 및 그 제조 방법
KR101264782B1 (ko) * 2007-11-16 2013-05-15 가부시키가이샤 아루박 칼코게나이드막 및 그 제조방법
JP2009212202A (ja) * 2008-03-03 2009-09-17 Elpida Memory Inc 相変化メモリ装置およびその製造方法
KR20100043470A (ko) * 2008-10-20 2010-04-29 주식회사 하이닉스반도체 상변화 메모리 소자의 하부 전극 콘택 구조 및 그 제조 방법
US20100203709A1 (en) * 2009-02-12 2010-08-12 Wolodymyr Czubatyj Deposition of chalcogenide materials via vaporization process
US20110108792A1 (en) * 2009-11-11 2011-05-12 International Business Machines Corporation Single Crystal Phase Change Material
US8017432B2 (en) * 2010-01-08 2011-09-13 International Business Machines Corporation Deposition of amorphous phase change material
KR20110100958A (ko) 2010-03-05 2011-09-15 삼성전자주식회사 수직형 반도체 소자의 제조 방법
US9190609B2 (en) * 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
KR101781483B1 (ko) 2010-12-03 2017-09-26 삼성전자 주식회사 가변 저항 메모리 소자의 형성 방법
KR101724084B1 (ko) 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법
JP2013055258A (ja) * 2011-09-05 2013-03-21 Ulvac Japan Ltd 相変化メモリの形成方法、及び相変化メモリの形成装置
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
CN105244311B (zh) * 2014-07-08 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
KR102262292B1 (ko) * 2018-10-04 2021-06-08 (주)알엔알랩 반도체 디바이스 제조 방법
US10930849B2 (en) * 2019-06-28 2021-02-23 Micron Technology, Inc. Techniques for forming memory structures
KR20210041149A (ko) * 2019-10-04 2021-04-15 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법
CN111430296B (zh) * 2020-03-31 2020-11-27 福唐激光(苏州)科技有限公司 一种通孔的激光加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6297325A (ja) * 1985-10-23 1987-05-06 Sony Corp 半導体装置の製造方法
JPH0445583A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
KR100276565B1 (ko) 1997-12-31 2001-02-01 김영환 반도체소자의금속배선형성방법
US6621096B2 (en) * 2001-05-21 2003-09-16 Hewlett-Packard Develpoment Company, L.P. Device isolation process flow for ARS system
US6576318B2 (en) * 2001-06-05 2003-06-10 Hewlett-Packard Development Company, L.P. Method to fabricate smooth-surfaced crystalline phase-change layer for atomic resolution storage device
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7106622B2 (en) * 2002-01-09 2006-09-12 Intel Corporation Phase-change memory device capable of preprogramming memory cells optically and reading/writing memory cells electrically
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767491B2 (en) 2008-09-30 2010-08-03 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20070286947A1 (en) 2007-12-13
US7498064B2 (en) 2009-03-03
US7575776B2 (en) 2009-08-18
US20060024429A1 (en) 2006-02-02
KR20060012182A (ko) 2006-02-07

Similar Documents

Publication Publication Date Title
KR100612906B1 (ko) 상변화 기억 소자의 형성 방법
KR100486306B1 (ko) 셀프 히터 구조를 가지는 상변화 메모리 소자
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
KR100568109B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR100504698B1 (ko) 상변화 기억 소자 및 그 형성 방법
US8017930B2 (en) Pillar phase change memory cell
JP4786136B2 (ja) 相変化記憶素子及びその形成方法
KR100695888B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR100851548B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR100873878B1 (ko) 상변화 메모리 유닛의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
US7642549B2 (en) Phase change memory cells delineated by regions of modified film resistivity
KR20090013419A (ko) 상변화 기억 소자 및 그 형성 방법
US20070249090A1 (en) Phase-change memory cell adapted to prevent over-etching or under-etching
US20060261321A1 (en) Low power phase change memory cell with large read signal
US20090050869A1 (en) Phase-change random access memory and method of manufacturing the same
US7838326B2 (en) Methods of fabricating semiconductor device including phase change layer
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
US7760546B2 (en) Integrated circuit including an electrode having an outer portion with greater resistivity
KR20090066686A (ko) 상변화 메모리 및 그 제조 방법
US20100159636A1 (en) Method of forming phase change layer and method of manufcturing phase change memory device using the same
KR20140049489A (ko) 상변화 메모리 셀 및 이의 제조방법
KR20060002615A (ko) 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 14