KR20150127367A - 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법 - Google Patents

개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20150127367A
KR20150127367A KR1020140054040A KR20140054040A KR20150127367A KR 20150127367 A KR20150127367 A KR 20150127367A KR 1020140054040 A KR1020140054040 A KR 1020140054040A KR 20140054040 A KR20140054040 A KR 20140054040A KR 20150127367 A KR20150127367 A KR 20150127367A
Authority
KR
South Korea
Prior art keywords
laser beam
material film
film
void
irradiating
Prior art date
Application number
KR1020140054040A
Other languages
English (en)
Inventor
안준구
박정희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140054040A priority Critical patent/KR20150127367A/ko
Priority to US14/599,848 priority patent/US20150325787A1/en
Publication of KR20150127367A publication Critical patent/KR20150127367A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Abstract

개구 매립 방법에 있어서, 기판 상에 개구를 갖는 절연막을 형성한다. 상기 절연막 상에, 상기 개구를 매립하고 보이드를 갖는 물질막을 형성한다. 상기 물질막에 고체 매질을 사용하는 제1 레이저 빔을 조사하여, 상기 보이드 크기를 감소시키거나 상기 보이드를 제거한다.

Description

개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법{METHOD OF FILLING AN OPENING AND METHOD OF MANUFACTURING A PHASE-CHANGE MEMORY DEVICE USING THE SAME}
본 발명은 개구 매립 방법 및 상변화 메모리 소자의 제조 방법에 관한 것이다.
상변화 메모리 장치는 상변화 물질층을 구성하는 칼코겐(chalcogenide) 화합물의 상전이에 따른 비정질 상태와 결정 상태 사이의 저항의 차이를 이용하여 데이터를 저장한다. 예를 들면, 저항이 큰 비정질 상태로의 전환에 요구되는 리셋 전류(reset current)와 저항이 작은 결정 상태로 바꾸는 셋 전류(set current)는 기판 상에 형성된 트랜지스터 혹은 다이오드로부터 하부 전극을 거쳐 상변화 물질층으로 전달되어 상변화 물질층의 상변화를 유발한다. 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 저장한다.
상변화 물질층은 층간 절연막 내에 형성된 개구를 매립하도록 형성되는데, 이때, 상변화 물질층으로 사용되는 재료는 갭필 특성 및 스텝 커버리지 특성이 좋지 않아 개구를 채우기 어려운 문제가 있다.
본 발명의 일 목적은 개구 매립 방법을 제공하는 것이다.
본 발명의 다른 일 목적은 매립 특성이 좋은 상변화 메모리 장치의 제조 방법을 제공하는 것이다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 개구 매립 방법에 있어서, 기판 상에 개구를 갖는 절연막을 형성한다. 상기 절연막 상에, 상기 개구를 매립하고 보이드를 갖는 물질막을 형성한다. 상기 물질막에 고체 매질을 사용하는 제1 레이저 빔을 조사하여, 상기 보이드 크기를 감소시키거나 상기 보이드를 제거한다.
예시적인 실시예들에 있어서, 상기 물질막은 상변화 물질막을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔은 YAG (yttrium-aluminum-garnet) 레이저일 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔은 약 500nm 내지 약 600nm 또는 약 1000nm 내지 약 1200nm 사이의 파장을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔은 약 400mJ/㎠ 내지 약 1000mJ/㎠ 사이의 에너지 밀도를 가지며, 약 300ns 내지 약 1200ns 사이의 조사 시간 동안 조사될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔은 약 440mJ/㎠ 내지 약 500mJ/㎠ 사이의 에너지 밀도를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 반응 기체 또는 불활성 기체 분위기에서 수행될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 보이드를 미리 정해진 높이로 이동시킬 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사한 후에, 상기 보이드를 포함하는 상기 물질막 상부를 제거할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 물질막 상면의 거칠기(roughness)를 감소시킬 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사하기 전에, 상기 물질막 상에 제2 레이저 빔을 조사하는 것을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 레이저 빔을 조사하는 공정은 상기 물질막 상부를 산화하여 캡핑막을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 물질막의 상부와 하부의 조성을 균일하게 할 수 있다.
본 발명의 일 목적을 달성하기 위한 예시적인 실시예들에 따른 상변화 메모리 소자의 제조 방법에 있어서, 기판 상에 스위칭 소자를 형성한다. 상기 스위치 소자에 전기적으로 연결되는 하부 전극을 형성한다. 상기 하부 전극을 노출시키는 개구를 갖는 절연막을 형성한다. 상기 절연막 상에, 상기 개구를 매립하고 보이드를 갖는 물질막을 형성한다. 상기 물질막에 고체 매질을 사용하는 제1 레이저 빔을 조사하여, 상기 보이드 크기를 감소시키거나 상기 보이드를 제거한다. 상기 물질막 상부를 평탄화하여, 상기 개구를 매립하는 물질막 패턴을 형성한다. 상기 물질막 패턴 상에 상부 전극을 형성한다.
본 발명에 따르면, 물질막에 고체 매질을 사용하는 레이저 빔을 조사하여 보이드를 효과적으로 제거하거나 보이드의 크기 및 위치를 제어할 수 있다. 이에 따라, 물질막 패턴은 비교적 좁은 폭과 높은 종횡비를 갖는 개구를 효과적으로 매립할 수 있다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 5 내지 도 8은 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 9 및 도 10은 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 11 내지 도 13은 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 14 및 도 15는 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 16 내지 도 29는 본 발명의 일 실시예에 따른 상변화 메모리 장치의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 30은 조사되는 레이저 빔의 에너지에 따른 보이드의 크기 변화를 나타내는 그래프이다.
도 31은 예시적인 실시예에 따른 메모리 시스템을 보여주는 개략적인 블록도이다.
도 32는 예시적인 실시예에 따른 전자 시스템을 보여주는 개략적인 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 1을 참조하면, 기판(100) 상에 하부 전극(110)을 형성하고, 개구(130)를 포함하는 절연막(120)을 형성한다.
구체적으로, 기판(100) 상에 제1 도전막을 형성하고, 상기 제1 도전막을 부분적으로 제거하여 하부 전극(110)을 형성할 수 있다. 이후, 기판(100) 상에 하부 전극(110)을 덮는 절연막(120)을 형성한 후, 절연막(120)을 부분적으로 제거하여 하부 전극(110)의 상면을 노출하는 개구(130)를 형성할 수 있다.
기판(100)은 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 실리콘-온-인슐레이터(Silicon-on-Insulator: SOI) 기판, 게르마늄-온-인슐레이터(Germanium-On-Insulator: GOI) 기판 등 반도체 기판을 포함할 수 있다. 또한, 기판(100)에는 n형 혹은 p형 불순물이 부분적으로 도핑될 수 있다.
하부 전극(110)은 금속, 도전성 금속 질화물, 도전성 금속 산질화물 혹은 도전성 실리콘 질화물을 사용하여 원자층 적층(ALD) 공정, 화학 기상 증착 공정, 스퍼터링 공정 등을 통하여 형성될 수 있다. 예를 들어, 하부 전극(110)은 티타늄 질화물, 탄탈륨 질화물, 몰리브덴 질화물, 니오븀 질화물, 티타늄 실리콘 질화물, 티타늄 알루미늄 질화물, 티타늄 보론 질화물, 지르코늄 실리콘 질화물, 텅스텐, 텅스텐 질화물, 도전성 카본, 탄소 질화물, 텅스텐 실리콘 질화물, 텅스텐 보론 질화물, 지르코늄 알루미늄 질화물, 몰리브덴 실리콘 질화물, 몰리브덴 알루미늄 질화물, 탄탈륨 실리콘 질화물, 탄탈륨 알루미늄 질화물, 티타늄 산질화물, 티타늄 알루미늄 산질화물, 텅스텐 산질화물, 탄탈륨 산질화물 등을 포함할 수 있다.
절연막(120)은 산화물 또는 질화물과 같은 유전 물질을 사용하여 형성할 수 있다. 예를 들어, 절연막(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 티타늄 산화물(TiOx), 지르코늄 산화물(ZrOx), 마그네슘 산화물(MgOx), 하프늄 산화물(HfOx) 또는 알루미늄 산화물(AlOx) 또는 이들을 혼합물을 포함할 수 있다.
절연막(120)은 단차를 가지며 오목한 부분을 갖는 3차원 구조를 포함할 수 있다. 예시적인 실시예들에 있어서, 절연막(120)은 개구(130)를 포함할 수 있다. 이와 달리, 절연막(120)은, 예를 들어, 홀(hole), 트렌치(trench), 리세스(recess), 갭(gap) 또는 콘택 포어(contact pore)를 포함할 수도 있다.
예시적인 실시예들에 있어서, 개구(130)의 측벽은 도 1에 도시된 바와 같이 기울어진 각도를 가질 수 있다. 즉, 개구(130)는 바닥을 향할수록 좁은 폭을 가질 수 있다.
예시적인 일 실시예에 있어서, 개구(130)는 도 1에 도시된 바와 같이 절연막(120)을 관통하여 하부 전극(110)의 상면을 노출시킬 수 있다. 또한, 개구(130)는 하부 전극(110)의 상면을 부분적으로 노출시킬 수 있다. 즉, 개구(130)의 저면은 하부 전극(110)의 상면보다 좁은 면적을 가질 수 있다. 다른 예시적인 실시예들에 있어서, 개구(130)는 하부 전극(110)의 상면을 전체적으로 노출시킬 수도 있다.
도 2를 참조하면, 절연막(120) 상에, 개구(130)를 부분적으로 매립하고 보이드(150)를 포함하는 물질막(140)을 형성할 수 있다.
예시적인 실시예들에 있어서, 물질막(140)은 칼코게나이드(chalcogenide) 화합물을 포함하는 상변화 물질막일 수 있다. 상기 칼코게나이드 화합물은 텔레륨(Te), 셀렌(Se), 게르마늄(Ge), 안티몬(Sb), 비스무스(Bi), 납(Pb), 주석(Sn), 비소(As), 인듐(In), 황(S), 산소(O), 팔라듐(Pd), 백금(Pt), 금(Au) 또는 이들의 조합으로 형성될 수 있다. 예를 들면, Ge-Te, Ge-Sb-Te, Ge-Te-Se, Ge-Te-As, Ge-Te-Sn, Ge-Te-Ti, Ge-Bi-Te, Ge-Sn-Sb-Te, Ge-Sb-Se-Te, Ge-Sb-Te-S, Ge-Te-Sn-O, Ge-Te-Sn-Au, Ge-Te-Sn-Pd, Sb-Te, Se-Te-Sn, Sb-Se-Bi, In-Se, In-Sb-Te 등이 상기 칼코게나이드 화합물로 사용될 수 있다. 또한, 필요에 따라 탄소(C), 질소(N), 실리콘(Si), 산소(O), 질소(N), 붕소(B)가 도핑 물질로 사용될 수 있다. 예를 들어, 물질막(140)은 탄소(C) 또는 질소(N)가 도핑된 Ge-Sb-Te 물질을 사용하여 형성될 수 있다. 이에 따라, 물질막(140)은 약 550℃ 내지 약 700℃ 사이의 녹는점을 가질 수 있다.
한편, 물질막(140)은 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 저압 화학 기상 증착(LPCVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정 등을 통해 형성될 수 있다. 예시적인 일 실시예에 있어서, 물질막(140)은 스퍼터링 공정과 같은 물리 기상 증착 공정을 통해서 형성될 수 있다.
다만, 개구(130)의 종횡비가 증가하고, 개구(130)의 폭이 좁아짐에 따라, 상기 증착 공정에 의해서 형성된 물질막(140)은 개구(130)를 부분적으로만 매립할 수 있다. 즉, 물질막(140) 내에 보이드(150)가 형성될 수 있다.
보이드(150)는 물질막(140)에 의해서 전체적으로 둘러싸인 제1 보이드(152) 및/또는 물질막(140)에 의해서 부분적으로 둘러싸이고, 외부에 노출된 제2 보이드(154)를 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 보이드(152)는 개구(130) 내에 위치할 수 있으며, 제2 보이드(154)는 물질막(140)의 상부에 위치할 수 있다.
도 3을 참조하면, 제1 레이저 빔(160)을 물질막(140)에 조사하여, 물질막(140)을 녹는점 이상으로 가열하여, 보이드(150)를 제거할 수 있다.
제1 레이저 빔(160)은 물질막(140)을 그 녹는점 이상으로 가열할 수 있는 에너지를 가질 수 있다. 제1 레이저 빔(160)은 고체 물질을 레이저 매질로 이용하는 고체 레이저일 수 있다. 예시적인 실시예들에 있어서, 제1 레이저 빔(160)은 YAG(Yttrium-Aluminum-Garnet) 레이저일 수 있다. 또한, 제1 레이저 빔(160)의 파장을 조절하기 위해서, 상기 YAG 레이저 매질에 네오디뮴(Nd) 또는 이테르븀(Yb)이 도핑될 수 있다. 즉, 제1 레이저 빔(160)은 Nb 또는 Yb가 도핑된 YAG 레이저일 수 있다.
제1 레이저 빔(160)은 도핑된 Nb 또는 Yb의 농도에 따라 상이한 파장을 가질 수 있다. 제1 레이저 빔(160)은 약 500nm 내지 1200nm 사이의 파장을 가질 수 있다. 보다 구체적으로, 제1 레이저 빔(160)은 Nb 또는 Yb의 농도에 따라 약 500nm 내지 약 600nm 사이의 파장을 가질 수 있으며, 광학적 처리를 통해서 그 파장을 2배 증가시켜 약 1000nm 내지 약 1200nm 사이의 파장을 가질 수도 있다. 예시적인 일 실시예에 있어서, 제1 레이저 빔(160)은 약 515nm의 파장을 가질 수 있다. 만약, 제1 레이저 빔(160)의 파장이 약 500nm 이하인 경우에는, 레이저 빔(160)의 에너지 강도가 지나치게 높아서 물질막(140)을 손상시킬 수 있다. 반면에, 제1 레이저 빔(160)의 파장이 약 1200nm 이상인 경우에는 레이저 빔(160)의 강도가 지나치게 낮아서 물질막(140)을 짧은 시간에 효과적으로 녹일 수 없다.
한편, 제1 레이저 빔(160)의 에너지 밀도는 약 400mJ/㎠ 내지 약 1000mJ/㎠ 사이로 조절될 수 있다. 제1 레이저 빔(160)의 에너지 밀도는 물질막(140)의 조성, 제1 레이저 빔(160)의 조사 시간에 따라 조절될 수 있다. 도 30의 실험결과에서 알 수 있듯이, 제1 레이저 빔(160)이 특정한 에너지 밀도를, 예를 들어 약 440mJ/㎠ 내지 약 500mJ/㎠를, 가지는 경우에 보이드(150)가 완전히 제거될 수 있다. 제1 레이저 빔(160)의 에너지 밀도와 보이드(150)의 크기는 아래에서 도 30을 참조로 자세히 설명한다.
제1 레이저 빔(160)의 조사 시간은 약 300ns 내지 약 1200ns 사이에서 조절될 수 있다. 만약, 제1 레이저 빔(160)의 조사 시간이 약 300ns 미만인 경우에는 제1 레이저 빔(160)이 물질막(140)을 녹는점 이상으로 가열할 수 없으므로, 보이드(150)를 제거할 수 없다. 반면에, 제1 레이저 빔(160)의 조사 시간이 약 1200ns 초과인 경우에는, 제1 레이저 빔(160)의 가열에 의해서 물질막(140)이 증발(vaporization)하거나, 용제(ablation)에 의해서 표면 거칠기가 증가할 수 있다. 즉, 제1 레이저 빔(160)의 조사 시간이 미리 정해진 범위 내에 있을 때, 보이드(150)를 효과적으로 제거하면서, 물질막(140)의 손실을 방지할 수 있다.
한편, 제1 레이저 빔(160)을 조사하는 공정의 공정 분위기는 다양하게 조절될 수 있다. 예를 들어, 제1 레이저 범(160)을 조사하는 공정은 진공(<10-8torr)내지 상압에서 진행될 수 있다.
또한, 상기 공정의 온도는 상온 내지 약 500℃ 사이에서 선택될 수 있다. 즉, 상기 공정 온도는 물질막(140)의 녹는점보다 낮은 온도에서 선택될 수 있다.
예시적인 실시예들에 있어서, 제1 레이저 빔(160)을 조사하는 공정은 헬륨(He), 네온(Ne), 아르곤(Ar) 또는 크립톤(Kr)과 같은 불활성 기체를 포함하는 분위기에서 진행될 수 있다. 이와 달리, 제1 레이저 빔(160)을 조사하는 공정은 수소(H2),질소(N2)또는 산소(O2)와 같은 반응성 기체를 포함하는 분위기에서 진행될 수도 있다. 예를 들어, 제1 레이저 빔(160)은 질소(N2)와 산소(O2)를 포함하는 공기 분위기에서 진행될 수도 있다.
다른 예시적인 실시예들에 있어서, 제1 레이저 빔(150)의 빔 크기(beam size) 및 펄스(pulse) 파형을 조절하여, 물질막(140)의 미리 정해진 부분에만 부분적으로 제1 레이저 빔(150)을 조사할 수도 있다. 또한, 제1 레이저 빔(150)의 조사 횟수(number of shot)를 조절하여 물질막(140)의 밀도를 변경할 수도 있다.
제1 레이저 빔(160)이 조사됨에 따라, 물질막(140)은 녹는점(예를 들어, 약 550℃ 내지 약 700℃ 사이) 이상으로 가열되어 용융되고, 보이드들(150)이 제거될 수 있다. 이후, 제1 레이저 빔(160)의 조사가 완료됨에 따라, 물질막(140)은 빠른 속도로 냉각될 수 있다. 즉, 제1 레이저 빔(160)에 의한 녹음(melting)-급냉(quenching) 과정에 의해서, 물질막(140) 상부의 제2 보이드(154)뿐만 아니라, 물질막(140) 내부에 위치하는 제1 보이드(152)도 제거될 수 있다.
도 4를 참조하면, 물질막(140) 상부를 제거하여 개구(130)를 매립하는 물질막 패턴(145)을 형성하고, 물질막 패턴(145) 상에 상부 전극(170)을 형성한다.
구체적으로, 절연막(120)의 상면이 노출될 때까지 기계 화학적 연마 공정 또는 에치백 공정 등을 통해서 물질막(140)을 평탄화함으로써, 물질막 패턴(145)을 형성할 수 있다. 이후, 절연막(120) 및 물질막 패턴(145) 상에 제2 도전막을 형성하고, 상기 제2 도전막을 부분적으로 제거하여 상부 전극(170)을 형성한다.
예시적인 실시예들에 있어서, 상부 전극(170)은 금속, 도전성 금속 질화물 혹은 도전성 실리콘 질화물을 사용하여 형성할 수 있다.
예시적인 실시예들에 따르면, 물질막(140)에 제1 레이저 빔(160)을 조사하여 보이드(150)를 효과적으로 제거할 수 있다. 이에 따라, 물질막 패턴(145)은 비교적 좁은 폭과 높은 종횡비를 갖는 개구(130)를 효과적으로 매립할 수 있다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다. 상기 상변화 메모리 소자의 제조 방법은 잔류 보이드(156) 및 상부 전극(172)을 제외하면, 도 1 내지 도 4를 참조로 설명한 상변화 메모리 소자의 제조 방법과 실질적으로 동일하거나 유사할 수 있다.
도 5를 참조하면, 도 1 및 도 2를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 수행한다. 즉, 기판(100) 상에 하부 전극(110)을 형성하고, 개구(130)를 포함하는 절연막(120)을 형성한 후, 절연막(120) 상에, 개구(130)를 부분적으로 매립하고 제1 보이드(152) 및 제2 보이드(154)를 포함하는 물질막(140)을 형성할 수 있다.
도 6을 참조하면, 제1 레이저 빔(161)을 물질막(140)에 조사하여, 물질막(140)을 녹는점 이상으로 가열하여, 제2 보이드(154)를 제거하고, 제1 보이드(152)의 크기를 줄일 수 있다.
제1 레이저 빔(161)을 조사하는 공정은 도 3을 참조로 설명한 제1 레이저 빔(160) 조사 공정과 실질적으로 동일하거나 유사할 수 있다. 다만, 제1 레이저 빔(161)은 도 3을 참조로 설명한 제1 레이저 빔(160)보다 작은 에너지 밀도 또는 조사 시간을 가질 수 있다.
제1 레이저 빔(160)이 조사됨에 따라, 물질막(140)은 녹는점 이상으로 가열되어 용융되고, 물질막(140) 상부에 위치하는 제2 보이드(154)는 제거될 수 있다. 한편, 물질막(140)이 가열됨에 따라, 제1 보이드(152)의 크기도 감소될 수 있다. 용융된 물질막(140)이 모세관력(capillary force)과 중력에 의해서 제1 보이드(152) 방향으로 흐를 수 있고, 이에 따라 제1 보이드(152)는 잔류 보이드(156)로 변경될 수 있다.
잔류 보이드(156)는 제1 보이드(152)보다 작은 크기를 가질 수 있다. 예시적인 실시예들에 있어서, 용융된 물질막(140)이 흘러내림에 따라, 잔류 보이드(156)는 위쪽으로 이동할 수 있다. 결과적으로, 잔류 보이드(156)는 미리 정해진 높이(I)보다 위쪽으로 이동할 수 있다. 즉, 잔류 보이드(156)의 저면은 미리 정해진 높이(I)보다 높을 수 있다. 한편, 미리 정해진 높이(I)는 절연막(120)의 상면과 동일한 높이를 가지거나, 절연막(120)의 상면보다 낮은 높이를 가질 수 있다.
도 7을 참조하면, 물질막(140) 상부를 제거하여 개구(130) 하부를 매립하는 물질막 패턴(146)을 형성한다.
구체적으로, 미리 정해진 높이(I)까지 기계 화학적 연마 공정 또는 에치백 공정 등을 통해서 물질막(140)을 평탄화함으로써, 물질막 패턴(146)을 형성할 수 있다. 이에 따라, 물질막 패턴(146)은 개구(130) 하부를 매립할 수 있고, 물질막 패턴(146)의 상면은 절연막(120)의 상면보다 낮을 수 있다.
상기 평탄화 공정을 수행함에 따라, 미리 정해진 높이(I) 이상에 위치하는 물질막(140) 상부가 제거될 수 있다. 이에 따라, 물질막(140) 상부에 위치하는 잔류 보이드(146, 도 6 참조)도 함께 제거될 수 있다.
도 8을 참조하면, 물질막 패턴(146) 상에 개구(130) 상부를 매립하는 상부 전극(172)을 형성할 수 있다.
구체적으로, 절연막(120) 및 물질막 패턴(146) 상에 개구(130) 상부를 매립하는 제2 도전막을 형성하고, 상기 제2 도전막을 패터닝하여 상부 전극(172)을 형성할 수 있다. 예시적인 실시예들에 있어서, 상부 전극(172)은 'T'자 형상을 가질 수 있다.
예시적인 실시예들에 따르면, 물질막(140)에 제1 레이저 빔(161)을 조사하여 보이드(150)의 크기 및 위치를 효과적으로 제어할 수 있다. 이에 따라, 물질막 패턴(146)은 비교적 좁은 폭과 높은 종횡비를 갖는 개구(130)를 효과적으로 매립할 수 있다.
도 9 및 도 10은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다. 상기 상변화 메모리 소자의 제조 방법은 보이드 및 물질막(140)의 표면 거칠기(roughness)를 제외하면, 도 1 내지 도 4를 참조로 설명한 상변화 메모리 소자의 제조 방법과 실질적으로 동일하거나 유사할 수 있다.
도 9를 참조하면, 도 1 및 도 2를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 수행한다. 즉, 기판(100) 상에 하부 전극(110)을 형성하고, 개구(130)를 포함하는 절연막(120)을 형성한 후, 절연막(120) 상에, 개구(130)를 매립하는 물질막(140)을 형성할 수 있다.
다만, 물질막(140)의 상면은 위치에 따라 서로 다른 표면 거칠기(roughness)를 가질 수 있다. 예시적인 실시예들에 있어서, 개구(130)와 중첩되는 제1 부분에서, 물질막(140)의 상면은 제1 표면 거칠기(R1)를 가질 수 있고, 개구(130)와 중첩되지 않는 제2 부분에서, 물질막(140)의 상면은 제2 표면 거칠기(R2)를 가질 수 있다. 이때, 제1 표면 거칠기(R1)는 제2 표면 거칠기(R2)보다 클 수 있다. 물질막(140)의 표면 거칠기가 증가하는 경우에, 이후 물질막(140)을 평탄화하는 공정에서 공정 산포가 악화될 수 있다.
도 10을 참조하면, 제1 레이저 빔(162)을 물질막(140)에 조사하여, 물질막(140) 상부를 녹는점 이상으로 가열하여, 물질막(140)의 상면의 표면 거칠기를 감소시킬 수 있다.
제1 레이저 빔(162)을 조사하는 공정은 도 3을 참조로 설명한 제1 레이저 빔(160) 조사 공정과 실질적으로 동일하거나 유사할 수 있다. 다만, 제1 레이저 빔(162)은 도 3을 참조로 설명한 제1 레이저 빔(160)보다 작은 에너지 밀도 또는 조사 시간을 가질 수 있다.
제1 레이저 빔(162)이 조사됨에 따라, 물질막(140) 상부가 용융되어 흘러내릴 수 있다. 이에 따라, 물질막(140) 상면은 균일한 제3 표면 거칠기(R3)를 가질 수 있다. 이때, 제3 표면 거칠기(R3)는 제1 표면 거칠기(R1)보다 작을 수 있다.
예시적인 실시예들에 따르면, 물질막(140)에 제1 레이저 빔(162)을 조사하여 물질막(140)의 상면의 표면 거칠기를 제어할 수 있다. 이에 따라, 물질막(140) 상부를 평탄화하는 과정에서 공정 산포를 감소시킬 수 있다.
도 11 내지 도 13은 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다. 상기 상변화 메모리 소자의 제조 방법은 캡핑막(180)을 형성하는 공정을 제외하면, 도 1 내지 도 4를 참조로 설명한 상변화 메모리 소자의 제조 방법과 실질적으로 동일하거나 유사할 수 있다.
도 11을 참조하면, 도 1 및 도 2를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 수행한다. 즉, 기판(100) 상에 하부 전극(110)을 형성하고, 개구(130)를 포함하는 절연막(120)을 형성한 후, 절연막(120) 상에, 개구(130)를 부분적으로 매립하고 보이드(150)를 포함하는 물질막(140)을 형성할 수 있다.
도 12를 참조하면, 제2 레이저 빔(163)을 물질막(140)에 조사하여, 물질막(140) 상부를 캡핑막(180)으로 변환할 수 있다.
제2 레이저 빔(163)은 물질막(140)을 미리 정해진 온도 이상으로 가열할 수 있다. 예시적인 실시예들에 있어서, 제2 레이저 빔(163)은 Nb 또는 Yb가 도핑된 YAG 레이저일 수 있다.
예시적인 실시예들에 있어서, 제2 레이저 빔(163)을 조사하는 공정은 질소(N2) 또는 산소(O2)와 같은 반응성 기체를 포함하는 분위기에서 진행될 수도 있다. 상기 반응성 기체는 물질막(140) 상부와 반응하여 캡핑막(180)을 형성할 수 있다. 예를 들어, 산소(O2)분위기에서 제2 레이저 빔(163)이 조사되는 경우, 물질막(140) 상부가 산화되어 캡핑막(180)이 형성될 수 있다. 이와 달리, 질소(N2)분위기에서 제2 레이저 빔(163)이 조사되는 경우, 물질막(140) 상부가 질화되어 캡핑막(180)이 형성될 수 있다. 즉, 제2 레이저 빔(163)은 캡핑막(180)의 형성을 촉진시킬 수 있다.
다만, 제2 레이저 빔(163)은 아래에서 설명하는 제1 레이저 빔(164)보다 낮은 에너지 밀도를 가질 수 있다. 즉, 제2 레이저 빔(163)은 물질막(140)을 녹는점 이상으로 가열하지 않으며, 물질막(140) 내부의 보이드(150)를 제거하지 않을 수 있다.
도 13을 참조하면, 제1 레이저 빔(164)을 물질막(140)에 조사하여, 물질막(140)을 녹는점 이상으로 가열하여, 보이드(150)를 제거할 수 있다.
제1 레이저 빔(164)을 조사하는 공정은 도 3을 참조로 설명한 제1 레이저 빔(160) 조사 공정과 실질적으로 동일하거나 유사할 수 있다.
다만, 제1 레이저 빔(164)을 조사하는 과정에서 물질막(140) 상에 캡핑막(180)이 배치될 수 있다. 캡핑막(180)이 물질막(140)보다 높은 녹는점을 가지는 경우, 제1 레이저 빔(164)을 조사하는 동안, 캡핑막(180)은 용융되지 않을 수 있다. 이에 따라, 제1 레이저 빔(160)의 가열에 의해서 물질막(140)이 증발(vaporization)하거나, 용제(ablation)되는 것을 방지할 수 있다. 또한, 캡핑막(180)은 제1 레이저 빔(164)을 물질막(140)으로 효과적으로 전달할 수 있다.
제1 레이저 빔(164)이 조사됨에 따라, 물질막(140)은 녹는점 이상으로 가열되어 용융되고, 보이드들(150)이 제거될 수 있다.
예시적인 실시예들에 따르면, 물질막(140)에 제1 레이저 빔(164) 및 제2 레이저 빔(163)을 조사하여 보이드(150)를 효과적으로 제거할 수 있다. 특히, 캡핑막(180)은 제1 레이저 빔(164)이 조사될 때, 물질막(140)이 손상되는 것을 방지할 수 있다.
도 14 및 도 15는 본 발명의 다른 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 나타낸 단면도들이다.
도 14를 참조하면, 도 1 및 도 2를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정을 수행한다. 즉, 기판(100) 상에 하부 전극(110)을 형성하고, 개구(132)를 포함하는 절연막(120)을 형성한 후, 절연막(120) 상에, 개구(132)를 부분적으로 매립하고 보이드(150)를 포함하는 물질막(140)을 형성할 수 있다.
다만, 개구(132)는 하부 전극(110)의 상면을 전체적으로 노출시킬 수 있고, 개구(132)의 측벽은 실질적으로 수직일 수 있다.
예시적인 실시예들에 있어서, 물질막(140)은 스퍼터링 공정과 같은 물리 기상 증착 공정을 통해서 형성될 수 있다. 이때, 개구(132)에 의한 3차원적인 형태로 인해서, 물질막(140)의 조성이 불균일할 수 있다.
예를 들어, 물질막(140)이 Ge-Sb-Te를 포함하는 경우, 개구(130) 내에 위치하는 물질막(140) 하부는 제1 조성(C1)을 가질 수 있으며, 물질막(140) 상부는 제2 조성(C2)을 가질 수 있다. 예시적인 실시예들에 있어서, 제1 조성(C1)은 제2 조성(C2)보다 높은 Ge 농도를 가질 수 있다.
도 15를 참조하면, 제1 레이저 빔(165)을 물질막(140)에 조사하여, 물질막(140)을 녹는점 이상으로 가열하여, 물질막(140)의 조성을 균일하게 할 수 있다.
제1 레이저 빔(165)은 도 3을 참조로 설명한 제1 레이저 빔(160)과 실질적으로 동일하거나 유사할 수 있다. 제1 레이저 빔(165)이 조사됨에 따라, 물질막(140)이 용융될 수 있다. 이에 따라, 불균일한 물질막(140)의 조성이 균일하게 변화할 수 있다.
도 16 내지 도 29는 예시적인 실시예들에 따른 상변화 메모리 장치의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다. 구체적으로, 도 16, 19, 23 및 28은 상기 상변화 메모리 장치의 제조 방법을 설명하기 위한 평면도들이고, 도 17, 18, 20, 21, 22, 24, 25, 26, 27 및 29는 상기 상변화 메모리 장치의 제조 방법을 설명하기 위해 평면도들의 II-II' 라인을 따라 자른 단면도들이다.
도 16 및 도 17을 참조하면, 기판(200) 상부에 이온 주입 공정을 수행함으로써 불순물 영역을 형성한 뒤, 소자 분리막 패턴(210)을 형성하여 기판(200)을 액티브 영역과 필드 영역으로 구분하고 워드 라인들(205)을 형성한다.
불순물 영역은 제1 불순물 예를 들어, 인, 비소와 같은 n형 불순물 또는 붕소, 갈륨과 같은 p형 불순물을 기판(200) 상부에 주입함으로써 형성될 수 있다. 일 실시예에 있어서, 상기 제1 불순물은 n형 불순물이다. 한편, 상기 불순물 영역 하부에는 상기 제1 불순물과는 다른 도전형의 불순물이 도핑된 웰 영역(도시되지 않음)이 더 형성될 수도 있다.
예시적인 실시예들에 있어서, 소자 분리막 패턴(210)은 얕은 트렌치 소자 분리(Shallow Trench Isolation: STI) 공정에 의해 형성될 수 있다. 즉, 기판(200) 상에 트렌치들을 형성하고, 상기 트렌치들을 충분히 채우는 소자 분리막(도시하지 않음)을 기판(200) 상에 형성한 후, 기판(200) 상면이 노출될 때까지 상기 소자 분리막을 평탄화함으로써 형성할 수 있다. 상기 소자 분리막은 예를 들어 BPSG, PSG, USG, SOG, FOX, TEOS, PE-TEOS, HDP-CVD 산화물 등과 같은 실리콘 산화물을 사용하여 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 평탄화 공정은 화학 기계적 연마(CMP) 공정 및/또는 에치 백(etch back) 공정을 통해 수행될 수 있다. 예시적인 실시예들에 있어서, 소자 분리막 패턴(210)은 기판(200) 상면에 평행한 제2 방향으로 연장되고, 상기 제2 방향에 실질적으로 수직한 제1 방향을 따라 복수 개로 형성될 수 있다. 이에 따라, 기판(200)의 상기 액티브 영역 역시 상기 제2 방향으로 연장되고 상기 제1 방향을 따라 복수 개로 형성될 수 있다.
예시적인 실시예들에 있어서, 소자 분리막 패턴(210)은 상기 불순물 영역의 저면보다 낮은 저면을 갖도록 형성될 수 있으며, 이에 따라, 상기 액티브 영역 상부에 형성된 상기 불순물 영역이 소자 분리막 패턴(210)에 의해 분리되어 복수 개의 워드 라인들(205)을 형성할 수 있다. 예시적인 실시예들에 있어서, 각 워드 라인들(205)은 상기 제2 방향으로 연장되고, 상기 제1 방향을 따라 복수 개로 형성될 수 있다.
도 18을 참조하면, 기판(200) 및 소자 분리막 패턴(210) 상에 상기 각 제1 및 제2 방향들을 따라 일정한 간격으로 배열된 복수의 제1 콘택 홀들(225)이 형성된 제1 층간 절연막(220)을 형성한다. 이때, 제1 콘택 홀들(225)은 제1 콘택 어레이를 형성할 수 있다.
제1 콘택 홀들(225)은 기판(200) 상에 제1 층간 절연막(220)을 형성한 뒤, 워드 라인들(205)의 상면을 노출시키도록 제1 층간 절연막(220)을 예를 들어, 이방성 식각함으로써 형성할 수 있다.
한편, 제1 층간 절연막(220)은 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성할 수 있다.
도 19 및 도 20을 참조하면, 제1 콘택 홀들(225)을 채우는 다이오드(230)를 순차적으로 형성한다.
예시적인 실시예들에 있어서, 다이오드(230)는 기판(200)의 노출된 워드 라인들(205) 상면을 씨드막으로 사용하는 선택적 에피택시얼 공정을 수행하여 제1 콘택 홀들(225)을 채우는 실리콘막을 형성하고, 상기 실리콘막의 하부 및 상부에 각각 제2 및 제3 불순물들을 주입함으로써 형성할 수 있다. 이에 따라, 상기 실리콘막의 하부 및 상부는 각각 하부 다이오드막(232) 및 상부 다이오드막(234)으로 정의될 수 있으며, 하부 다이오드막(232)의 경우 워드 라인들(205)의 상면과 접촉할 수 있다. 한편, 상기 제2 및 제3 불순물들을 주입하기 이전에, 상기 실리콘막의 상면에 대하여 평탄화 공정을 더 수행함으로써 다이오드(230)의 상면이 제1 층간 절연막(220)의 상면과 동일한 높이를 갖도록 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 불순물은 예를 들어, 인, 비소와 같은 n형 불순물이고, 상기 제3 불순물은 예를 들어, 붕소, 갈륨과 같은 p형 불순물이다.
한편, 다이오드(230)는 각각 제1 콘택 홀들(225) 내에 형성되기 때문에, 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 다이오드 어레이를 형성할 수 있다.
다른 예시적인 실시예들에 있어서, 다이오드(230)와 후속하여 형성되는 하부 전극(250) 사이의 접촉 저항을 감소시키기 위해서 오믹 패턴(미도시)이 추가적으로 형성될 수 있다. 예시적인 실시예들에 있어서, 다이오드(230) 및 제1 층간 절연막(220) 상에 금속막(미도시)을 형성하고, 열처리를 통해 상기 금속막과 다이오드(230)의 실리콘 성분을 반응시킴으로써 상기 오믹 패턴을 형성할 수 있다. 상기 금속막은 예를 들어, 코발트, 니켈, 텅스텐과 같은 금속을 포함하도록 형성할 수 있으며, 이에 따라 상기 오믹 패턴은 코발트 실리사이드, 니켈 실리사이드, 텅스텐 실리사이드와 같은 금속 실리사이드를 포함하도록 형성될 수 있다. 이후 상기 금속막 중 미반응 부분은 제거한다.
이와는 달리, 상기 오믹 패턴은 다이오드(230) 상부에 금속 이온을 직접 주입함으로써 형성할 수도 있다.
도 21을 참조하면, 도 18을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 제1 층간 절연막(220) 및 다이오드(230) 상에 상기 각 제1 및 제2 방향들을 따라 일정한 간격으로 배열된 복수 개의 제2 콘택 홀들(245)이 형성된 제2 층간 절연막(240)을 형성한다.
즉, 제2 콘택 홀들(245)은 제1 층간 절연막(220) 및 다이오드(230) 상에 예를 들어, 산화물, 질화물 등과 같은 절연 물질을 사용하여 제2 층간 절연막(240)을 형성한 후, 제2 층간 절연막(240)을 다이오드(230)의 상면을 노출시키도록 예를 들어, 이방성 식각함으로써 형성할 수 있다. 이때, 제2 콘택 홀들(245)은 제2 콘택 홀 어레이를 형성할 수 있다.
도 22를 참조하면, 제2 콘택 홀들(245)을 채우는 하부 전극(250)을 형성한다. 이에 따라, 하부 전극(250)는 상기 제1 및 제2 방향들을 따라 각각 복수 개로 형성되어 하부 전극 어레이를 형성할 수 있다.
예시적인 실시예들에 있어서, 하부 전극(250)는 제2 콘택 홀들(245)에 의해 노출된 다이오드(230)의 상면, 제2 콘택 홀들(245)의 측벽 및 제2 층간 절연막(240)의 상면 상에 하부 전극막(도시하지 않음)을 형성한 뒤, 상기 하부 전극막의 상부를 제2 층간 절연막(240)의 상면이 노출될 때까지 평탄화함으로써 형성할 수 있다. 예를 들어, 하부 전극(250)은 금속 화합물, 예를 들어 금속, 금속 질화물 또는 금속 실리콘 질화물을 포함하도록 형성할 수 있다.
다른 예시적인 실시예들에 있어서, 하부 전극(250)과 다이오드(230) 사이에 도전성 금속을 포함하는 콘택 플러그가 추가적으로 형성될 수도 있다.
도 23 및 도 24를 참조하면, 도 18을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 제2 층간 절연막(240) 및 하부 전극(250) 상에 상기 각 제1 및 제2 방향들을 따라 일정한 간격으로 배열된 복수 개의 제1 개구들(265)이 형성된 제3 층간 절연막(260)을 형성한다.
예시적인 실시예들에 있어서, 제1 개구(265)의 측벽은 도 1에 도시된 바와 같이 기울어진 각도를 가질 수 있다. 즉, 제1 개구(265)는 바닥을 향할수록 좁은 폭을 가질 수 있다. 또한, 제1 개구(265)는 하부 전극(250)의 상면을 부분적으로 노출시킬 수 있다. 즉, 제1 개구(265)의 저면은 하부 전극(250)의 상면보다 좁은 면적을 가질 수 있다.
후속하여 형성되는 상변화 물질막 패턴(275)과 하부 전극(250)의 접촉 면적이 상대적으로 작아지게 되어 작은 전류로도 상변화 물질막 패턴(275)을 효율적으로 가열할 수 있다.
도 25를 참조하면, 제3 층간 절연막(260) 상에 제1 개구(265)를 부분적으로 채우는 상변화 물질막(270)을 형성한다.
상변화 물질막(270)은 도 2를 참조로 설명한 칼코게나이드(chalcogenide) 화합물을 사용하여 형성할 수 있다. 예시적인 실시예들에 있어서, 상변화 물질막(270)은 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 저압 화학 기상 증착(LPCVD) 공정, 플라즈마 증대 화학 기상 증착(PECVD) 공정, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정, 원자층 적층(ALD) 공정 등을 통해 형성될 수 있다.
제1 개구(265)의 종횡비가 증가하고 제1 개구(265)의 폭이 좁아짐에 따라, 상기 증착 공정에 의해서 형성된 상변화 물질막(270)은 제1 개구(265)를 부분적으로만 매립할 수 있다. 즉, 상변화 물질막(270) 내에 보이드(280)가 형성될 수 있다.
예시적인 실시예들에 있어서, 보이드(280)는 상변화 물질막(270) 내에 형성될 수 있다. 즉, 보이드(280)는 상변화 물질막(270)에 의해서 전체적으로 둘러싸일 수 있다.
다른 예시적인 실시예들에 있어서, 보이드는 상변화 물질막(270) 상부에 위치하며, 외부에 노출될 수 있다.
또 다른 예시적인 실시예들에 있어서, 상변화 물질막(270)은 상부와 하부가 불균일한 조성을 가질 수 있다.
다른 예시적인 실시예들에 있어서, 상변화 물질막(270)는 표면 거칠기가 큰 상면을 가질 수 있다.
도 26을 참조하면, 레이저 빔(290)을 상변화 물질막(270)에 조사하여, 상변화 물질막(270)을 녹는점 이상으로 가열하여, 보이드(280)를 제거할 수 있다.
레이저 빔(290)을 조사하는 공정은 도 3, 도 6, 도 10 도 12과 도 13 또는 도 15를 참조로 설명한 레이저 빔을 조사하는 공정과 실질적으로 동일하거나 유사할 수 있다.
이에 따라, 상변화 물질막(270) 내부 또는 상부에 위치하는 보이드(280)를 제거할 수 있으며, 상변화 물질막(270)의 조성 균일도를 향상시키고, 표면 거칠기를 감소시킬 수 있다.
도 27을 참조하면, 상변화 물질막(270) 상부를 평탄화 하여, 상변화 물질막 패턴(275)을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화 공정을 기계 화학적 연마 공정 또는 에치백 공정을 포함할 수 있다.
도 28 및 도 29를 참조하면, 상변화 물질막 패턴들(275)의 상면을 노출시키는 제2 개구(305)를 갖는 제4 층간 절연막(300)을 제3 층간 절연막(260) 상에 형성하고, 제2 개구(305)를 채우는 상부 전극(310) 및 비트 라인(320)을 순차적으로 형성한다.
상부 전극(310)은 노출된 상변화 물질막 패턴(275) 및 제3 및 제4 층간 절연막들(260, 300)의 상면 상에 제2 개구(305)를 충분히 매립하도록 제2 도전막(도시하지 않음)을 형성하고, 제4 층간 절연막(300)의 상면이 노출될 때까지 상기 제2 도전막을 평탄화한 후, 평탄화된 상기 제2 도전막의 상부를 예를 들어, 습식 식각 공정을 통해 제거함으로써 형성할 수 있다. 이에 따라, 상부 전극(310)은 상변화 물질막 패턴(275)의 상면을 커버하도록 형성될 수 있다.
이어, 이와 유사하게 상부 전극(310)의 상면 및 제4 층간 절연막(300) 상에 상기 제2 도전막 상부가 제거된 공간을 충분히 매립하도록 제3 도전막(도시하지 않음)을 형성하고, 상기 제3 도전막을 제4 층간 절연막(300)의 상면이 노출될 때까지 평탄화함으로써 비트라인(320)을 형성할 수 있다.
예시적인 실시예들에 있어서, 제2 개구(305)는 상기 제2 방향을 따라 복수 개 형성되므로, 상부 전극(310)은 역시 상기 제2 방향을 따라 복수 개 형성되어 상부 전극 열을 형성할 수 있다. 그러므로 비트 라인(320) 또한 상기 제2 방향을 따라 복수 개가 형성될 수 있다.
한편, 예시적인 실시예들에 있어서 제4 층간 절연막(300)은 산화물, 질화물 등과 같은 절연 물질을 포함하도록 형성할 수 있고, 상기 제2 도전막은 금속, 금속 질화물, 금속 실리사이드 등을 포함하도록 형성할 수 있으며, 상기 제3 도전막은 구리, 알루미늄, 텅스텐과 같은 저 저항 금속을 포함하도록 형성할 수 있다.
일 실시예에 있어서, 비트 라인(320)은 금속 질화물을 포함하는 배리어막 패턴(도시되지 않음)을 구비하도록 형성할 수도 있다.
전술한 바와 같이, 상변화 물질막(270)에 레이저 빔(290)을 조사하여 보이드(280)를 제거하거나 보이드(280)의 크기 및 위치를 효과적으로 제어할 수 있다. 이에 따라, 상변화 물질막 패턴(275)은 비교적 좁은 폭과 높은 종횡비를 갖는 개구(265)를 효과적으로 매립할 수 있다.
도 30은 조사되는 레이저 빔의 에너지에 따른 보이드의 크기 변화를 나타내는 그래프이다.
실험을 위해서, 하부 전극이 배치된 기판 상에 절연막을 형성하고, 절연막을 부분적으로 제거하여 상기 하부 전극을 노출시키는 개구를 형성하였다. 이때, 상기 개구의 높이는 약 100nm이고, 상기 개구의 폭은 약 100nm 이하였다.
이후, 탄소(C)가 도핑된 Ge-Sb-Te를 이용하여, 스퍼터링 공정을 통해서 상변화 물질막을 증착하였다. 이에 따라, 약 80nm의 크기를 갖는 보이드가 상기 상변화 물질막 내부에 형성되었다. 이때, 상기 보이드의 크기는 상기 보이드의 저면과 상기 보이드의 상면 사이의 거리로 결정하였다.
이후, 레이저 빔을 약 600ns 동안 상기 상변화 물질막에 조사하였다. 이때, 상기 레이저 빔의 에너지 밀도를 변경하면서, 레이저 빔 조사 후의 상기 보이드의 크기를 측정하였다.
도 30을 참조하면, 상기 레이저 빔의 에너지 밀도가 약 440mJ/㎠ 미만일 때, 상기 레이저 빔이 상기 상변화 물질막을 충분히 가열하지 못했다. 즉, 상기 레이저 빔에 의해서, 상기 상변화 물질막이 흘러 내렸지만, 보이드를 완전히 제거하지 못했다. 결과적으로, 레이저 빔의 에너지 밀도가 증가함에 따라, 잔류 보이드의 크기가 감소하지만, 보이드가 완전히 제거되지 않았다.
한편, 상기 레이저 빔의 에너지 밀도가 약 500mJ/㎠ 초과일 때에는 상기 레이저 빔에 의해서 상기 상변화 물질막이 증발(vaporization)하거나, 용제(ablation)되었다. 이에 따라, 상기 상변화 물질막 내부에 보이드가 형성되거나, 표면 거칠기가 증가할 수 있다.
반면에, 상기 레이저 빔의 에너지 밀도가 약 440mJ/㎠ 내지 약 500mJ/㎠ 사이일 때, 상기 레이저 빔은 상기 상변화 물질막을 가열하여 보이드를 제거할 뿐만 아니라, 상기 상변화 물질막의 용제(ablation)를 방지할 수 있다.
결과적으로, 상기 레이저 빔의 에너지 밀도를 미리 정해진 범위 내로 조절함으로써, 보이드를 효과적으로 제거할 수 있다.
도 31은 예시적인 실시예에 따른 메모리 시스템(400)을 보여주는 개략적인 블록도이다.
도 31을 참조하면, 메모리 시스템(400)은 저장장치일 수 있다. 예를 들면, 메모리 시스템(400)은 메모리 카드, 또는 SSD(solid state drive)일 수 있다. 메모리 시스템(400)은 하우징(430) 내에 제어기(410)와 메모리부(420)를 포함할 수 있다. 제어기(410)와 메모리부(420)는 전기적인 신호를 교환할 수 있다. 예를 들어, 제어기(410)의 명령에 따라서, 메모리부(420)와 제어기(410)는 데이터를 주고받을 수 있다. 이에 따라, 메모리 카드(400)는 메모리부(420)에 데이터를 저장하거나 또는 메모리부(420)로부터 데이터를 외부로 출력할 수 있다.
예를 들어, 메모리부(420)는 전술한 예시적인 실시예들에 따른 상변화 메모리 장치를 포함할 수 있다.
도 32는 예시적인 실시예에 따른 전자 시스템(500)을 보여주는 개략적인 블록도이다.
도 32를 참조하면, 전자 시스템(500)은 프로세서(510), 입/출력 장치(530) 및 메모리부(520)를 포함할 수 있고, 이들은 버스(bus, 540)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(510)는 프로그램을 실행하고 시스템(500)을 제어하는 역할을 할 수 있다. 입/출력 장치(530)는 시스템(500)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(500)은 입/출력 장치(530)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 메모리부(520)는 프로세서(510)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 예를 들어, 메모리부(520) 및/또는 프로세서(510)는 예시적인 실시예들에 따른 반도체 장치를 포함할 수 있다.
예를 들어, 이러한 전자 시스템(500)은 메모리부(520)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있고, 예컨대 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 또는 가전제품(household appliances)에 이용될 수 있다.
100, 200: 기판 110, 250: 하부 전극
120: 절연막 130: 개구
140: 물질막 145, 146: 물질막 패턴
150: 보이드 152: 제1 보이드
154: 제2 보이드 156: 잔류 보이드
160, 161, 162, 163, 164, 165, 290: 레이저 빔
170, 172: 상부 전극 180: 캡핑막
205: 워드 라인 210: 소자 분리막 패턴
220: 제1 층간 절연막 225: 제1 콘택 홀
230: 다이오드 232: 하부 다이오드막
234: 상부 다이오드막 240: 제2 층간 절연막
245: 제2 콘택 홀 260: 제3 층간 절연막
265: 제1 개구 270: 상변화 물질막
275: 상변화 물질막 패턴 280: 보이드
300: 제4 층간 절연막 305: 제2 개구
310: 상부 전극 320: 비트 라인
400: 메모리 시스템 410: 제어기
420: 메모리부 500: 전자 시스템
510: 프로세서 520: 메모리부
530: 입/출력 장치 540: 버스

Claims (15)

  1. 기판 상에 개구를 갖는 절연막을 형성하고;
    상기 절연막 상에, 상기 개구를 매립하고 보이드를 갖는 물질막을 형성하고; 그리고
    상기 물질막에 고체 매질을 사용하는 제1 레이저 빔을 조사하여, 상기 보이드의 크기를 감소시키거나 상기 보이드를 제거하는 것을 포함하는 개구 매립 방법.
  2. 제1항에 있어서, 상기 물질막은 상변화 물질막을 포함하는 개구 매립 방법.
  3. 제1항에 있어서, 상기 제1 레이저 빔은 YAG (yttrium-aluminum-garnet) 레이저인 개구 매립 방법.
  4. 제1항에 있어서, 상기 제1 레이저 빔은 500nm 내지 600nm 또는 1000nm 내지 1200nm 사이의 파장을 갖는 개구 매립 방법.
  5. 제 1항에 있어서, 상기 제1 레이저 빔은 300ns 내지 1200ns 사이의 조사 시간 동안 조사되는 개구 매립 방법.
  6. 제 1항에 있어서, 상기 제1 레이저 빔은 400mJ/㎠ 내지 1000mJ/㎠ 사이의 에너지 밀도를 가지는 개구 매립 방법.
  7. 제1항에 있어서, 상기 제1 레이저 빔은 440mJ/㎠ 내지 500mJ/㎠ 사이의 에너지 밀도를 갖는 개구 매립 방법.
  8. 제1항에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 반응 기체 또는 불활성 기체 분위기에서 수행되는 개구 매립 방법.
  9. 제1항에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 보이드를 미리 정해진 높이로 이동시키는 개구 매립 방법.
  10. 제9항에 있어서, 상기 제1 레이저 빔을 조사한 후에, 상기 보이드를 둘러싸는 상기 물질막 상부를 제거하는 것을 더 포함하는 개구 매립 방법.
  11. 제1항에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 물질막 상면의 거칠기(roughness)를 감소시키는 개구 매립 방법.
  12. 제1항에 있어서, 상기 제1 레이저 빔을 조사하기 전에, 상기 물질막 상에 제2 레이저 빔을 조사하는 것을 더 포함하는 개구 매립 방법.
  13. 제12항에 있어서, 상기 제2 레이저 빔을 조사하는 공정은 상기 물질막 상부를 산화하여 캡핑막을 형성하는 것을 포함하는 개구 매립 방법.
  14. 제1항에 있어서, 상기 제1 레이저 빔을 조사하는 공정은 상기 물질막의 상부와 하부의 조성을 균일하게 하는 개구 매립 방법.
  15. 기판 상에 스위칭 소자를 형성하고;
    상기 스위치 소자에 전기적으로 연결되는 하부 전극을 형성하고;
    상기 하부 전극을 노출시키는 개구를 갖는 절연막을 형성하고;
    상기 절연막 상에, 상기 개구를 매립하고 보이드를 갖는 상변화 물질막을 형성하고;
    상기 상변화 물질막에 고체 매질을 사용하는 제1 레이저 빔을 조사하여, 상기 보이드의 크기를 감소시키거나 상기 보이드를 제거하고;
    상기 상변화 물질막 상부를 평탄화하여, 상기 개구를 매립하는 상변화 물질막 패턴을 형성하고; 그리고
    상기 상변화 물질막 패턴 상에 상부 전극을 형성하는 것을 포함하는 상변화 메모리 소자의 제조 방법.
KR1020140054040A 2014-05-07 2014-05-07 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법 KR20150127367A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140054040A KR20150127367A (ko) 2014-05-07 2014-05-07 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
US14/599,848 US20150325787A1 (en) 2014-05-07 2015-01-19 Method of filling an opening and method of manufacturing a phase-change memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054040A KR20150127367A (ko) 2014-05-07 2014-05-07 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150127367A true KR20150127367A (ko) 2015-11-17

Family

ID=54368582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054040A KR20150127367A (ko) 2014-05-07 2014-05-07 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20150325787A1 (ko)
KR (1) KR20150127367A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004147A1 (ko) * 2016-06-28 2018-01-04 주식회사 비에스피 레이저를 이용한 상변화 메모리 제조방법
KR20190006095A (ko) * 2016-06-10 2019-01-16 어플라이드 머티어리얼스, 인코포레이티드 확산 촉진 분위기에서의 초-대기 프로세스 시의 시임-치유 방법
WO2020071638A1 (ko) * 2018-10-04 2020-04-09 (주)알엔알랩 반도체 디바이스 제조 방법
KR20210013248A (ko) * 2018-10-04 2021-02-03 (주)알엔알랩 반도체 디바이스 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446863B1 (ko) 2016-02-22 2022-09-23 삼성전자주식회사 메모리 소자 및 그 제조방법
US10008418B2 (en) * 2016-09-30 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of semiconductor integrated circuit fabrication
US20190224784A1 (en) * 2018-01-19 2019-07-25 Panasonic Corporation Laser slicing apparatus and laser slicing method
KR20200140601A (ko) 2019-06-07 2020-12-16 삼성전자주식회사 정보 저장 물질 패턴을 포함하는 반도체 소자
KR20210041149A (ko) * 2019-10-04 2021-04-15 삼성전자주식회사 가변 저항 메모리 소자의 제조 방법
KR20210111515A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052468A (ko) * 2001-11-12 2004-06-23 소니 가부시끼 가이샤 레이저 어닐 장치 및 박막 트랜지스터의 제조 방법
US7407696B2 (en) * 2003-01-24 2008-08-05 Board Of Trustees Operating Michigan State University Phase change materials for storage media
WO2004099835A1 (en) * 2003-05-09 2004-11-18 Hernan Miguez Method of laser writing refractive index patterns in silicon photonic crystals
KR100612906B1 (ko) * 2004-08-02 2006-08-14 삼성전자주식회사 상변화 기억 소자의 형성 방법
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
EP1938343A4 (en) * 2005-10-17 2010-07-28 Agency Science Tech & Res NEW PHASE CHANGE MATERIAL
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7994034B2 (en) * 2008-03-10 2011-08-09 Ovonyx, Inc. Temperature and pressure control methods to fill features with programmable resistance and switching devices
CN103123443B (zh) * 2008-10-14 2014-11-26 旭化成电子材料株式会社 热反应型抗蚀剂材料、使用它的热光刻用层压体以及使用它们的模具的制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190006095A (ko) * 2016-06-10 2019-01-16 어플라이드 머티어리얼스, 인코포레이티드 확산 촉진 분위기에서의 초-대기 프로세스 시의 시임-치유 방법
WO2018004147A1 (ko) * 2016-06-28 2018-01-04 주식회사 비에스피 레이저를 이용한 상변화 메모리 제조방법
WO2020071638A1 (ko) * 2018-10-04 2020-04-09 (주)알엔알랩 반도체 디바이스 제조 방법
KR20200038736A (ko) * 2018-10-04 2020-04-14 (주)알엔알랩 반도체 디바이스 제조 방법
KR20210013248A (ko) * 2018-10-04 2021-02-03 (주)알엔알랩 반도체 디바이스 제조 방법
CN112913001A (zh) * 2018-10-04 2021-06-04 Rnr实验室公司 半导体设备制造方法

Also Published As

Publication number Publication date
US20150325787A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
KR20150127367A (ko) 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR100911473B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR100881055B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
US9337237B2 (en) Methods, structures and devices for increasing memory density
KR100808365B1 (ko) 상 변화 메모리 셀 내에 상 변화층 형성
US7419881B2 (en) Phase changeable memory device and method of formation thereof
KR100766504B1 (ko) 반도체 소자 및 그 제조 방법
KR100782496B1 (ko) 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US6437383B1 (en) Dual trench isolation for a phase-change memory cell and method of making same
US8962438B2 (en) Variable resistance memory device and method of forming the same
US6649928B2 (en) Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
KR100852233B1 (ko) 수직형 다이오드의 형성 방법 및 이를 이용하는 상변화메모리 장치의 제조 방법
US20080272355A1 (en) Phase change memory device and method for forming the same
US20100163830A1 (en) Phase-change random access memory capable of reducing thermal budget and method of manufacturing the same
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR101908062B1 (ko) 상변화 메모리 장치 및 이의 제조 방법
US8865558B2 (en) Method of forming a phase change material layer pattern and method of manufacturing a phase change memory device
US8866116B2 (en) Semiconductor memory devices having predetermined conductive metal levels and methods of fabricating the same
KR20080039701A (ko) 상변화 기억 소자 및 그 형성 방법
KR20120104031A (ko) 상변화 물질층, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
US8053750B2 (en) Phase change memory device having heat sinks formed under heaters and method for manufacturing the same
KR101298258B1 (ko) 상변화 메모리 장치의 제조 방법
US20100163834A1 (en) Contact structure, method of manufacturing the same, phase changeable memory device having the same, and method of manufacturing phase changeable memory device
KR20110076764A (ko) 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법
KR20090117233A (ko) 상변화 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid