KR20200038736A - 반도체 디바이스 제조 방법 - Google Patents

반도체 디바이스 제조 방법 Download PDF

Info

Publication number
KR20200038736A
KR20200038736A KR1020180118311A KR20180118311A KR20200038736A KR 20200038736 A KR20200038736 A KR 20200038736A KR 1020180118311 A KR1020180118311 A KR 1020180118311A KR 20180118311 A KR20180118311 A KR 20180118311A KR 20200038736 A KR20200038736 A KR 20200038736A
Authority
KR
South Korea
Prior art keywords
semiconductor device
contact plug
laser
metal layer
device manufacturing
Prior art date
Application number
KR1020180118311A
Other languages
English (en)
Other versions
KR102208545B1 (ko
Inventor
류정도
Original Assignee
(주)알엔알랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알엔알랩 filed Critical (주)알엔알랩
Priority to KR1020180118311A priority Critical patent/KR102208545B1/ko
Priority to CN201980065509.5A priority patent/CN112913001A/zh
Priority to PCT/KR2019/010846 priority patent/WO2020071638A1/ko
Priority to US17/281,966 priority patent/US12009255B2/en
Publication of KR20200038736A publication Critical patent/KR20200038736A/ko
Priority to KR1020210008952A priority patent/KR102262292B1/ko
Application granted granted Critical
Publication of KR102208545B1 publication Critical patent/KR102208545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 디바이스 제조 방법은 기판을 제공하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계, 상기 개구부 및 상기 절연층 상에 콘택 플러그를 형성하는 단계, 상기 콘택 플러그 상에 메탈층을 형성하는 단계 및 상기 메탈층에 레이저를 조사하는 단계를 포함한다.

Description

반도체 디바이스 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 디바이스 제조 방법에 관한 것이다.
반도체 디바이스는 휘발성 기억 장치 및 비휘발성 기억 장치로 구분될 수 있다. 휘발성 기억 장치는 대표적으로 디램(DRAM) 장치 또는 에스램(SRAM) 장치를 포함한다. 비휘발성 기억 장치는 플래시(flash) 기억 장치가 대표적이다.
한편, 전자 산업이 고도로 발전함에 따라, 반도체 디바이스의 고집적화가 진행되면서 반도체 디바이스 제조 공정에서는 상, 하부 패턴간의 안정적인 전기적 접속을 위해 콘택 플러그를 형성하고 있다.
그러나, 종래의 방법에 따라 콘택 플러그를 형성하는 경우, 콘택 플러그 내에 보이드(Void)가 발생하게 되고, 이러한 보이드가 후속 공정에서 외부로 노출되어 심(Seam)과 같은 표면 결함으로 나타남으로써 배선 저항 증가가 유발되는 등의 소자 특성 저하가 발생한다.
선행기술문헌: 한국등록특허 10-0465063호
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 보이드 또는 심이 제거된 콘택 플러그를 포함하는 반도체 디바이스를 제조하는 방법을 제공하고자 한다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 일 실시예는 기판을 제공하는 단계, 상기 기판 상에 절연층을 형성하는 단계, 상기 절연층을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계, 상기 개구부 및 상기 절연층 상에 콘택 플러그를 형성하는 단계, 상기 콘택 플러그 상에 메탈층을 형성하는 단계 및 상기 메탈층에 레이저를 조사하는 단계를 포함하는 반도체 디바이스 제조 방법을 제공할 수 있다.
일 실시예에 따르면, 반도체 디바이스 제조 방법은 메탈층을 제거하는 단계를 더 포함할 수 있다.
일 실시예에 따르면, 메탈층에 레이저를 조사하는 단계는 상기 메탈층을 직접 가열하여 상기 콘택 플러그를 간접 가열함으로써 상기 콘택 플러그 내의 보이드(Void) 또는 심(Seam)을 제거하는 단계를 포함할 수 있다.
일 실시예에 따르면, 절연층은 산화물, 질화물 및 산화 질화물 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 개구부는 듀얼 다마신 패턴, 비아홀 및 트렌치 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 콘택 플러그는 폴리실리콘 또는 메탈일 수 있다.
일 실시예에 따르면, 메탈층은 티타늄(Ti), 질화티타늄(TiN), 규화티타늄(TiSi), 탄탈륨(Ta), 질화탄탈륨(TaN), 코발트(Co), 규화코발트(CoSi), 니켈(Ni), 규화니켈(NiSi), 루테늄(Ru), 텅스텐(W), 규화텅스텐(WSi), 구리(Cu), 레늄(Re), 몰리브데넘(Mo), 나이오븀(Nb), 크롬(Cr) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면,콘택 플러그는 무기질을 함유하는 물질을 포함할 수 있다.
일 실시예에 따르면, 레이저는 YAG 레이저, 다이오드 레이저, CO2 레이저 또는 파이버(fiber)레이저일 수 있다.
전술한 본 발명의 과제 해결 수단 중 어느 하나에 의하면, 콘택 플러그 내의 보이드 또는 심이 제거됨으로써 낮은 저항의 특성을 가지는 반도체 디바이스를 제공할 수 있다. 또한, 보이드 또는 심을 제거하는 과정에서 대상물이 용융, 고화되는 과정에서 재결정화가 되어 보다 낮은 저항의 특성을 반도체 디바이스에 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스 제조 방법을 설명하기 위한 도면이다.
도 2는 콘택 플러그에 레이저를 조사하는 것을 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스 제조 방법을 나타낸 흐름도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미하며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에 있어서 '부(部)'란, 하드웨어에 의해 실현되는 유닛(unit), 소프트웨어에 의해 실현되는 유닛, 양방을 이용하여 실현되는 유닛을 포함한다. 또한, 1 개의 유닛이 2 개 이상의 하드웨어를 이용하여 실현되어도 되고, 2 개 이상의 유닛이 1 개의 하드웨어에 의해 실현되어도 된다.
이하 첨부된 도면을 참고하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 디바이스 제조 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 기판(100)이 제공된다(a). 예를 들어, 기판(100)은 실리콘(Si) 또는 게르마늄(Ge)중에서 선택된 적어도 하나를 포함할 수 있다.
이후, 기판(100) 상에 절연층(110)이 형성된다(a). 절연층(110)은 화학적 기상 증착(CVD: Chemical Vapor Deposition) 또는 물리적 기상 증착(PVD: Physical Vapor Deposition)으로 형성될 수 있다.
절연층(110)은 산화물, 질화물 또는 산화 질화물 중 적어도 하나를 포함할 수 있다.
이어서, 절연층(110)을 식각하여 기판을 노출시키는 개구부(120)가 형성된다(b). 개구부(120)는 듀얼 다마신 패턴, 비아홀 또는 트렌치일 수 있다.
여기서, 절연층(110) 상에 레지스트 패턴(미도시)이 형성되고, 레지스트 패턴을 마스크로 하여 절연층(110)을 식각함으로써 개구부(120)가 형성될 수 있다.
이때, 식각 공정은 화학적 건식 식각 공정 또는 습식 식각 공정 중에서 선택된 적어도 하나에 의해 수행될 수 있다.
이후, 개구부(120) 및 절연층(110) 상에 콘택 플러그(130)가 형성된다(c). 여기서, 콘택 플러그(130)는 화학적 기상 증착 또는 물리적 기상 증착에 의해 형성될 수 있고, 폴리실리콘(예컨대, 비정질실리콘(Amorphous-Si)) 또는 메탈일 수 있다.
여기서, 콘택 플러그(130) 내에 보이드(Void) 또는 심(Seam)(10)이 존재할 수 있다. 이러한 보이드 또는 심은 배선 저항 증가를 유발시켜 소자 특성을 저하시킨다.
콘택 플러그(130) 내의 보이드 또는 심을 제거하기 위하여 콘택 플러그(130)에 레이저를 조사하는 방법이 있다.
즉, 콘택 플러그(130)에 레이저(20)를 조사하면 콘택 플러그(130)가 용융된 후 다시 고체로 고상화되는데, 이때 원자들이 우수한 결정성을 갖는 결정 형태로 재배열되고, 이에 따라 그레인 사이즈 또한 증가됨으로써 콘택 플러그(130) 내의 보이드 또는 심이 제거될 수 있다.
이와 관련하여, 도 2는 콘택 플러그에 레이저를 조사하는 것을 설명하기 위한 도면이다.
도 2를 참조하면, 콘택 플러그(130)에 레이저(20)를 직접 조사할 경우, 콘택 플러그(130)가 가열되어 레이저(20)의 조사 부위에 돌기(protrusion)(30)가 발생하는 문제점이 있다. 돌기(protrusion)가 발생하는 이유는 용융(melt)된 물질이 고화될 때 재결정화(recrystallization)가 되며, 이때, 결정립(grain)이 형성된다. 결정과 결정면 사이의 결정립 경계(grain boundary)에 impurity 농도가 높아져 고화되는 시간이 grain 중심보다 늦어지게 되며, 이때 grain boundary 사이에서 돌기(protrusion) 현상이 발생하는 것으로 여겨진다.
따라서, 본 발명에서는 콘택 플러그(130) 상에 메탈층(140)을 형성하고, 메탈층(140)을 직접 가열하여 콘택 플러그(130)를 간접 가열하여 상술한 문제점을 해결하고 있다.
또한, 금속은 자유전자가 상대적으로 많아 레이저에 의해 매우 높은 온도(예를 들어, 2000도 내지 3000도)로 가열될 수 있다. 이에 반하여, 레이저를 통해 무기질(예를 들어, SiO2, Si, Si3N4)을 함유하는 물질을 가열시키는 것은 상대적으로 어렵다.
본 발명은 이러한 특성을 이용하여, 메탈층(140)과 콘택 플러그(130)를 인접하여 배치(예컨대, 서로 접촉하여 배치)한 후에, 레이저를 메탈층(140)에 직접 조사하여 콘택 플러그(130)를 간접 가열함으로써 콘택 플러그(130)를 효과적으로 가열할 수 있다.
구체적으로, 콘택 플러그(130) 상에 메탈층(140)이 형성된다(d). 여기서, 메탈층(130)은 티타늄(Ti), 질화티타늄(TiN), 규화티타늄(TiSi), 탄탈륨(Ta), 질화탄탈륨(TaN), 코발트(Co), 규화코발트(CoSi), 니켈(Ni), 규화니켈(NiSi), 루테늄(Ru), 텅스텐(W), 규화텅스텐(WSi), 구리(Cu), 레늄(Re), 몰리브데넘(Mo), 나이오븀(Nb), 크롬(Cr) 중 적어도 하나를 포함할 수 있다.
이때, 콘택 플러그(130)가 효과적으로 간접 가열될 수 있도록 메탈층(140)에 레이저(20)를 조사하여 발생하는 열이 콘택 플러그(130)에 레이저(20)를 조사하여 발생하는 열 보다 더 많도록 콘택 플러그(130) 및 메탈층(140)의 물질을 선택할 수 있다. 예를 들어, 콘택 플러그(130)는 무기질(예를 들어, SiO2, Si, Si3N4)을 함유하는 물질일 수 있다.
이어서, 메탈층(140)에 레이저(20)가 조사된다(e). 레이저(20)는 YAG 레이저, 다이오드 레이저, CO2 레이저 또는 파이버(fiber)레이저일 수 있다.
메탈층(140)에 레이저(20)가 조사됨으로써 메탈층(140)이 직접 가열되고 메탈층(140)과 인접한 콘택 플러그(130)는 간접 가열된다.
이때, 콘택 플러그(130)가 간접 가열되어 재결정 과정이 진행되고, 그레인 사이즈 또한 증가됨으로써, 콘택 플러그(130) 내의 보이드 또는 심이 제거될 수 있다.
이와 같이, 콘택 플러그(130) 내의 보이드 또는 심(10)이 제거됨으로써 반도체 디바이스가 낮은 저항의 특성을 가지게 된다.
이때, 고온가열에 따른 메탈층(140)과 콘택 플러그(130)간의 반응 혹은 상호확산(interdiffusion)이 발생할 수 있는데, 이를 방지할 수 있는 하나 이상의 물질을 메탈층(140)과 콘택 플러그(130) 사이에 포함시킬 수도 있다. 왜냐하면, 반응 혹은 상호확산이 발생하게 되면, 후술하는 메탈층(140)을 제거하는 단계에서 메탈층(140)의 제거가 용이하지 않을 수 있기 때문이다.
이러한 물질은 예를 들어, SiO2 막, Si3N4, 폴리실리콘(Polysilicon) 및 비정질실리콘(Amorphous-Si) 중 하나를 포함할 수 있다.
콘택 플러그(130) 내의 보이드 또는 심(10)이 제거된 후, 메탈층(140)이 제거된다(e).
도 3은 본 발명의 일 실시예에 따른 반도체 디바이스 제조 방법을 나타낸 흐름도이다.
도 3은 참조하면, 단계 S300에서 기판을 제공된다. 단계 S210에서 기판 상에 절연층이 형성된다.
단계 S320에서 절연층을 식각하여 기판을 노출시키는 개구부가 형성된다.
단계 S330에서 개구부 및 절연층 상에 콘택 플러그가 형성된다. 단계 S340에서 콘택 플러그 상에 메탈층이 형성된다.
단계 S350에서 메탈층에 레이저가 조사된다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 보이드 또는 심
20: 레이저
30: 돌기
100: 기판
110: 절연층
120: 개구부
130: 콘택 플러그
140: 메탈층

Claims (9)

  1. 반도체 디바이스 제조 방법에 있어서,
    기판을 제공하는 단계;
    상기 기판 상에 절연층을 형성하는 단계;
    상기 절연층을 식각하여 상기 기판을 노출시키는 개구부를 형성하는 단계;
    상기 개구부 및 상기 절연층 상에 콘택 플러그를 형성하는 단계;
    상기 콘택 플러그 상에 메탈층을 형성하는 단계; 및
    상기 메탈층에 레이저를 조사하는 단계
    를 포함하는 것인, 반도체 디바이스 제조 방법.
  2. 제 1 항에 있어서,
    상기 메탈층을 제거하는 단계
    를 더 포함하는 것인, 반도체 디바이스 제조 방법.
  3. 제 1 항에 있어서,
    상기 메탈층에 레이저를 조사하는 단계는
    상기 메탈층을 직접 가열하여 상기 콘택 플러그를 간접 가열함으로써 상기 콘택 플러그 내의 보이드(Void) 또는 심(Seam)을 제거하는 단계
    를 포함하는 것인, 반도체 디바이스 제조 방법.
  4. 제 1 항에 있어서,
    상기 절연층은 산화물, 질화물 및 산화 질화물 중 적어도 하나를 포함하는 것인, 반도체 디바이스 제조 방법.
  5. 제 1 항에 있어서,
    상기 개구부는 듀얼 다마신 패턴, 비아홀 또는 트렌치인 것인, 반도체 디바이스 제조 방법.
  6. 제 1 항에 있어서,
    상기 콘택 플러그는 폴리실리콘 또는 메탈인 것인, 반도체 디바이스 제조 방법.
  7. 제 1 항에 있어서,
    상기 메탈층은 티타늄(Ti), 질화티타늄(TiN), 규화티타늄(TiSi), 탄탈륨(Ta), 질화탄탈륨(TaN), 코발트(Co), 규화코발트(CoSi), 니켈(Ni), 규화니켈(NiSi), 루테늄(Ru), 텅스텐(W), 규화텅스텐(WSi), 구리(Cu), 레늄(Re), 몰리브데넘(Mo), 나이오븀(Nb), 크롬(Cr) 중 적어도 하나를 포함하는 것인, 반도체 디바이스 제조 방법.
  8. 제 7 항에 있어서,
    상기 콘택 플러그는 무기질을 함유하는 물질을 포함하는 것인, 반도체 디바이스 제조 방법.
  9. 제 1 항에 있어서,
    상기 레이저는 YAG 레이저, 다이오드 레이저, CO2 레이저 또는 파이버(fiber)레이저인 것인, 반도체 디바이스 제조 방법.
KR1020180118311A 2018-10-04 2018-10-04 반도체 디바이스 제조 방법 KR102208545B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180118311A KR102208545B1 (ko) 2018-10-04 2018-10-04 반도체 디바이스 제조 방법
CN201980065509.5A CN112913001A (zh) 2018-10-04 2019-08-26 半导体设备制造方法
PCT/KR2019/010846 WO2020071638A1 (ko) 2018-10-04 2019-08-26 반도체 디바이스 제조 방법
US17/281,966 US12009255B2 (en) 2018-10-04 2019-08-26 Method of manufacturing semiconductor device including laser treatment for contact plug
KR1020210008952A KR102262292B1 (ko) 2018-10-04 2021-01-21 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180118311A KR102208545B1 (ko) 2018-10-04 2018-10-04 반도체 디바이스 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210008952A Division KR102262292B1 (ko) 2018-10-04 2021-01-21 반도체 디바이스 제조 방법

Publications (2)

Publication Number Publication Date
KR20200038736A true KR20200038736A (ko) 2020-04-14
KR102208545B1 KR102208545B1 (ko) 2021-01-28

Family

ID=70054642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180118311A KR102208545B1 (ko) 2018-10-04 2018-10-04 반도체 디바이스 제조 방법

Country Status (4)

Country Link
US (1) US12009255B2 (ko)
KR (1) KR102208545B1 (ko)
CN (1) CN112913001A (ko)
WO (1) WO2020071638A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11877443B2 (en) 2020-07-29 2024-01-16 Samsung Electronics Co., Ltd. Semiconductor device including a single crystal contact

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268950B1 (ko) * 1997-11-24 2000-12-01 김영환 반도체소자의콘택배선형성방법
JP2001358211A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体装置およびその製造方法
US6376369B1 (en) * 1998-02-12 2002-04-23 Micron Technology, Inc. Robust pressure aluminum fill process
US6391778B1 (en) * 1998-09-03 2002-05-21 Micron Technology, Inc. Contact/via force fill techniques and resulting structures
KR20050056925A (ko) * 2001-11-08 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 신뢰성 있는 구리 상호연결구조 형성 방법
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법
US7224065B2 (en) * 1998-09-03 2007-05-29 Micron Technology, Inc. Contact/via force fill techniques and resulting structures
KR20130026671A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 결정화 방법 및 이를 이용한 표시 장치의 제조 방법
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법
KR20170015883A (ko) * 2014-06-16 2017-02-10 인텔 코포레이션 금속 인터커넥트의 시임 치유

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1239823A (zh) * 1998-06-24 1999-12-29 世大积体电路股份有限公司 插塞的制造方法
US6638861B1 (en) * 2001-11-08 2003-10-28 Advanced Micro Devices, Inc. Method of eliminating voids in W plugs
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20060223311A1 (en) * 2005-03-31 2006-10-05 Wolfgang Buchholtz Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
KR100815188B1 (ko) * 2006-06-29 2008-03-19 주식회사 하이닉스반도체 반도체 소자의 제조방법 및 이를 이용한 낸드 플래시메모리 소자의 제조방법
JP2008010737A (ja) * 2006-06-30 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
CN101548375A (zh) * 2006-12-28 2009-09-30 东京毅力科创株式会社 半导体装置以及其制造方法
KR100876976B1 (ko) * 2007-01-31 2009-01-09 삼성전자주식회사 반도체 소자의 배선 및 이의 형성 방법
KR100965031B1 (ko) * 2007-10-10 2010-06-21 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
US8299365B2 (en) * 2010-01-07 2012-10-30 International Business Machines Corporation Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures
KR20120116707A (ko) * 2011-04-13 2012-10-23 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104517937B (zh) * 2013-09-29 2017-06-13 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
CN106087041B (zh) * 2016-06-17 2018-10-26 江西赛维Ldk太阳能高科技有限公司 一种铸锭过程中去除多晶硅杂质的方法
KR101794209B1 (ko) * 2016-08-23 2017-11-07 주식회사 비에스피 레이저를 이용한 상변화 메모리 제조방법
US20180130702A1 (en) * 2016-11-08 2018-05-10 Globalfoundries Inc. Encapsulation of cobalt metallization

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268950B1 (ko) * 1997-11-24 2000-12-01 김영환 반도체소자의콘택배선형성방법
US6376369B1 (en) * 1998-02-12 2002-04-23 Micron Technology, Inc. Robust pressure aluminum fill process
US6391778B1 (en) * 1998-09-03 2002-05-21 Micron Technology, Inc. Contact/via force fill techniques and resulting structures
US7224065B2 (en) * 1998-09-03 2007-05-29 Micron Technology, Inc. Contact/via force fill techniques and resulting structures
JP2001358211A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体装置およびその製造方法
KR20050056925A (ko) * 2001-11-08 2005-06-16 어드밴스드 마이크로 디바이시즈, 인코포레이티드 신뢰성 있는 구리 상호연결구조 형성 방법
KR20060012182A (ko) * 2004-08-02 2006-02-07 삼성전자주식회사 상변화 기억 소자의 형성 방법
KR20130026671A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 결정화 방법 및 이를 이용한 표시 장치의 제조 방법
KR20150127367A (ko) * 2014-05-07 2015-11-17 삼성전자주식회사 개구 매립 방법 및 이를 이용한 상변화 메모리 소자의 제조 방법
KR20170015883A (ko) * 2014-06-16 2017-02-10 인텔 코포레이션 금속 인터커넥트의 시임 치유
JP2017520108A (ja) * 2014-06-16 2017-07-20 インテル・コーポレーション 金属相互接続のシーム修復
KR20160057545A (ko) * 2014-11-13 2016-05-24 삼성전자주식회사 반도체 장치 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11877443B2 (en) 2020-07-29 2024-01-16 Samsung Electronics Co., Ltd. Semiconductor device including a single crystal contact

Also Published As

Publication number Publication date
US20210375676A1 (en) 2021-12-02
CN112913001A (zh) 2021-06-04
WO2020071638A1 (ko) 2020-04-09
KR102208545B1 (ko) 2021-01-28
US12009255B2 (en) 2024-06-11

Similar Documents

Publication Publication Date Title
US7413980B2 (en) Semiconductor device with improved contact fuse
US8237457B2 (en) Replacement-gate-compatible programmable electrical antifuse
US8163640B2 (en) Metal gate compatible electrical fuse
JP4594740B2 (ja) プログラマブル半導体デバイス
US9041151B2 (en) Fin eFuse formed by trench silicide process
US9385025B2 (en) E-fuses containing at least one underlying tungsten contact for programming
JP5442580B2 (ja) 電気ヒューズ構造とその形成方法
KR102262292B1 (ko) 반도체 디바이스 제조 방법
CN103688349A (zh) 电熔丝及其制造方法
US8809142B2 (en) Structure and method to form E-fuse with enhanced current crowding
US8013419B2 (en) Structure and method to form dual silicide e-fuse
US8004060B2 (en) Metal gate compatible electrical antifuse
KR102208545B1 (ko) 반도체 디바이스 제조 방법
JP3104843B2 (ja) アンチヒューズ型半導体集積回路装置
US7229920B2 (en) Method of fabricating metal silicide layer
TWI453898B (zh) 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法
JP2008511149A (ja) 半導体装置及びその製造方法
TW492160B (en) Method to produce integrated semiconductor-elements
US11309244B2 (en) Electrical fuse structure and method of formation
JPH0578181B2 (ko)
US8847300B2 (en) Semiconductor device and method for fabricating the same
KR100505409B1 (ko) 반도체 소자의 게이트 형성방법
JP6780349B2 (ja) 半導体装置及びその製造方法
US20070145486A1 (en) Semiconductor memory device and method of manufacturing the same
KR20010002669A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right