JP2008010737A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008010737A
JP2008010737A JP2006181550A JP2006181550A JP2008010737A JP 2008010737 A JP2008010737 A JP 2008010737A JP 2006181550 A JP2006181550 A JP 2006181550A JP 2006181550 A JP2006181550 A JP 2006181550A JP 2008010737 A JP2008010737 A JP 2008010737A
Authority
JP
Japan
Prior art keywords
contact hole
semiconductor substrate
plug
insulating film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006181550A
Other languages
English (en)
Inventor
Koji Nishimura
孝治 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006181550A priority Critical patent/JP2008010737A/ja
Priority to US11/768,249 priority patent/US7615819B2/en
Publication of JP2008010737A publication Critical patent/JP2008010737A/ja
Priority to US12/571,736 priority patent/US7803683B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】コンタクトホール内に形成される配線層の抵抗値を抑制する。
【解決手段】コンタクトホールＨが、変曲位置Ｈ１から下方に向けて径が小さいテーパ孔形状に形成されていると共に変曲位置Ｈ１から上方に向けてシリコン基板２の表面に対して垂直柱状に形成されている。また、このコンタクトホールＨ内にポリプラグ８および金属プラグ９が形成されている。
【選択図】図３

Description

本発明は、半導体基板上にコンタクトホールが形成された構造を備えた半導体装置およびその製造方法に関する。
例えば、半導体基板のソース／ドレイン領域上にコンタクトホールを形成する技術が知られている（例えば、特許文献１参照）。この特許文献１に開示されている技術によれば、次のように構成されている。半導体基板上に第１および第２のシリコン酸化物膜が層間絶縁膜として２層構造で積層されている。コンタクトホールが第２のシリコン酸化物膜に対して垂直側壁をもって貫通され、第１のシリコン酸化物膜に対して順テーパ面をもって貫通されている。金属配線層は層間絶縁膜に設けられたコンタクトホールを介してソース／ドレイン領域に接続されている。
特開２０００−１５０６３７号公報（００１４段落）
近年、設計ルールの縮小化、素子の微細化に伴い、コンタクトホールの径の寸法も縮小化している。したがって、必然的にアスペクト比が高くなり、コンタクトホール内に金属配線層が埋込まれるときに埋込性が悪くなる。埋込性が悪いと金属配線層内にシームが生じてしまう。金属配線層の中にシームが生じてしまうと金属配線層の抵抗値も上昇してしまう。
本発明は、上記事情に鑑みてなされたもので、その目的は、コンタクトホール内に形成される配線層の抵抗値を抑制できる半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、半導体基板と、半導体基板上に形成された絶縁膜であって、上側部が前記半導体基板表面に対して垂直柱状で且つ下側部が前記半導体基板の表面に向かって径が小さくなるテーパ形状のコンタクトホールが形成された絶縁膜と、コンタクトホールの下側部に形成された多結晶シリコンからなる第１導電性プラグと、タングステン層を備え第１導電性プラグ上に形成されてなる第２導電性プラグとを備えたことを特徴としている。
本発明の半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、上側が垂直孔形状により形成されその垂直孔形状の下側端部から下方に対して順に径が小さくなるテーパ孔形状を有するコンタクトホールを前記絶縁膜に形成する工程と、コンタクトホールの垂直孔形状の下側端部より下方側に多結晶シリコンからなるポリプラグを形成する工程と、ポリプラグの上に金属プラグを埋込む工程とを備えたことを特徴としている。
本発明によれば、コンタクトホール内の配線層の抵抗値を抑制できる。
以下、本発明の一実施形態について、ＮＡＮＤ型のフラッシュメモリのビット線コンタクト領域の構造に適用した実施形態について図面を参照しながら説明する。
図１はＮＡＮＤ型の不揮発性半導体記憶装置におけるメモリセルアレイの等価回路、図２は、図１の領域Ａ１におけるメモリセルの構成を模式的に示した平面図である。半導体装置としてのＮＡＮＤ型の不揮発性半導体記憶装置１について、そのメモリセルアレイＡｒは、ＮＡＮＤセルユニットＳＵが行列状に形成されることにより構成されている。このＮＡＮＤセルユニットＳＵは、２個の選択ゲートトランジスタＴｒｓと、これらの選択ゲートトランジスタＴｒｓ間に対して不純物拡散層（ソース／ドレイン領域）３（図４参照）を共用して直列接続された複数個（例えば８個：２のｎ乗個（ｎは正数））のメモリセルトランジスタＴｒｎからなっている。
図１中Ｘ方向（ワード線方向）に配列されたメモリセルトランジスタＴｒｎはワード線（コントロールゲート線）ＷＬで共通接続されている。また、図１中Ｘ方向に配列された選択ゲートトランジスタＴｒｓは選択ゲート線ＳＬで共通接続されている。さらに、選択ゲートトランジスタＴｒｓはビット線コンタクト形成領域ＣＢのプラグ８および９（図３参照）を介して図１中Ｘ方向に直交するＹ方向（ビット線方向）に延びるビット線ＢＬに接続されている。
複数のＮＡＮＤセルユニットＳＵは、図２に示すように、ＳＴＩ(Shallow Trench Isolation)構造の素子分離領域ＳｂによりＸ軸方向に互いに分断されている。メモリセルトランジスタＴｒｎの浮遊ゲート電極（図示せず）は、Ｙ軸方向に延びる素子形成領域（活性領域：アクティブエリア）Ｓａと、所定間隔をもって形成されるＹ軸方向に延びるワード線ＷＬとの交差部に位置して形成されている。
＜不揮発性半導体記憶装置１のビット線コンタクト形成領域ＣＢについて＞
以下、本実施形態の特徴部分となるビット線コンタクト形成領域ＣＢの構造について詳細に説明する。図３は、図２のＡ−Ａ線に沿う切断面図を模式的に示している。この図３に示すように、半導体基板としてのｐ型のシリコン基板２の表層であって、素子分離領域Ｓｂで素子分離されたアクティブエリアには、ソース／ドレイン領域としての不純物拡散層（拡散領域）３が複数形成されている。
素子分離領域Ｓｂは、シリコン基板２の表層側に溝部４が形成され、当該溝部４内に素子分離絶縁膜５が埋込まれることにより構成されている。素子分離絶縁膜５は、例えばＴＥＯＳ(Tetra EthOxy Silane)を主成分とした膜により形成されている。
このシリコン基板２の表面上には、絶縁膜としてシリコン窒化膜６が形成されている。このシリコン窒化膜６の上には絶縁膜として層間絶縁膜７が形成されている。この層間絶縁膜７は、例えばＴＥＯＳやＢＰＳＧ(Boron Phosphor Silicate Glass)などを主成分としたシリコン酸化膜により形成される。
層間絶縁膜７には、その上層側の導電層（例えばアルミ金属層：図示せず）から不純物拡散層３の上面までを貫通するようにコンタクトホールＨが形成されている。このコンタクトホールＨは上部および下部から構成されている。コンタクトホールＨの上部側面は、不純物拡散層３上にシリコン基板２の表面に対して垂直な柱状（柱面状）に形成されている。コンタクトホールＨの下部は、上部と下部の境界部である変曲位置Ｈ１（垂直柱状（柱面状）となる孔の下側端部に相当）で孔の径が最大でシリコン基板２に近づくにつれて孔の径が小さくなり、シリコン基板２との境界部分で孔の径が最小となるテーパ孔形状に形成されている。変曲位置Ｈ１は、コンタクトホールＨの高さの１／２から１／３の高さに調整されていることが望ましい。
このコンタクトホールＨの下部（下側部）には、シリコン基板２の表面から変曲位置Ｈ１よりもシリコン基板２からの高さが低い所定位置までポリプラグ８が埋込まれている。ポリプラグ８は、不純物がドープされた多結晶シリコンにより第１導電性プラグとして構成されている。コンタクトホールＨの下部はテーパ孔形状に形成されているため、ポリプラグ８内にはボイドが形成されることなく、ポリプラグ８がコンタクトホールＨ内に対して良好に埋込まれている。すなわちポリプラグ８が埋め込まれた部分では高抵抗化を抑制できる。
シリコン基板２の表面からコンタクトホールＨの下部の変曲位置Ｈ１より低い所定レベルまで形成されたポリプラグ８の上には、上層側の金属プラグ９が第２導電性プラグとしてコンタクトホールＨの最上端部分まで埋め込まれている。これらのポリプラグ８および金属プラグ９がビット線コンタクトＣＢを構成している。金属プラグ９は、ポリプラグ８の上面およびコンタクトホールＨの側壁に薄く形成されたバリアメタル膜１０と、このバリアメタル膜１０上に形成されコンタクトホールＨを埋め込むタングステン層１１とから構成されている。バリアメタル膜１０は、例えばＴｉ／ＴｉＮの積層膜構造により構成され、タングステン層１１と層間絶縁膜７との構造的接触を避けるために設けられている。
本実施形態の構造によれば、コンタクトホールＨがテーパ孔形状に形成された下部と垂直柱状に形成された上部で構成され、下部のシリコン基板２の表面から変曲位置より低いレベルまでポリプラグ８が埋め込まれ、このポリプラグ８の上に金属が形成されるので、下部においてテーパ孔形状部分でポリプラグ８内でのボイド形成を防ぐことができ、かつ金属プラグ９に対するコンタクトホールＨのアスペクト比が層間絶縁膜７の上端からシリコン基板２の表面まで金属プラグ９を埋め込む際のアスペクト比に対して低減されることから、金属プラグ９の埋め込み特性が向上し、プラグ８、９で構成されるコンタクトプラグの高抵抗化を抑制することができる。
なお、コンタクトホールＨがテーパ孔形状に形成された下部と垂直柱状に形成された上部で構成されることにより、コンタクトホール全体をテーパ孔形状にした場合に比べ、コンタクトホール上端部分のホール径とコンタクトホール下端のホール径との寸法差を抑制でき、ポリプラグ８のシリコン基板２に対するボトム接触面積を所望の特性を満たすように確保し、シリコン基板２との接触抵抗の低減を図ることができる。
＜製造方法について＞
以下、製造方法について、ビット線コンタクト形成領域ＣＢの製造工程を中心として図４ないし図７をも参照しながら説明する。尚、本実施形態に係る特徴部分について説明するが、本発明を実現できれば以下に説明する工程を必要に応じて省いても良いし、一般的な工程であれば付加しても良い。
本実施形態では、シリコン基板２の上側の構造の製造方法に特徴を備えているため、シリコン基板２表面直下におけるシリコン基板２の表層の構造については製造方法の説明を省略する。図４に示すように、シリコン基板２には複数の溝部４が並設されており、この溝部４内にはそれぞれ素子分離絶縁膜５が埋め込まれている。隣接する素子分離絶縁膜５間のシリコン基板２の表層には、不純物拡散層３が形成されている。この不純物拡散層３は、インプランテーション技術により不純物が注入されることにより構成される。図４において、不純物拡散層３の表面幅は例えば７０ｎｍ、素子分離絶縁膜５の表面幅は例えば約７０ｎｍに設定されている。
次に図５に示すように、シリコン基板２および素子分離絶縁膜５上にシリコン窒化膜６を例えば２０ｎｍ形成すると共に、この上に層間絶縁膜７をシリコン酸化膜により例えば６００ｎｍ形成する。次に図６に示すように、不純物拡散層３上を開口するように層間絶縁膜７およびシリコン窒化膜６に対してコンタクトホールＨを形成する。コンタクトホールＨを形成するときには、フロロカーボン系ガス、例えばＣＨＦ３またはＣＦ４ガスによるＲＩＥ(Reactive Ion Etching)法を使用して加工形成する。
このコンタクトホールＨの形成時、層間絶縁膜７の高さの１／２から１／３程度の位置（例えば層間絶縁膜７の最下部の位置から約２００ｎｍの位置）に変曲位置Ｈ１を設けるようにコンタクトホールＨを加工形成する。具体的には、コンタクトホールＨを、変曲位置Ｈ１よりも上側ではシリコン基板２の表面に対して垂直となるような孔形状に形成し、変曲位置Ｈ１よりも下側では下に凸となるテーパ孔形状に形成する。コンタクトホールＨの径の寸法は、最上部で例えば８０ｎｍ、シリコン基板２の表面部において例えば５０ｎｍで形成されている。
次に図７に示すように、このコンタクトホールＨ内にポリプラグ８の材料となる不純物がドープされた多結晶シリコンを埋込む。この場合、コンタクトホールＨの変曲位置Ｈ１よりも下側では当該コンタクトホールＨが下に凸となるようにテーパ孔形状に形成されているため、多結晶シリコンの埋込性が良好でありボイドＶ（シーム）が発生することもない。しかし変曲位置Ｈ１よりも上側ではボイドＶが発生してしまうこともある。
そこで、図３に示すように、ボイドＶ（シーム）が発生しない程度の位置までポリプラグ８の構成材料となる多結晶シリコンをエッチバックし、ポリプラグ８の上面およびコンタクトホールＨの内面にバリアメタル膜１０を形成すると共にバリアメタル膜１０の内側にタングステン層１１を埋込み、ＣＭＰ(Chemical Mechanical Polish)法により平坦化処理することで金属プラグ９を構成する。多結晶シリコンのエッチバック時には、処理時間を調整して変曲位置Ｈ１のわずかに下側までエッチング処理し除去することが望ましい。このことにより、ポリプラグ８内に生じたボイドＶを確実に除去でき、高抵抗化を抑制することができる。次に、図示しないが、この金属プラグ９上に例えばアルミ金属層からなる導電層を形成することで多層配線構造を構成する。
本実施形態に係る製造方法によれば、シリコン基板２上にシリコン窒化膜６および層間絶縁膜７を形成し、変曲位置Ｈ１より上側が垂直孔形状に形成されると共に変曲位置Ｈ１より下側に対して順に径が小さくなるテーパ孔形状にコンタクトホールＨを形成し、このコンタクトホールＨの変曲位置Ｈ１より下方側に上面が位置するようにポリプラグ８を形成し、このポリプラグ８の上に金属プラグ９を形成している。このような工程によれば、ポリプラグ８の構成材料となる多結晶シリコンをコンタクトホールＨに埋め込んだときに、たとえ変曲位置Ｈ１よりも上方にボイドＶが形成されたとしても、このボイドＶを覆う多結晶シリコンを除去することでボイドＶを無くすことができる。また、ポリプラグ８上に金属プラグ９を形成する際に、金属プラグ９が埋め込まれるコンタクトホールＨのアスペクト比が低減でき、金属プラグ９の埋め込み性も向上する。したがって、高抵抗化を抑制できるコンタクトプラグを提供できる。
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
半導体基板としてｐ型のシリコン基板２を適用したが、他の半導体基板に適用しても良い。
ＮＡＮＤ型の不揮発性半導体記憶装置１のビット線コンタクト形成領域の構造に適用した実施形態を示したがこれに限定されるものではなく、例えば、他の半導体メモリのコンタクト領域の構造に適用しても良いし、トランジスタのソース／ドレイン領域から上方に位置する配線部間を電気的に接続するためのコンタクトプラグの形成領域の構造に適用しても良い。
また、ポリプラグ８上に埋め込まれる導電部材は必ずしも金属である必要はなく、ポリプラグ８と同様の多結晶シリコン等導電性を有する部材であれば良い。
本発明の一実施形態を示す半導体装置の電気的構成図 模式的に示す平面図 図２のＡ−Ａ線に沿う模式的な切断面図 一製造工程を示す図（その１） 一製造工程を示す図（その２） 一製造工程を示す図（その３） 一製造工程を示す図（その４）
符号の説明
図面中、１は不揮発性半導体記憶装置（半導体装置）、２はシリコン基板（半導体基板）、６はシリコン窒化膜（絶縁膜）、７は層間絶縁膜（絶縁膜）、８はポリプラグ（第１導電性プラグ）、９は金属プラグ（第２導電性プラグ）、１１はタングステン層である。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された絶縁膜であって、上側部が前記半導体基板表面に対して垂直柱状で且つ下側部が前記半導体基板の表面に向かって径が小さくなるテーパ形状のコンタクトホールが形成された絶縁膜と、
    前記コンタクトホールの下側部に形成された多結晶シリコンからなる第１導電性プラグと、
    タングステン層を備え前記第１導電性プラグ上に形成されてなる第２導電性プラグとを備えたことを特徴とする半導体装置。
  2. 前記ポリプラグの上端は、前記コンタクトホールの前記上側部と前記下側部の境界位置より前記半導体基板の表面側に位置することを特徴とする請求項１記載の半導体装置。
  3. 不純物拡散層が表面に形成された半導体基板と、
    前記半導体基板上に形成された絶縁膜であって、前記不純物拡散層上に、上側部が前記半導体基板表面に対して垂直柱状で且つ下側部が前記半導体基板の表面に向かって径が小さくなりるテーパ形状のコンタクトホールが形成された絶縁膜と、
    前記コンタクトホールの下側部に形成され、下面が前記不純物拡散層に接する多結晶シリコンからなるポリプラグと、
    前記ポリプラグ上に形成されたタングステン層を有する金属プラグとを備えたことを特徴とする半導体装置。
  4. 半導体基板上に絶縁膜を形成する工程と、
    上側が垂直孔形状により形成されその垂直孔形状の下側端部から下方に対して順に径が小さくなるテーパ孔形状を有するコンタクトホールを前記絶縁膜に形成する工程と、
    前記コンタクトホールの垂直孔形状の下側端部より下方側に多結晶シリコンからなるポリプラグを形成する工程と、
    前記ポリプラグの上に金属プラグを埋込む工程とを備えたことを特徴とする半導体装置の製造方法。
  5. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜に、上側が垂直孔形状で、この垂直孔形状の下側端部から下方に対して順に径が小さくなり前記半導体基板の表面部分で径が最小となるテーパ孔形状を有するコンタクトホールを形成する工程と、
    前記コンタクトホールに全体に多結晶シリコンからなるポリプラグを埋込む工程と、
    前記コンタクトホールに埋め込まれたポリプラグを、前記半導体基板表面部分から前記垂直孔形状の下側端部より下の所定位置まで残存させつつ除去する工程と、
    前記残存したポリプラグの上に金属プラグを埋込む工程とを備えたことを特徴とする半導体装置の製造方法。
JP2006181550A 2006-06-30 2006-06-30 半導体装置およびその製造方法 Pending JP2008010737A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006181550A JP2008010737A (ja) 2006-06-30 2006-06-30 半導体装置およびその製造方法
US11/768,249 US7615819B2 (en) 2006-06-30 2007-06-26 Semiconductor device
US12/571,736 US7803683B2 (en) 2006-06-30 2009-10-01 Method of fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006181550A JP2008010737A (ja) 2006-06-30 2006-06-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008010737A true JP2008010737A (ja) 2008-01-17

Family

ID=38948428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181550A Pending JP2008010737A (ja) 2006-06-30 2006-06-30 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US7615819B2 (ja)
JP (1) JP2008010737A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター
US9196609B2 (en) 2013-09-18 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936001B2 (en) * 2006-09-07 2011-05-03 Renesas Electronics Corporation Semiconductor device
US7948021B2 (en) * 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP5275283B2 (ja) 2010-03-30 2013-08-28 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
CA2968780C (en) * 2011-02-22 2019-11-12 Wing Enterprises, Incorporated Ladders, ladder components and related methods
KR102306670B1 (ko) 2014-08-29 2021-09-29 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9401305B2 (en) * 2014-11-05 2016-07-26 Sandisk Technologies Llc Air gaps structures for damascene metal patterning
KR102208545B1 (ko) * 2018-10-04 2021-01-28 (주)알엔알랩 반도체 디바이스 제조 방법
CN111799274A (zh) * 2020-06-18 2020-10-20 长江存储科技有限责任公司 一种半导体器件及其制作方法
US11393908B1 (en) * 2021-02-04 2022-07-19 Micron Technology, Inc. Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199717B2 (ja) * 1989-09-08 2001-08-20 株式会社東芝 半導体装置およびその製造方法
JP2000150637A (ja) 1998-11-04 2000-05-30 Toshiba Corp 半導体装置及びその製造方法
JP2005038884A (ja) * 2003-07-15 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011142306A (ja) * 2009-11-30 2011-07-21 Soonwoo Cha 相変化メモリのためのキーホールフリー傾斜ヒーター
US9082969B2 (en) 2009-11-30 2015-07-14 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
US9196609B2 (en) 2013-09-18 2015-11-24 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US7803683B2 (en) 2010-09-28
US20080012146A1 (en) 2008-01-17
US7615819B2 (en) 2009-11-10
US20100022087A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
JP2008010737A (ja) 半導体装置およびその製造方法
JP6515046B2 (ja) 半導体記憶装置
US8378409B2 (en) Non-volatile memory device and method for fabricating the same
US7833902B2 (en) Semiconductor device and method of fabricating the same
KR20170087803A (ko) 확장된 셀 접촉 면적을 가지는 반도체 메모리 장치 및 그 제조 방법
JP2009239285A (ja) 半導体素子の垂直チャネルトランジスタ及びその形成方法
US8647973B2 (en) Semiconductor device capable of reducing electrical defects and method of fabricating the same
JP2020027873A (ja) 半導体装置
JP2011129566A (ja) 半導体装置の製造方法
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
JP2009152361A (ja) 半導体装置およびその製造方法
US20120021595A1 (en) Semiconductor memory device and method of manufacturing the same
CN102569248A (zh) 具有掩埋栅的半导体器件及其制造方法
US20080067678A1 (en) Semiconductor Devices Having Contact Holes Including Protrusions Exposing Contact Pads and Methods of Fabricating the Same
JP2016018899A (ja) 半導体装置およびその製造方法
CN115411039A (zh) 半导体存储器件
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
JP2006278967A (ja) 半導体装置およびその製造方法
JP2010040538A (ja) 半導体装置の製造方法
JP2016046269A (ja) 半導体装置および半導体装置の製造方法
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
US20070196983A1 (en) Method of manufacturing non-volatile memory device
JP5352084B2 (ja) 半導体装置およびその製造方法
KR101034407B1 (ko) 불휘발성 메모리 소자 및 그 제조방법
TWI841150B (zh) 製造半導體裝置的方法