JP2011142306A - 相変化メモリのためのキーホールフリー傾斜ヒーター - Google Patents
相変化メモリのためのキーホールフリー傾斜ヒーター Download PDFInfo
- Publication number
- JP2011142306A JP2011142306A JP2010265811A JP2010265811A JP2011142306A JP 2011142306 A JP2011142306 A JP 2011142306A JP 2010265811 A JP2010265811 A JP 2010265811A JP 2010265811 A JP2010265811 A JP 2010265811A JP 2011142306 A JP2011142306 A JP 2011142306A
- Authority
- JP
- Japan
- Prior art keywords
- heater
- phase change
- memory
- memory device
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000012782 phase change material Substances 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910008482 TiSiN Inorganic materials 0.000 claims description 7
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 7
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910000618 GeSbTe Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 3
- 238000012545 processing Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 CH 3 F Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体集積回路デバイス、特に相変化メモリデバイスにおけるヒーター内のボイドを無くすことができる製造方法を提供する。
【解決手段】エッチングおよび／または堆積の間、一つ以上の物理的パラメータ（例えば圧力、高周波（ＲＦ）電力１０１０および／または温度）を調整するプロセスにより、傾斜した直線側壁を有する比較的小さい限界寸法（ＣＤ）のヒーターを実現できる。
【選択図】図１０
【解決手段】エッチングおよび／または堆積の間、一つ以上の物理的パラメータ（例えば圧力、高周波（ＲＦ）電力１０１０および／または温度）を調整するプロセスにより、傾斜した直線側壁を有する比較的小さい限界寸法（ＣＤ）のヒーターを実現できる。
【選択図】図１０
Description
本発明は、半導体集積回路デバイスを製造する方法に関し、特に相変化メモリデバイスを製作する方法に関するものである。
半導体プロセス技術の進歩は一般に、ますます密度の高く、より高い容量の電子機器（例えばメモリ）をもたらしている。増加した密度は、そのような電子デバイスの機能部のサイズまたは限界寸法）の減少をもたらすことができる。高密度の電子デバイスは喜ばしい進歩であるが、そのようなデバイスの製造には課題が含まれる。例えば、増加した密度は、コンタクトホールのような半導体構造のアスペクト比（L/D）の増加を招き、ギャップフィルプロセス中にボイド（キーホール、シーム）の問題を生じ得る。そのようなボイドは、他の電子デバイスよりも相変化メモリ（PCM）に悪影響を及ぼし得る。つまり、PCMメモリ・セルはヒーターを含み、ヒーターと接触するカルコゲニド材料に相変化を誘発する熱を生じさせるために、ヒーターに電圧を印加することができる。ヒーター内のボイドは、メモリ・セルの動作サイクル中に、ヒーターに物理的に損害を与える可能性があるだけでなく、ヒーターがPCMメモリ・セルのカルコゲニド材料に相変化を起こすことができる範囲に影響することもある。したがって、そのようなボイドは、PCMの信頼性の問題を招き得る。
本明細書の全体にわたる「一実施形態」または「ある実施形態」の言及は、実施形態と関連して記載されている特定の特徴、構造または特性が、請求の範囲に記載される内容の少なくとも一つの実施形態に含まれることを意味する。したがって、本明細書の全体にわたるさまざまな場所で見られるフレーズ「一実施形態において」または「ある実施形態」が、必ずしも同じ実施形態について言及しているというわけではない。さらにまた、特定の特徴、構造または特性を、一つ以上の実施形態において組み合わせることができる。
一実施形態において、半導体装置の一部分を製造するプロセスは、キーホールおよび／または他のボイドを回避するTiSiNの堆積を含むことができる。例えば、相変化メモリ（PCM）のセルのヒーターを形成するために、TiSiNを用いることができる。そのような製造プロセスは、傾斜した線形側壁を有するヒーターを作成するために、一つ以上の特定のエッチング条件を含むことができる。特定の例では、TiSiNギャップフィルプロセスによって、81度の角度に対応した上部直径が80nmで底部直径が50nmであるヒーターを形成することができるが、そのような値は請求の範囲に記載される内容を制限するものではない。下記に詳細に示すように、キーホールおよび／または他のボイドを含まないヒーターを製造できる。したがって、そのような製造プロセスはPCMの製造に有益であり、PCMヒーターは加熱用に十分大きな抵抗を維持するために、相対的に高いアスペクト比を含むことができる。例えば、ヒーターのアスペクト比（例えばスタックの高さ）を減らすことにより、ヒーター内のキーホールおよび／または他のボイドを回避することができるが、そのようなヒーターは抵抗が低下し、十分に機能しないことがある。つまり、後述する製造プロセスの実施形態は、相対的に高いアスペクト比を維持しながら、キーホールフリーのヒーターを実現することができる。
特定の実施形態によれば、製造プロセスは、例えばエッチングおよび／または堆積の間、一つ以上の物理的パラメータ（例えば圧力、高周波（RF）電力および／または温度）を調整することを含むことができる。上記のように、そのようなプロセスにより、例えば、上部直径がほぼ80nmで、底部直径がほぼ50nmで、81度の角度に対応する、傾斜した直線側壁を有する比較的小さい限界寸法（CD）の、キーホールフリーヒーターを実現できるが、この例は請求の範囲に記載される内容を制限するものではない。
いくつかの実施形態を以下の図面を参照して記載するが、この記載は本発明を制限するものでも網羅するものでもない。図面において、特に明記しない限り、同じ参照番号は全図を通して同じ部分を示す。
ある実施形態における、相変化メモリの一部分の略図である。
ある実施形態における、製造プロセスのフローチャートである。
ある実施形態における、半導体構造の断面図である。
他の実施形態における、半導体構造の断面図である。
ある実施形態における、例示のグラフを示す。
ある実施形態における、例示のグラフを示す。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、例示のグラフを示す。
ある実施形態における、例示のグラフを示す。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、例示のグラフを示す。
ある実施形態における、例示のグラフを示す。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、エッチングされたホールの平面図である。
ある実施形態における、半導体構造の断面図である。
コンピュータ・システムの典型的な実施形態を示す略図である。
図１は、ある実施形態における相変化メモリ100の一部分の略図である。図示した部分は2つのメモリ・セルを含み、説明の便宜上、各々のメモリ・セルは異なるメモリ状態にある。半導体基板150はＮドープ領域155を含むことができる。しかし、例えばＰドープ領域の使用を含む他の構成も使用することができる。相変化メモリ100はワードライン160、ビットライン105及びビットコンタクトライン110を含むことができる。1つのメモリ状態を示すために、相変化物質125の一部と接触しているヒーター145を、相変化物質125の一部140を溶解させるために加熱し、その後相対的に急速に冷却して、例えばアモルファスゲルマニウム・アンチモン・テルル（GST）にすることができる。そのようなアモルファス材料は相対的に高い抵抗を持ち、コンタクト120への高抵抗の接続をもたらすことができる。他のメモリ状態を示すために、相変化物質115の一部と接触しているヒーター135を、相変化物質115の一部を溶解させるために加熱し、その後、相対的にゆっくりと冷却して多結晶の低抵抗物質にすることができる。したがって、そのような多結晶相変化物質115は、コンタクト120への低抵抗接続をもたらすことができる。むろん、PCMのそのような一部の詳細は単なる一例であり、請求の範囲の記載内容を制限するものではない。
図１に示すように、ヒーター135および／またはヒーター145を製造する間に、ボイド130が生じることがある。そのようなボイド130は、コンタクト120への接続の抵抗を有害に増加し、メモリ・セルの故障につながる。そのような欠陥のあるメモリ・セルでは、例えばメモリ状態の切替えおよび／または適切なデータの書き込みができないことがある。したがって、そのようなボイド130を除去および／またはそのサイズ／数を減少させることで、メモリ・セルの動作に恩恵を与えることができる。
図２は、ある実施形態における製造プロセス200のフローチャートである。例えば、メモリデバイスの一部を形成するためにプロセス200を使用することができる。ブロック210において、誘電体層を複数の円形のホールを有するエッチングマスクで被覆することができる。そのような誘電体層は、例えば酸化物を含むことができる。1つの特定の実施態様において、エッチングマスクのそのようなホールの配置はPCMアレイのメモリ・セル用の個々のヒーターの設置に対応させることができるが、請求の範囲の記載内容を制限するものではない。ブロック220で、誘電体をエッチング・ガスを用いてエッチングマスクのパターンに従ってエッチングして、誘電体層に傾斜した直線側面を有するホールを生成することができる。ここで、直線側面は、エッチングされたホールの底部からエッチングされたホールの上部まで実質的に直線である、直線の輪郭を有するエッチングされたホールの側面を構成することができる。換言すれば、直線の輪郭を有するエッチングされたホールの側面は、エッチングされたホールの底部から上部まで、実質的にまっすぐであるおよび／または実質的に曲がっていない側面を含むことができる。特定の例では、そのようなエッチングされたホールの側面は円錐台の形状を含むことができるが、請求の範囲に記載される内容を制限するものではない。エッチングされたホールのそのような側面の傾斜は、エッチングされたホールの底部および／または上部と関連するまたはエッチングされたホールの軸と関連する傾斜角度によって記述することができる。例えば、そのような軸はエッチングされたホールの底部から上部に達する中央垂直軸を含むことができるが、請求の範囲に記載される内容を制限するものではない。続いて、ブロック230において、ギャップフィルまたはダマシン法を使用し、金属および／または他の伝導材料をホールに堆積して、傾斜した直線側面を有するプラグを形成することができる。本明細書に記述されるように、そのようなプラグによって、キーホールおよび／または他のボイドを無くすことができる。
図３は、ある実施形態における半導体構造300の断面図である。ライン305は、例えば金属のような導電材料を含むことができ、その上に窒化物層320を堆積することができる。酸化物層325は、窒化物層320とともに窒化チタンライン315を少なくとも部分的に囲むことができる。特定の実施形態において、窒化チタンライン315と窒化物層320と酸化物層325との間にタンタル窒化物310を形成することができる。付加的な窒化物層328および誘電層330で複数のチタン窒化物ライン315を覆うことができる。一実施例では、底部反反射コーティング（BARC）335をフォトレジスト340より前に堆積させることができる。エッチングマスク（図示せず）を用いてフォトレジスト340をパターン化して、円形のホール345を形成することができる。むろん、半導体構造のそのような詳細は、単なる例であって、請求の範囲に記載される内容を制限するものではない。
図４は、他の実施形態における半導体構造400の断面図である。半導体構造400は、構造300からエッチング・プロセス（例えば図２のブロック220で実行されるプロセス）を経た構造を含むことができる。ここで、そのようなエッチング・プロセスは、それぞれ選択的にBARC 335および誘電層330をエッチングして、パターン化されたBARC 435およびパターン化された誘電層430を形成する、選択的なエッチングを含むことができる。窒化物層328は、エッチング・プロセス220の間、エッチング停止層として作用することができる。その後チタン窒化物ライン315を露出させるために、窒化物層328を取り除くことができる。得られるエッチングされたホール445は、傾斜した直線側壁を有するものとし得るが、以下に詳述するように、そのような特徴は、少なくとも部分的には、エッチング・プロセス220のエッチング条件により決めることができる。上記のように、金属または他の材料を充填する場合、エッチングされたホール445の傾斜した直線側壁は、例えばキーホールフリーの半導体構造体（例えばPCMヒーター）の形成を可能とする。
ある実施形態において、エッチングされた円形のホール（例えば図４に示されるエッチングされたホール445）は、例えば、上部直径、底部直径および／または付随の傾斜角度によって記述可能な、傾斜した直線側壁を有することができる。本明細書においては、エッチングされたホール445の上部は、エッチング・プロセスが始まるエッチングされたホール445の端であると定義し、一方、エッチングされたホール445の底部は上部の反対側と定義する。本明細書において、傾斜角度は、エッチングされたホール445の傾斜した直線側壁とエッチングされたホール445の実質的に平坦な底端との間の角度と定義する。したがって、例えば90.0度の傾斜角度を有する側壁は垂直側壁を構成する（そのような特定の例においては、そのような側壁は実際には傾斜していないが）。
上記のように、エッチングされたホール445の側壁傾斜角度は、少なくとも部分的には、エッチングされたホールを製造するために使用するエッチング・プロセスの特定の詳細で決定することができる。例えば、エッチング・プロセスは、例を挙げると、エッチャントの化学的選択、エッチャントの流量、プラズマのエッチングＲＦ電力、エッチングチャンバの圧力及び温度および／またはエッチングチャンバ中のアルゴンガスの流量などのパラメータを含むことができる。実施形態において、例えばエッチャントは、ＣＨ３Ｆ（フルオロメタン）、ＣＨ２Ｆ２（ジフルオロメタン）、ＣＨＦ３（トリフルオロメタン）、ＣＦ４（四フッ化メタン）、Ｃ４Ｆ８（パーフルオロシクロブタン）および／またはＣ４Ｆ６（ヘキサフルオロ1,3ブタジエン）などの、フッ素、炭素および／または水素を含むものとすることができる。他の特定のパラメータのいくつかは、少なくとも部分的には、傾斜角度を決定する際に相対的に重要な役割を果たすことができる。以下、そのような特定のパラメータ（そして、それらに対応するエッチング条件）の詳細について説明する。
図５は、ある実施形態において、エッチャントＣ４Ｆ６の流量に対してプロットした、エッチングされたホールの最終チェックの限界寸法（FCCD）のグラフ例500を示す。ここで、例えばFCCDは、エッチング・プロセスのエッチング−アッシング−洗浄部分の後でのCDの測定を含むことができる。半導体ウェハー上のエッチングされたホールに、そのような測定を実行することができる。実施形態において、半導体ウェハーの様々な部分は、エッチング状態の意図的でないわずかな変化を被ることがある。そのような変化が起きた理由を説明するために、半導体ウェハーのほぼ中央領域のエッチングされたホールに対して、いくつかの以下の測定を実行することができるとともに、他の測定を半導体ウェハーの端に近い領域において実行することができる。以下の記載では、半導体ウェハーの端領域において測定されるFCCDを端FCCDと称するのに対し、半導体ウェハーの中央領域において測定されるFCCDを中央FCCDと称する。プロットされた線は直線であるが、例えば非線形の試験結果の線形化を含むことができ、プロットされた値または関係は、請求の範囲に記載される内容を制限するものではない。そのようなグラフは、本明細書において記述される一つ以上の実施形態を示す、単なる測定例である。
図５に戻り説明すると、線510はエッチングされたホールの底部直径に対する端FCCD対エッチャント流量のプロットである。線520はエッチングされたホールの底部直径に対する中央FCCD対エッチャント流量のプロットである。線530はエッチングされたホールの上部直径に対する端FCCD対エッチャント流量のプロットである。線540はエッチングされたホールの上部直径に対する中央FCCD対エッチャント流量のプロットである。図5に示したように、エッチャントであるＣ４Ｆ６の流量が増加するにつれて、エッチングされたホールの底部の直径はエッチングされたホールの上部の直径より急速に減少する。例えば、図６に示すように、そのような速度の差は、流量が増加するにつれて減少する傾斜角度をもたらすことになる。ここで、線610は半導体ウェハーの中央領域のエッチングされたホールに対する、傾斜角度対エッチャント（Ｃ４Ｆ６）の流量のプロットであり、線620は半導体ウェハーの端領域のエッチングされたホールに対する、傾斜角度対エッチャント（ヘキサフルオロ1,3ブタジエン）の流量のプロットである。
図７−８は、ある実施形態における、エッチャントガス・Ｃ４Ｆ６の種々の流量を用いて生成されるエッチングされたホールの概略平面図である。
例えば、エッチングされたホール77に対しては、約16標準立方センチメートル（sccm）の流量を使用したのに対し、エッチングされたホール88に対しては、ほぼ10sccmの流量を使用した。内側の円7Bおよび8Bはエッチングされたホールの底部を表し、外側の円7Tおよび8Tはエッチングされたホールの上部を表す。特定の実施形態において、特定のホールの深さに対して、エッチングされたホールの直線側壁の傾斜角度は、エッチングされたホールの上部および底部の直径の差によって決定することができる。例えば、等しいホール深さに対して、エッチングされたホール88はエッチングされたホール77より大きな傾斜角度を有し、図６にプロットされた関係と一致する。むろん、エッチングされたホールおよびエッチング・プロセスに関するそのようなプロットされた関係および他の詳細は、単なる一例であって、請求の範囲に記載される内容を制限するものではない。
例えば、エッチングされたホール77に対しては、約16標準立方センチメートル（sccm）の流量を使用したのに対し、エッチングされたホール88に対しては、ほぼ10sccmの流量を使用した。内側の円7Bおよび8Bはエッチングされたホールの底部を表し、外側の円7Tおよび8Tはエッチングされたホールの上部を表す。特定の実施形態において、特定のホールの深さに対して、エッチングされたホールの直線側壁の傾斜角度は、エッチングされたホールの上部および底部の直径の差によって決定することができる。例えば、等しいホール深さに対して、エッチングされたホール88はエッチングされたホール77より大きな傾斜角度を有し、図６にプロットされた関係と一致する。むろん、エッチングされたホールおよびエッチング・プロセスに関するそのようなプロットされた関係および他の詳細は、単なる一例であって、請求の範囲に記載される内容を制限するものではない。
図９は、ある実施形態における、ＲＦ電力に対してプロットしたエッチングされたホールのFCCDのグラフ例900を示す。例えばエッチング・プロセスの間、エッチャントガス・Ｃ４Ｆ６に、そのようなＲＦ電力を印加することができる。上述の通り、FCCDは、例えばエッチング・プロセスのエッチング−アッシング−洗浄部分の後でのCDの測定を含むことができる。半導体ウェハー上の中央または端領域にあるエッチングされたホールに対してそのような測定を実行することができる。プロットされた線は直線であるが、そのような線は、例えば、非線形試験結果の線形化を含むことができ、請求の範囲に記載される内容は、そのようなプロットされた値または関係に限定されない。線910は、エッチングされたホールの底部直径に対する端FCCD対ＲＦ電力のプロットである。線920は、エッチングされたホールの底部直径に対する中央FCCD対ＲＦ電力のプロットである。線930は、エッチングされたホールの上部直径に対する端FCCD対ＲＦ電力のプロットである。線940は、エッチングされたホールの上部直径に対する中央FCCD対ＲＦ電力のプロットである。図9に示したように、エッチャントＣ４Ｆ６に加えるＲＦ電力が増加するにつれて、エッチングされたホールの底部の直径は、エッチングされたホールの上部の直径より急速に増加する。例えば図10に示すように、そのような速度の差は、ＲＦ電力が増加するにつれて増加する傾斜角度をもたらすことができる。ここで、線1010は半導体ウェハーの中央領域のエッチングされるホールに対する、傾斜角度対エッチャントＣ４Ｆ６に加えるＲＦ電力のプロットである。また、線620は半導体ウェハーの端領域のエッチングされるホールに対する、傾斜角度対エッチャントＣ４Ｆ６に加えるＲＦ電力のプロットである。
図１１−１２は、ある実施形態における、エッチャントガス・Ｃ４Ｆ６に加える種々のＲＦ電力を使用して生成されるエッチングされたホールの概略平面図である。例えば、エッチングされたホール11には約700ワットのＲＦ電力が使われたのに対して、エッチングされたホール22には約1500ワットのＲＦ電力が使われた。内側の円11Bおよび12Bはエッチングされたホールの底部を表し、外側の円11Tおよび12Tは、エッチングされたホールの上部を表す。特定の実施形態において、特定のホール深さに対して、エッチングされたホールの直線側壁の傾斜角度は、エッチングされたホールの上部および底部直径の差によって決定することができる。例えば、等しいホール深さに対して、エッチングされたホール22はエッチングされたホール11より大きな傾斜角度を有し、図１０にプロットされた関係と一致する。むろん、エッチングされたホールおよびエッチング・プロセスに関するそのようなプロットの関係および他の詳細は、単なる一例であって、請求の範囲に記載される内容を制限するものではない。
図１３は、ある実施形態における、種々のエッチャントに対してプロットされたエッチングされたホールのFCCDのグラフ例1300を示す。エッチャントは例えば、ＣＨ３Ｆ、ＣＨ２Ｆ２、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８および／またはＣ４Ｆ６などの、フッ素、炭素および／または水素を含むものとすることができる。他の元素に対する炭素の化学的な比率により、そのような種々のエッチャントを記述することができる。上述の通り、例えばFCCDは、エッチング・プロセスのエッチング−アッシング−洗浄部分の後でのCDの測定を含むことができる。半導体ウェハー上の中央または端領域にあるエッチングされたホールに対し、そのような測定を実行することができる。プロットされた線は直線であるが、そのような線は、例えば、非線形試験結果の線形化を含むことができ、請求の範囲に記載される内容は、そのようなプロットされた値または関係に限定されない。線1310は、エッチングされたホールの底部直径に対する、端FCCD対エッチャントの種類のプロットである。線1320は、エッチングされたホールの底部直径に対する、中央FCCD対エッチャントの種類のプロットである。線1330は、エッチングされたホールの上部直径に対する、端FCCD対エッチャントの種類のプロットである。線1340は、エッチングされたホールの上部直径に対する、中央FCCD対エッチャントの種類をプロットしたものである。図１３に示したように、エッチャントの他の元素に対する炭素の化学的比率が増加するにつれて、エッチングされたホールの底部直径はエッチングされたホールの上部直径より急速に減少する。そのような速度の差によって、例えば図１４に示すように他の元素に対する炭素の化学的比率が増加するにつれて減少する傾斜角度を実現できる。ここで、線1410は半導体ウェハーの中央領域のエッチングされたホールに対する、傾斜角度対エッチャントにおける他の元素に対する炭素の化学的比率のプロットであり、線1420は半導体ウェハーの端領域のエッチングされたホールに対する、傾斜角度対エッチャントにおける他の元素に対する炭素の化学的比率のプロットである。
図１５−１６は、ある実施形態における、種々のエッチャントガスを使用して生成されるエッチングされたホールの概略平面図である。例えば、エッチングされたホール55には、エッチャントガスＣＨ３Ｆが使用され、エッチングされたホール66には、エッチングガスＣ４Ｆ６が使用された。内側の円15Bおよび16Bは、エッチングされたホールの底部を表す。そして、外側の円15T及び16Tはエッチングされたホールの上部を表す。特定の実施形態において、エッチングされたホールの上部および底部の直径の差により、特定のホールの深さに対して、エッチングされたホールの直線側壁の傾斜角度を決定することができる。例えば等しいホール深さに対して、エッチングされたホール55はエッチングされたホール66より大きな傾斜角度を有し、それは図１４に示されるプロットの関係と一致する。むろん、エッチングされたホールおよびエッチング・プロセスに関するそのようなプロットの関係および他の詳細は、単なる例であって、請求の範囲の記載を制限するものではない。
図１７は、ある実施形態における半導体構造1700の断面図である。半導体構造1700は、例えば図２に示されるブロック230で実行されるエッチング・プロセス後の構造を含むことができる。フォトレジスト340およびBARC435がアッシングおよび洗浄プロセスによって取り除かれたあと、例えば、ダマシン法を使用してエッチングされたホール445に、金属プラグ1740を充填することができる。エッチングされたホール445の直線的に傾斜した側壁によって、金属プラグ1740はエッチングされたホール445のサイズおよび／または形状に合致し、キーホールおよび／または他のボイドを生じない。1つの特定の実施形態において、金属プラグ1740は、窒化チタンライン315と接触するTiSiNを含むことができる。ただし、請求の範囲の記載を制限するものではない。かかる場合、上記のように、金属プラグ1740はPCMのセルに対するヒーター要素を構成することができる。ただし、請求の範囲の記載を制限するものではない。
図１８は、例えば上述したメモリ・セルのアレイから成る、メモリデバイス710を含むコンピュータ・システム700の典型的な実施形態を示す概略図である。計算デバイス704は、メモリデバイス710を管理するために設定可能な、あらゆるデバイス、機器および／または機械を代表することができる。メモリデバイス710は、メモリコントローラ715とメモリ722を含むことができる。限定ではなく例として、計算デバイス704は、一つ以上の計算デバイスおよび／またはプラットフォーム（例えばデスクトップ・コンピュータ、ラップトップ・コンピュータ、ワークステーション、サーバ装置等）、一つ以上のパーソナル・コンピューティングまたは通信デバイスまたは機器（例えばＰＤＡ、移動通信デバイス等）、コンピュータ・システムおよび／または関連するサービスプロバイダ機能（例えばデータベースまたはデータ記憶サービスプロバイダ／システム）、および／またはそれらのあらゆる組合せ、を含むことができる。
本明細書において記述されるシステム700、プロセス及び方法における様々なデバイスの全部または一部は、ハードウェア、ファームウェア、ソフトウェア及びこれらの組み合わせを用いて、もしくは含めて実施することができる。したがって、限定でなく例として、計算デバイス704は、バス740及びホストまたはメモリコントローラ715を通じてメモリ722と動作可能に結合される、少なくとも一つの処理ユニット720を含むことができる。処理ユニット720は、例えば、データ計算の手順または処理の少なくとも一部を実行するように設定可能な一つ以上の回路を代表する。限定でなく例として、処理ユニット720は、一つ以上のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション指定集積回路、デジタル信号プロセッサ、プログラマブル・ロジック・デバイス、FPGA等またはそれらのあらゆる組合せを含むことができる。処理ユニット720はメモリに関する演算（例えば読み出し、書き込みおよび／または消去）を、処理および／または開始するために、メモリコントローラ715と通信することができる。例えば処理ユニット720は、メモリコントローラ715に、プログラム・パルスをメモリデバイス710の一つ以上の特定のメモリ・セルに印加するように命令することができる。処理ユニット720は、メモリコントローラ715と通信するように構成されるオペレーティングシステムを含むことができる。そのようなオペレーティングシステムは、例えばバス740の上のメモリコントローラ715に送信される命令を生成することができる。
メモリ722は、あらゆるデータ記憶機構を代表する。メモリ722は、例えば主記憶装置724および／または補助記憶装置726を含むことができる。主記憶装置724は、例えばランダム・アクセス・メモリ、読出し専用メモリ等を含むことができる。主記憶724の全部または一部は、ここでの例では処理ユニット720と分かれているが、処理ユニットの内部または同一の場所に配置され／結合されて、提供されることができる。
補助記憶装置726は、例えば主記憶および／または一つ以上のデータ記憶デバイスまたはシステムと、同じであるか類似の種類のメモリ（例えばディスクドライブ、光学的ディスクドライブ、テープ装置、ＳＳＤ等）を含むことができる。特定の実施形態において、補助記憶装置726はコンピュータ読み取り可能な媒体728を操作可能に受け入れるようにする、またはコンピュータ読み取り可能な媒体728を動作可能に接続可能にすることができる。コンピュータ読み取り可能な媒体728は、例えばシステム700の１つ以上の機器に対するアクセスが可能なデータ、コードおよび／または命令を担持および／または作成することができる、あらゆる媒体を含むことができる。
一実施形態では、処理ユニット７２０はメモリコントローラ７１５に対して、メモリデバイスに情報を記憶しまたは／およびメモリデバイスから情報を検索する命令を開始するために、１つ以上のアプリケーションのホストとなりおよび／または実行することができる。そのようなアプリケーションには、文書処理アプリケーション、音声通信アプリケーション、ナビゲーション・アプリケーション、その他を含むことができる。コンピュータ・デバイス７０４は、例えば、入出力７３２を含むことができる。入出力７３２は、人間および／または機械からの入力を受け入れまたは取り込むように設定可能な１つ以上のデバイスまたは機能、および／または、人間および／または機械に出力を送信または提供するように設定可能な１つ以上のデバイスまたは機能を代表する。一例として、入出力用デバイス732は、動作が可能なように構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データ・ポートなどを含むことができるが、これらに限定されない。
上記の詳細な説明において、多くの具体的な詳細は、請求の範囲に記載された内容の完全な理解を提供するために記載されている。しかしながら、請求の範囲に記載される内容はこれらの具体的な詳細を含まずに実施することができることは、当業者に理解されよう。請求の範囲に記載された内容を不明瞭にしないように、当業者にとって公知な方法、装置またはシステムの詳細は詳述されていない。
本明細書で用いられている用語「および」、「および／または」及び「または」は、この語が使用される文脈に部分的に依存して様々な意味を含みうる。概して、「および／または」及び「または」は、A、BまたはCのようなリストに関して使用される場合には、A、B及びCは包括的であることを意図し、及びA、BまたはCは排他的であることを意図する。「一実施形態」または「ある実施形態」に対する本明細書全体にわたる言及は、その実施形態に関連して記述される特定の特徴、構造または特性が、請求の範囲に記載される内容の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な場所におけるフレーズ「一実施形態において」または「ある実施形態」は、必ずしも全てが同じ実施形態に言及しているわけではない。さらにまた、特定の特徴、構造または特性は、一つ以上の実施形態において組み合わせることができる。
現在考えられる実施形態例を図示及び記述しているが、請求の範囲に記載される内容から逸脱することなく、種々の他の変更並びに均等物の置換が可能であることは当業者によって理解されよう。加えて、多くの変更は、本明細書において記述される主要な概念から逸脱することなく、特定の状況を請求の範囲に記載される内容の教示に適応させるために実行することができる。従って、請求の範囲に記載される内容は、開示される特定の実施形態に限定されず、そのような請求の範囲に記載される内容は、添付の請求の範囲に含まれる全ての実施形態及びそれらの均等物も含みうることを意図する。
Claims (20)
- 相変化物質の少なくとも一部を選択的に溶解するために、前記相変化物質の一部と接触するヒーターを含むメモリデバイスであり、前記ヒーターの側面が直線の輪郭を成し、及び前記側面は前記ヒーターの軸に対して傾斜しているメモリデバイス。
- 前記相変化物質がゲルマニウム・アンチモン・テルル（GST）を含む、請求項１に記載のメモリデバイス。
- 前記ヒーターがTiSiNを含む、請求項１に記載のメモリデバイス。
- 前記側面が前記ヒーターの前記軸に対して実質的に８０度から８１度の範囲の角度で傾斜している、請求項３に記載のメモリデバイス。
- 前記ヒーターが第一の端部と、前記第一の端部の断面積より実質的に小さい断面積を持ち、前記第一の端部の反対側に位置する第二の端部と、を含む請求項１に記載のメモリデバイス。
- 実質的に円形のホールを有するエッチングマスクを備えた誘電体層を被覆するステップと、
前記誘電体層に傾斜した直線側面を有するホールを生成するために、エッチング・ガスを使用して前記誘電層にエッチングするステップと、
及び傾斜した直線側面を有するプラグを形成するために、傾斜した直線側面を有する前記ホールに金属を堆積させるステップと、
を含む、メモリデバイスを形成する方法。 - 前記エッチング・ガスがフッ素および炭素を含む、請求項６に記載の方法。
- 前記傾斜した直線側面の傾斜角度を減少させるために、前記フッ素に対する前記炭素の率を増加させるステップをさらに含む、請求項７に記載の方法。
- 前記エッチング・ガスがＣ４Ｆ６（ヘキサフルオロ1,3ブタジエン）を含む、請求項７に記載の方法。
- 前記誘電体層が酸化物を含む、請求項６に記載の方法。
- 前記金属の堆積がダマスクプロセス中に実行される、請求項６に記載の方法。
- 前記傾斜した直線側面の傾斜角度を減少させるために、前記誘電体層をエッチングするために使用されるエッチャーの高周波電力を減少させるステップをさらに含む、請求項６に記載の方法。
- 前記傾斜した直線側面の傾斜角度を減少させるために、前記エッチング・ガスの流量を増加させるステップをさらに含む、請求項６に記載の方法。
- 前記金属がTiSiNを含む、請求項６に記載の方法。
- 前記メモリが相変化メモリを含む、請求項６に記載の方法。
- 前記プラグがヒーターを含む、請求項１５に記載の方法。
- メモリ・セル・アレイに記憶された一つ以上のアプリケーションを実行するためのプロセッサ、
及び前記メモリ・セル・アレイに対して書き込みおよび／または消去処理を実行するためのコントローラであり、前記メモリ・セル・アレイは、相変化物質の少なくとも一部を選択的に溶解するために、前記相変化物質の一部と接触するヒーターを含むメモリ・セルを含み、前記ヒーターの側面は直線の輪郭を含み、及び前記側面は前記ヒーターの軸に対して傾斜しているコントローラ、
を含むシステム。 - 前記相変化物質がゲルマニウム・アンチモン・テルル（GST）を含む、請求項１７に記載のシステム。
- 前記ヒーターがTiSiNを含む、請求項１７に記載のシステム。
- 前記ヒーターが第一の端部と、前記第一の端部の断面積より実質的に小さい断面積を持ち、前記第一の端部の反対側に位置する第二の端部と、を含む請求項１７に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/627,443 US8470635B2 (en) | 2009-11-30 | 2009-11-30 | Keyhole-free sloped heater for phase change memory |
| US12/627,443 | 2009-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011142306A true JP2011142306A (ja) | 2011-07-21 |
Family
ID=43927308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010265811A Pending JP2011142306A (ja) | 2009-11-30 | 2010-11-29 | 相変化メモリのためのキーホールフリー傾斜ヒーター |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8470635B2 (ja) |
| JP (1) | JP2011142306A (ja) |
| KR (1) | KR20110092204A (ja) |
| CN (1) | CN102157683B (ja) |
| DE (1) | DE102010060893A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419213B2 (en) * | 2014-06-06 | 2016-08-16 | The Regents Of The University Of Michigan | Directly heated RF phase change switch |
| KR20180107806A (ko) | 2017-03-22 | 2018-10-04 | 삼성전자주식회사 | 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법 |
| US10505110B2 (en) * | 2017-08-28 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Phase change memory structure to reduce power consumption |
| US11832537B2 (en) | 2019-10-08 | 2023-11-28 | Eugenus, Inc. | Titanium silicon nitride barrier layer |
| US11239418B2 (en) | 2020-01-06 | 2022-02-01 | International Business Machines Corporation | Memory device having a ring heater |
Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247033A (ja) * | 1985-04-24 | 1986-11-04 | Toshiba Corp | テ−パエツチング方法 |
| JPH07335625A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | プラズマエッチング方法 |
| JP2001274240A (ja) * | 2000-03-23 | 2001-10-05 | Toshiba Eng Co Ltd | 半導体装置及びその製造方法 |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2004281571A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2004311972A (ja) * | 2003-03-27 | 2004-11-04 | Matsushita Electric Ind Co Ltd | ドライエッチング装置及びドライエッチング方法 |
| JP2004312022A (ja) * | 2003-04-07 | 2004-11-04 | Hewlett-Packard Development Co Lp | メモリセルフィラメント電極及び方法 |
| JP2005012074A (ja) * | 2003-06-20 | 2005-01-13 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2007005785A (ja) * | 2005-06-20 | 2007-01-11 | Samsung Electronics Co Ltd | 互いに自己整合的に形成されたセルダイオード及び下部電極を有する相変化記憶セル及びその製造方法 |
| JP2007042804A (ja) * | 2005-08-02 | 2007-02-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007184591A (ja) * | 2006-01-02 | 2007-07-19 | Samsung Electronics Co Ltd | マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法 |
| JP2007227812A (ja) * | 2006-02-25 | 2007-09-06 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2008010737A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008016837A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグの製造方法 |
| JP2008053495A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2008047530A1 (en) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Non-volatile storage device and method for manufacturing the same |
| JP2008546124A (ja) * | 2005-06-03 | 2008-12-18 | エスティーマイクロエレクトロニクス エス．アール．エル． | パーコレーション・アルゴリズムを使用した相変化メモリセルの多重レベルプログラミング方法 |
| JP2009177124A (ja) * | 2008-01-28 | 2009-08-06 | Hynix Semiconductor Inc | 非揮発性メモリ素子の製造方法 |
| JP2009212202A (ja) * | 2008-03-03 | 2009-09-17 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5807789A (en) * | 1997-03-20 | 1998-09-15 | Taiwan Semiconductor Manufacturing, Co., Ltd. | Method for forming a shallow trench with tapered profile and round corners for the application of shallow trench isolation (STI) |
| EP0871213A3 (en) * | 1997-03-27 | 1999-03-03 | Siemens Aktiengesellschaft | Method for producing vias having variable sidewall profile |
| US6569778B2 (en) | 2001-06-28 | 2003-05-27 | Hynix Semiconductor Inc. | Method for forming fine pattern in semiconductor device |
| US20030220708A1 (en) * | 2001-11-28 | 2003-11-27 | Applied Materials, Inc. | Integrated equipment set for forming shallow trench isolation regions |
| AU2003303171A1 (en) | 2002-12-19 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Electric device with phase change material and parallel heater |
| WO2004057618A2 (en) | 2002-12-19 | 2004-07-08 | Koninklijke Philips Electronics N.V. | Electric device comprising a layer of phase change material and method of manufacturing the same |
| KR20050092017A (ko) | 2002-12-19 | 2005-09-16 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 위상 변경 물질을 포함하는 전기 디바이스와 이를 포함하는장치 |
| CN100521277C (zh) * | 2002-12-19 | 2009-07-29 | Nxp股份有限公司 | 包含相变材料的电器件 |
| US20040241995A1 (en) | 2003-03-27 | 2004-12-02 | Matsushita Electric Industrial Co., Ltd. | Etching apparatus and etching method |
| DE102004052611A1 (de) | 2004-10-29 | 2006-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle |
| US7238959B2 (en) * | 2004-11-01 | 2007-07-03 | Silicon Storage Technology, Inc. | Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same |
| KR100688532B1 (ko) * | 2005-02-14 | 2007-03-02 | 삼성전자주식회사 | 텔루르 전구체, 이를 이용하여 제조된 Ｔｅ-함유 칼코게나이드(ｃｈａｌｃｏｇｅｎｉｄｅ) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자 |
| JP2007073779A (ja) | 2005-09-07 | 2007-03-22 | Elpida Memory Inc | 不揮発性メモリ素子及びその製造方法 |
| JP4817410B2 (ja) * | 2005-09-12 | 2011-11-16 | エルピーダメモリ株式会社 | 相変化メモリ素子およびその製造方法 |
| KR100746224B1 (ko) | 2006-01-02 | 2007-08-03 | 삼성전자주식회사 | 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 |
| KR100816748B1 (ko) | 2006-03-16 | 2008-03-27 | 삼성전자주식회사 | 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법 |
| US7754579B2 (en) | 2006-08-21 | 2010-07-13 | Qimonda Ag | Method of forming a semiconductor device |
| US8003972B2 (en) * | 2006-08-30 | 2011-08-23 | Micron Technology, Inc. | Bottom electrode geometry for phase change memory |
| KR100772116B1 (ko) * | 2006-10-31 | 2007-11-01 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US8138028B2 (en) * | 2007-02-12 | 2012-03-20 | Macronix International Co., Ltd | Method for manufacturing a phase change memory device with pillar bottom electrode |
| JP2008311489A (ja) * | 2007-06-15 | 2008-12-25 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| US7906368B2 (en) | 2007-06-29 | 2011-03-15 | International Business Machines Corporation | Phase change memory with tapered heater |
| TW200903777A (en) * | 2007-07-05 | 2009-01-16 | Ind Tech Res Inst | Phase-change memory element and method for fabricating the same |
| WO2009023716A2 (en) * | 2007-08-13 | 2009-02-19 | University Of Utah Research Foundation | Method of making microarrays suitable for high-throughput detection |
| KR100965030B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 반도체 소자의 콘택 플러그 형성 방법 |
| JP2009176819A (ja) * | 2008-01-22 | 2009-08-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP5213496B2 (ja) | 2008-03-31 | 2013-06-19 | 東京エレクトロン株式会社 | プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体 |
| US7692959B2 (en) * | 2008-04-22 | 2010-04-06 | International Business Machines Corporation | Multilayer storage class memory using externally heated phase change material |
| KR100973273B1 (ko) * | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
| US20090275198A1 (en) * | 2008-05-01 | 2009-11-05 | Smuruthi Kamepalli | Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices |
| KR20090116500A (ko) | 2008-05-07 | 2009-11-11 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 형성 방법 |
-
2009
- 2009-11-30 US US12/627,443 patent/US8470635B2/en active Active
-
2010
- 2010-11-29 CN CN201010568302.0A patent/CN102157683B/zh active Active
- 2010-11-29 JP JP2010265811A patent/JP2011142306A/ja active Pending
- 2010-11-30 DE DE102010060893A patent/DE102010060893A1/de not_active Withdrawn
- 2010-11-30 KR KR1020100120425A patent/KR20110092204A/ko not_active Application Discontinuation
-
2013
- 2013-06-21 US US13/923,759 patent/US9082969B2/en active Active
Patent Citations (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61247033A (ja) * | 1985-04-24 | 1986-11-04 | Toshiba Corp | テ−パエツチング方法 |
| JPH07335625A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | プラズマエッチング方法 |
| JP2001274240A (ja) * | 2000-03-23 | 2001-10-05 | Toshiba Eng Co Ltd | 半導体装置及びその製造方法 |
| JP2002110647A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2004281571A (ja) * | 2003-03-13 | 2004-10-07 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2004311972A (ja) * | 2003-03-27 | 2004-11-04 | Matsushita Electric Ind Co Ltd | ドライエッチング装置及びドライエッチング方法 |
| JP2004312022A (ja) * | 2003-04-07 | 2004-11-04 | Hewlett-Packard Development Co Lp | メモリセルフィラメント電極及び方法 |
| JP2005012074A (ja) * | 2003-06-20 | 2005-01-13 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2008546124A (ja) * | 2005-06-03 | 2008-12-18 | エスティーマイクロエレクトロニクス エス．アール．エル． | パーコレーション・アルゴリズムを使用した相変化メモリセルの多重レベルプログラミング方法 |
| JP2007005785A (ja) * | 2005-06-20 | 2007-01-11 | Samsung Electronics Co Ltd | 互いに自己整合的に形成されたセルダイオード及び下部電極を有する相変化記憶セル及びその製造方法 |
| JP2007042804A (ja) * | 2005-08-02 | 2007-02-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2007184591A (ja) * | 2006-01-02 | 2007-07-19 | Samsung Electronics Co Ltd | マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法 |
| JP2007227812A (ja) * | 2006-02-25 | 2007-09-06 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2008010737A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008016837A (ja) * | 2006-06-30 | 2008-01-24 | Hynix Semiconductor Inc | 半導体素子のコンタクトプラグの製造方法 |
| JP2008053495A (ja) * | 2006-08-25 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2008047530A1 (en) * | 2006-10-16 | 2008-04-24 | Panasonic Corporation | Non-volatile storage device and method for manufacturing the same |
| JP2009177124A (ja) * | 2008-01-28 | 2009-08-06 | Hynix Semiconductor Inc | 非揮発性メモリ素子の製造方法 |
| JP2009212202A (ja) * | 2008-03-03 | 2009-09-17 | Elpida Memory Inc | 相変化メモリ装置およびその製造方法 |
| JP2009267432A (ja) * | 2009-06-29 | 2009-11-12 | Elpida Memory Inc | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110127485A1 (en) | 2011-06-02 |
| CN102157683A (zh) | 2011-08-17 |
| US9082969B2 (en) | 2015-07-14 |
| KR20110092204A (ko) | 2011-08-17 |
| DE102010060893A1 (de) | 2011-06-01 |
| US8470635B2 (en) | 2013-06-25 |
| US20130286726A1 (en) | 2013-10-31 |
| CN102157683B (zh) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5070196B2 (ja) | エッチングプロセスのための安定化したフォトレジスト構成 | |
| US10879461B2 (en) | Electronic device and method for fabricating the same | |
| US20060240661A1 (en) | Method of preventing damage to porous low-K materials during resist stripping | |
| KR101380544B1 (ko) | 핀 구조물 형성 | |
| WO2009099769A2 (en) | Double mask self-aligned double patterning technology (sadpt) process | |
| US9082969B2 (en) | Keyhole-free sloped heater for phase change memory | |
| US8551888B2 (en) | Method of forming patterns for semiconductor device | |
| JP2008153624A (ja) | 炭素フィラメントメモリおよびその形成方法 | |
| CN105789111B (zh) | 半导体结构的形成方法 | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| US20220223518A1 (en) | Planar slab vias for integrated circuit interconnects | |
| WO2007053474A2 (en) | Increasing phase change memory column landing margin | |
| US20170338282A1 (en) | Memory module with unpatterned storage material | |
| US10692931B2 (en) | Electronic device and method for fabricating the same | |
| WO2022242673A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
| US8093576B1 (en) | Chemical-mechanical polish termination layer to build electrical device isolation | |
| JP2011510496A (ja) | 相変化材料層を有する多層構造およびその製造方法 | |
| US20080251498A1 (en) | Phase change memory device and fabrications thereof | |
| CN103456881B (zh) | 相变随机存取存储器的制造方法 | |
| CN112786525B (zh) | 半导体器件及其形成方法 | |
| CN104425710A (zh) | 相变存储器及其形成方法 | |
| TWI499008B (zh) | 電阻式非揮發性記憶體裝置及其製作方法 | |
| CN105720191B (zh) | 相变存储器及其形成方法 | |
| CN105633011A (zh) | 互连结构的制作方法 | |
| TW202343543A (zh) | 遮罩表面形貌變異性降低方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130718 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131015 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140416 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140416 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140829 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140905 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141114 |