CN104425710A - 相变存储器及其形成方法 - Google Patents
相变存储器及其形成方法 Download PDFInfo
- Publication number
- CN104425710A CN104425710A CN201310365805.1A CN201310365805A CN104425710A CN 104425710 A CN104425710 A CN 104425710A CN 201310365805 A CN201310365805 A CN 201310365805A CN 104425710 A CN104425710 A CN 104425710A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- dielectric layer
- electrode
- phase transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种相变存储器及其形成方法,其中,相变存储器的形成方法包括:提供衬底,所述衬底表面具有第一介质层,所述第一介质层内具有第一电极层,所述第一电极层的表面与第一介质层的表面齐平;在所述第一介质层和第一电极层表面形成第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口;进行顶角处理工艺,使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角;在所述顶角处理工艺之后,在所述开口内形成填充满所述开口的第二电极层,所述第二电极层的表面与第二介质层的表面齐平;在所述第二电极层表面形成相变层。采用上述方法所形成的相变存储器性能得到改善。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种相变存储器及其形成方法。
背景技术
相变存储器(Phase Change Random Access Memory,PCRAM)是一种新兴的非易失性存储器件,主要通过其中的固态相变材料在晶态和非晶态之间的可逆相变以实现存储的功能,在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面具有较大优势。
图1至图4是现有技术形成相变存储器的过程的剖面结构示意图。
请参考图1,提供衬底100,所述衬底100表面具有第一介质层101,所述第一介质层101内具有第一电极层102,所述第一电极层102的表面与第一介质层101的表面齐平;所述衬底100内具有晶体管(未示出),所述第一电极层102与所述晶体管电连接,所述晶体管用于驱动后续形成的相变层。
请参考图2,在所述第一介质层101和第一电极层102表面形成第二介质层103,所述第二介质层103内具有暴露出第一电极层102的开口104。
请参考图3,在所述开口104(如图2所示)内形成第二电极层105,所述第二电极层105用于对后续形成的相变层加热,使所述相变层在非晶态转和晶态之间进行转换。
请参考图4,在所述第二介质层103和第二电极层105表面形成相变层106;在所述相变层106表面形成第三电极层107。
当所述相变存储器执行“擦除”(RESET)操作时,与第二电极层105相接触的部分相变层106转变为非晶态,所述非晶态的相变层106具有较高电阻,即所述相变存储器被赋值为“0”;当所述相变存储器执行“写入”(SET)操作时,与第二电极层105相接触的部分相变层106转变为晶态,所述晶态的相变层具有较低电阻,即所述相变存储器被赋值为“1”。
然而,随着工艺节点的持续缩小,现有技术所形成的相变存储器的性能变差。
发明内容
本发明解决的问题是提供一种相变存储器及其形成方法,改善第二电极层的质量,使所述相变存储器的性能改善。
为解决上述问题,本发明提供一种相变存储器的形成方法,包括:提供衬底,所述衬底表面具有第一介质层,所述第一介质层内具有第一电极层,所述第一电极层的表面与第一介质层的表面齐平;在所述第一介质层和第一电极层表面形成第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口;进行顶角处理工艺,使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角;在所述顶角处理工艺之后,在所述开口内形成填充满所述开口的第二电极层;在所述第二电极层表面形成相变层。
可选的,所述开口的形成工艺为:采用沉积工艺在第一电极层和第一介质层表面形成第二介质层;在所述第二介质层表面形成掩膜层,所述掩膜层暴露出与第一电极层位置对应的第二介质层表面;以所述掩膜层为掩膜,采用各向异性的干法刻蚀工艺刻蚀所述第二介质层,直至暴露出第一电极层为止,在所述第二介质层内形成开口。
可选的,所述顶角处理工艺包括原位灰化工艺,所述原位灰化工艺用于使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角,同时,所述原位灰化工艺用于去除所述掩膜层。
可选的,所述原位灰化工艺的参数包括:气体包括氧气,高频功率为500瓦~2000瓦,低频功率为0瓦~500瓦。
可选的,还包括:在所述原位灰化工艺之后,进行湿法清洗工艺,所述湿法清洗工艺的清洗液包括氢氟酸,所述湿法清洗工艺用于使开口侧壁与第二介质层顶部表面之间的圆角表面光滑,同时,所述湿法清洗工艺用于去除附着于第二介质层表面、开口内和第一电极层表面的杂质。
可选的,所述掩膜层的材料为无定形碳。
可选的,所述顶角处理工艺包括:在所述开口内形成牺牲层,所述牺牲层的表面低于第二介质层表面;在形成牺牲层之后,采用干法处理工艺使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角;在所述干法处理工艺之后,去除所述牺牲层。
可选的,所述干法处理工艺的参数包括:气体为CHF3、CF4和Ar中的一种或多种,气压为2毫托~50毫托,偏置电压为100伏~1000伏。
可选的,所述牺牲层的材料为有机物、无定形碳、金属中的一种或多种组合。
可选的,所述牺牲层的形成工艺为:在第二介质层表面和开口内形成牺牲薄膜;采用回刻蚀去除位于第二介质层表面的牺牲薄膜、以及位于开口内的部分牺牲薄膜,形成牺牲层,且所述牺牲层表面低于第二介质层表面。
可选的,所述牺牲薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、可控旋压工艺或原子层沉积工艺。
可选的,去除牺牲层的工艺为湿法刻蚀工艺或灰化工艺。
可选的,所述第二电极层的形成工艺为:在所述第二介质层表面、开口的侧壁和底部表面形成阻挡薄膜;在所述阻挡薄膜表面形成填充满开口的导电薄膜;采用抛光工艺去除高于第二介质层表面的导电薄膜和阻挡薄膜,形成导电层和阻挡层,所述导电层和阻挡层构成第二电极层。
可选的,所述阻挡层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合,所述阻挡层的形成工艺为化学气相沉积工艺;所述导电层的材料为钨、铜、铝或多晶硅,所述导电层的形成工艺为沉积工艺或电镀工艺。
可选的,所述相变层的材料为GexSbyTez,其中,0<x<1,0<y<1,0<z<1,且x+y+z=1。
可选的,还包括:在相变层表面形成第三电极层,所述第三电极层的材料为钨、铜、铝或多晶硅。
可选的,所述第一电极层的材料为钨、铜、铝或多晶硅。
相应的,本发明还提供一种采用上述任一项方法所形成的相变存储器,其特征在于,包括:衬底;位于所述衬底表面的第一介质层;位于所述第一介质层内的第一电极层,所述第一电极层的表面与第一介质层的表面齐平;位于所述第一介质层和第一电极层表面的第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口,所述开口侧壁与所述第二介质层顶部表面所构成的顶角为圆角;位于所述开口内、且填充满所述开口的第二电极层;位于所述第二电极层表面的相变层。
与现有技术相比,本发明的技术方案具有以下优点:
在本实施例的相变存储器的形成方法中,采用顶角处理工艺能够使开口的侧壁与第二介质层表面之间所构成的顶角成为圆角,以此扩大所述开口顶部平行于衬底表面方向的尺寸,从而在后续形成第二电极层时,能够使用于形成所述第二电极层的材料易于进入开口底部,使所形成的第二电极层内部均匀致密;而且,由于所述开口平行于衬底表面方向的尺寸扩大,即使所述第二电极层的材料在靠近开口顶部的侧壁表面发生堆积,所述开口的顶部也不会发生早闭合的问题,从而避免了所形成的第二电极层内产生空隙或缝隙的问题。因此,所形成的第二电极层致密均匀、电性能稳定,使所形成的相变存储器的性能改善。
进一步,所述顶角处理工艺包括原位灰化工艺,所述原位灰化工艺用于去除掩膜层,所述掩膜层作为刻蚀形成开口的掩膜;同时,所述原位灰化工艺还能够对开口侧壁与第二介质层顶部表面之间所构成的顶角进行处理,使所述顶角形成圆角,从而扩大了开口顶部平行于衬底表面方向的尺寸。由于对所述顶角的处理以及去除掩膜层的工艺同时进行,因此能够使工艺得到简化,从而减少工艺时间、节省工艺成本。
进一步,在所述原位灰化工艺之后,进行湿法清洗工艺,所述湿法清洗工艺用于去除附着于第二介质层表面、开口内和第一电极层表面的杂质;同时,所述湿法清洗工艺能够使所述开口侧壁与所述第二介质层顶部表面之间的圆角表面更光滑,使开口顶部平行于衬底表面方向的尺寸进一步扩大,从而有利于使所形成的第二电极层的质量更佳。
进一步,所述顶角处理工艺包括:在所述开口内形成牺牲层,所述牺牲层的表面低于第二介质层表面;在形成牺牲层之后,采用干法处理工艺使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角。在所述干法处理的过程中,由于所述开口的底部和靠近底部的部分侧壁由所述牺牲层保护,使所述干法处理工艺不会对所述开口底部和靠近底部的侧壁造成损伤,则后续形成于开口内的第二电极层的形貌更为良好,有利于进一步提高所形成的第二电极层的稳定性。
本实施例的相变存储器中,开口的侧壁与第二介质层表面所构成的顶角成为圆角,因此所述开口的顶部平行于衬底表面方向的尺寸被扩大,使所述第二电极层内部均匀致密、电性能稳定,而且所述第二电极层和相变层的接触能力提高,有利于相变层在晶态和非晶态之间转换。所述相变存储器的性能得到改善。
附图说明
图1至图4是现有技术形成相变存储器的过程的剖面结构示意图;
图5至图10是本发明第一实施例的相变存储器的形成过程的剖面结构示意图;
图11至图13是本发明第二实施例的相变存储器的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,随着工艺节点的持续缩小,现有技术所形成的相变存储器的性能变差。
经过研究发现,请继续参考图3,所述第二电极层105包括:位于开口104(如图2所示)侧壁和底部表面的阻挡层、以及位于阻挡层表面且填充满开口104的导电层;所述第二电极层105的形成方法包括:在所述第二介质层103表面、开口104的侧壁和底部表面沉积阻挡薄膜,所述阻挡薄膜的材料为氮化钛、钛、氮化钽或钽中的一种或多种;在阻挡薄膜表面形成填充满所述开口104的导电薄膜;采用化学机械抛光工艺去除高于第二介质层103表面的导电薄膜和阻挡薄膜,形成导电层和阻挡层,所述导电层和阻挡层构成第二电极层105。
然而,随着工艺节点的不断缩小,用于形成所述第二电极层105的开口104的深宽比(AR,Aspect Ratio)也相应提高,容易导致用于形成阻挡薄膜的材料难以进入开口底部,且所述阻挡薄膜的材料容易堆积在开口104顶部的侧壁表面,导致所形成的阻挡层的厚度不均匀,使所形成的第二电极层105的电性能不稳定。此外,由于所述阻挡薄膜的材料容易堆积在开口104顶部的侧壁表面,而且形成导电薄膜的材料也容易堆积在开口104顶部的侧壁表面,容易导致位于开口104顶部的导电薄膜过早闭合,进而使导电薄膜内部形成空洞或缝隙(void or seam),导致所形成的导电层的性能不良。因此,以现有技术形成的第二电极层105质量较差,导致所形成的相变存储器的性能不良。
经过进一步研究,提出了一种新的相变存储器的形成方法,包括:提供衬底,所述衬底表面具有第一介质层,所述第一介质层内具有第一电极层,所述第一电极层的表面与第一介质层的表面齐平;在所述第一介质层和第一电极层表面形成第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口;进行顶角处理工艺,使所述开口的侧壁与所述第二介质层的顶部表面之间所构成的顶角形成圆角,以扩大所述开口顶部平行于衬底表面方向的尺寸;在所述顶角处理工艺之后,在所述开口内形成填充满所述开口的第二电极层,所述第二电极层的表面与第二介质层表面齐平;在所述第二电极层表面形成相变层。采用顶角处理工艺能够使开口的侧壁与第二介质层表面之间所构成的顶角成为圆角,以此扩大所述开口顶部平行于衬底表面方向的尺寸,从而在后续形成第二电极层时,能够使用于形成所述第二电极层的材料易于进入开口底部,使所形成的第二电极层内部均匀致密;而且,由于所述开口平行于衬底表面方向的尺寸扩大,即使所述第二电极层的材料在靠近开口顶部的侧壁表面发生堆积,所述开口的顶部也不会发生早闭合的问题,从而避免了所形成的第二电极层内产生空隙或缝隙的问题。因此,所形成的第二电极层致密均匀、电性能稳定,使所形成的相变存储器的性能改善。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
图5至图10是本发明第一实施例的相变存储器的形成过程的剖面结构示意图。
请参考图5,提供衬底200,所述衬底200表面具有第一介质层201,所述第一介质层201内具有第一电极层202,所述第一电极层202的表面与第一介质层201的表面齐平。
所述衬底200包括半导体基底、形成于半导体基底表面或半导体基底内的半导体器件、用于电连接所述半导体器件的导电结构、以及用于电隔离所述半导体器件和导电结构的绝缘层。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中,所述半导体器件包括晶体管,所述第一电极层202与所述晶体管电连接,所述晶体管用于驱动后续形成的相变层在晶态和非晶态之间转变,从而实现擦除操作或写入操作。
所述第一电极层202即所形成的相变存储器的底部电极,所述第一电极层202用于对后续形成的第二电极层进行加热,使后续形成于所述第二电极层表面的相变层能够在晶态与非晶态之间转化,从而实现存储功能。所述第一电极层202与形成于衬底200内的晶体管电连接,能够根据所述晶体管输出的电信号控制后续形成的相变层的状态。
所述第一介质层201的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合;所述第一介质层201的形成工艺为:采用化学气相沉积工艺在衬底200表面形成第一介质薄膜;采用各向异性的干法刻蚀工艺刻蚀部分第一介质薄膜,直至暴露出衬底200表面为止,形成第一介质层201。
本实施例中,所述第一电极层202包括:位于第一介质层201侧壁表面和衬底表面的第一阻挡层、以及位于第一阻挡层表面的第一导电层;所述第一阻挡层的材料为钛、氮化钛、钽、氮化钽中的一种或的多组合,所述第一导电层的材料为钨、铜或铝;所述第一阻挡层用于阻挡第一导电层的材料向第一介质层201或衬底200内扩散。所述第一电极层202的形成工艺为:采用化学气相沉积工艺在所述第一介质层的侧壁和顶部表面、以及衬底200表面形成第一阻挡薄膜;在所述第一阻挡薄膜表面形成第一导电薄膜;采用化学机械抛光工艺去除高于第一介质层201表面的第一导电薄膜和第一阻挡薄膜,直至暴露出第一介质层201表面为止,形成第一导电层和第一阻挡层;在所述化学机械抛光工艺中,所述第一阻挡薄膜能够定义所述化学机械抛光工艺的停止位置,在进行所述化学机械抛光工艺直至暴露出所述第一阻挡薄膜之后,进行一定的过抛光,即能够暴露出第一介质层201表面。
请参考图6,在所述第一介质层201和第一电极层202表面形成第二介质层203,在所述第二介质层203表面形成掩膜层204,所述掩膜层204暴露出与第一电极层202位置对应的第二介质层203表面。
所述第二介质层203内后续形成第二电极层,所述第二介质层203的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合,所述第二介质层203的形成工艺为化学气相沉积关于或物理气相沉积工艺。本实施例中,所述第二介质层203包括位于第一介质层201表面的氮化硅层、以及位于氮化硅层表面的氧化硅层,所述第二介质层203的形成工艺为化学气相沉积工艺;所述氮化硅层作为后续在第二介质层203内刻蚀形成开口时的刻蚀停止层,从而能够保护第一电极层202表面免受损伤,有利于保证第一电极层202与后续形成的第二电极层之间的电连接稳定性;由于所述氮化硅层作为刻蚀阻挡层,因此所述第二介质层203以氧化硅层为主体,氮化硅层的厚度小于氧化硅层的厚度。
所述掩膜层204用于定义后续形成的开口的位置,所述掩膜层204应相对于第二介质层203具有刻蚀选择性,因此所述掩膜层204的材料与第二介质层203的材料不同;本实施例中,所述掩膜层204的材料为无定形碳,所述无定形碳相对于氧化硅层或氮化硅层具有刻蚀选择性,且所述无定形碳易于去除,不易产生杂质残留。
所述掩膜层204的形成工艺为:在第二介质层203表面形成掩膜薄膜;在所述掩膜薄膜表面形成图形化的光刻胶层,所述光刻胶层暴露出后续需要形成开口的对应位置;以所述光刻胶层为掩膜,刻蚀所述掩膜薄膜直至暴露出第二介质层203为止,形成掩膜层204;此外,在形成所述光刻胶层之前,还能够在所述第二介质层203表面形成底层抗反射层(BARC),所述光刻胶层形成于底层抗反射层表面,所述底层抗反射层的材料为氮氧化硅或有机聚合物。
请参考图7,以所述掩膜层204为掩膜,刻蚀所述第二介质层203直至暴露出第一电极层202为止,在所述第二介质层203内形成开口205。
所述开口205后续用于形成第二电极层,形成所述开口205的工艺为各向异性的干法刻蚀工艺。本实施例中,所述第二介质层203包括氮化硅层、以及位于氮化硅层表面的氧化硅层,所述各向异性的干法刻蚀工艺包括:气体包括CHF3、CF4、Ar和O2,气压为2毫托~200毫托,功率大于100瓦,偏置电压大于10伏。
在所述各向异性的干法刻蚀工艺之后,采用湿法刻蚀工艺去除开口205底部的氮化硅层,所述湿法刻蚀工艺的刻蚀液包括磷酸,所述湿法刻蚀工艺对第一电极层202表面的损伤较小,在经过所述湿法刻蚀工艺之后,暴露出的第一电极层202表面形成良好,有利于使后续形成的第二电极层与所述第一电极层202之间的电连接性能稳定。
随着工艺节点的持续缩小,所述开口205平行于衬底200表面方向的尺寸也持续缩小,直至所述开口205的深宽比相应提高,导致后续用于形成第二导电层的材料更易在所述开口205靠近顶部的侧壁表面堆积,继而使后续所形成的第二导电层内产生空洞或缝隙。
因此,本实施例在形成所述开口205之后,使所述开口205侧壁与第二介质层203顶部表面所构成的顶角成为圆角,以此扩大所述开口205顶部平行于衬底200表面方向的尺寸,而所述开口205底部的尺寸不会发生变化,则后续用于形成第二导电层的材料更易进入开口底部,且能够避免因第二导电层的材料过多堆积于开口205靠近顶部的侧壁表面而导致的开口205过早闭合的问题,从而能够抑制所形成的第二导电层内产生空洞或缝隙的问题。
请参考图8,进行顶角处理工艺,使所述开口205侧壁与所述第二介质层203顶部表面所构成的顶角形成圆角,以扩大所述开口205顶部平行于衬底200表面方向的尺寸,并同时去除所述掩膜层204(如图7所示)。
本实施例中,所述顶角处理工艺包括原位灰化(in-situ ash)工艺,所述原位灰化工艺用于使所述开口205侧壁与所述第二介质层203顶部表面所构成的顶角形成圆角,同时,所述原位灰化工艺用于去除所述掩膜层204;由于所述原位灰化工艺能够在进行顶角处理的同时去除掩膜层204,因此能够使形成相变存储器的工艺得到简化,从而节省工艺时间、降低成本。
本实施例中,所述掩膜层204的材料会无定形碳,所述原位灰化工艺的参数包括:气体包括氧气,高频功率为500瓦~2000瓦,低频功率为0瓦~500瓦,所述掩膜层204的无定形碳材料能够与氧气反应生成气体而被去除。在本实施例中,所述原位灰化工艺为各向同性的工艺,氧气在减薄所述掩膜层204的厚度、缩小所述掩膜层204的尺寸的同时,逐渐暴露出开口205周围的部分第二介质层203表面;则所述氧气能够对所述被暴露出的第二介质层203表面进行轰击,从而能够将所述开口205侧壁与所述第二介质层203顶部表面所构成的顶角修饰成为圆角。
经过所述原位灰化工艺之后,所述开口205侧壁与所述第二介质层203顶部表面所构成的顶角成为圆角,所述开口205平行于衬底200表面方向的尺寸被扩大,能够避免后续用于形成第二电极层的材料在靠近开口205顶部的侧壁表面过度堆积,从而使所形成的第二电极层的内部致密,所述第二电极层的电性能稳定。
本实施例中,在所述原位灰化工艺之后,进行湿法清洗工艺,所述湿法清洗工艺的清洗液包括氢氟酸。所述湿法清洗工艺能够去除前序各向异性的干法刻蚀工艺以及原位灰化工艺之后,附着于第二介质层203表面、以及开口205的侧壁和底部表面的杂质;此外,所述湿法清洗工艺还能够对经过灰化工艺之后开口205侧壁与第二介质层203顶部表面之间所形成的圆角进行修饰,使所述圆角表面更光滑,从而使后续形成于开口205内的第二电极层的形貌更优良,使所述第二电极层的性能更稳定;而且,所述湿法清洗工艺能够在去除杂质的同时,对圆角进行修饰,能够进一步简化工艺。
请参考图9,在所述顶角处理工艺之后,在所述开口205(如图8所示)内形成填充满所述开口205的第二电极层206。
所述第二电极层206用于对后续形成的相变层加热,使所述相变层能够在晶态与非晶态之间转换,从而实现写入或擦除操作。本实施例中,所述第二电极层包括形成于开口205侧壁和底部表面的阻挡层206a、以及形成于所述阻挡层206a表面并填充满开口205的导电层206b。
所述第二电极层206的形成工艺为:在所述第二介质层203表面、开口205的侧壁和底部表面形成阻挡薄膜;在所述阻挡薄膜表面形成填充满开口205的导电薄膜;采用化学机械抛光工艺去除高于第二介质层203表面的导电薄膜和阻挡薄膜,形成导电层206b和阻挡层206a,所述导电层206b和阻挡层206a构成第二电极层206。其中,所述阻挡薄膜能够定义所述化学机械抛光工艺的停止位置,当所述化学机械抛光工艺进行至暴露出所述阻挡薄膜时,再进行一定过抛光,即能够暴露出第二介质层203表面;所述第二电极层206的表面能够高于第二介质层203的表面,或所述第二电极层206的表面与第二介质层203的表面齐平。此外,所形成的阻挡层206a还能够防止导电层206b的材料向第二介质层203和第一介质层201中扩散,使所形成的第二电极层206性能稳定。
所述阻挡层206a的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合,所述阻挡层206a的形成工艺为沉积工艺;所述导电层206b的材料为钨、铜、铝或多晶硅,所述导电层206b的形成工艺为沉积工艺或电镀工艺。本实施例中,所述阻挡层206a的材料为钛和氮化钛的组合,所述导电层206b的材料为钨,所述阻挡层206a和导电层206b的形成工艺均为化学气相沉积工艺。
在本实施例中,由于采用原位灰化工艺对所述开口205侧壁与所述第二介质层203顶部表面所构成的顶角进行处理,使所述顶角成为圆角,从而使所述开口205顶部平行于衬底200表面方向的尺寸扩大,而所述开口205底部的尺寸不发生变化;当采用化学气相沉积工艺形成阻挡薄膜时,用于形成阻挡薄膜的材料易于进入开口205底部,能够使形成于开口205侧壁表面和底部表面的阻挡薄膜厚度均匀,避免了形成阻挡薄膜的材料在开口205靠近顶部的侧壁表面过度堆积的问题;当采用化学气相沉积工艺形成导电薄膜时,由于所述开口205顶部平行于衬底200表面方向的尺寸扩大,而开口205底部的尺寸不变,能够避免由于导电薄膜的材料在开口205靠近顶部的侧壁表面过度堆积而使开口205过早闭合的问题,使所形成的导电薄膜内部致密,因此所形成的导电层内不会产生空洞扩缝隙,使所形成的第二电极层206的性能稳定。
请参考图10,在所述第二电极层206表面形成相变层207。
所述相变层207的材料为相变材料,本实施例中,所述相变层207的材料为GexSbyTez,其中,0<x<1,0<y<1,0<z<1,且x+y+z=1。所述相变层207与第二电极层206相接触,所述第二电极层206能够对所述相变层207进行热处理,使所述相变层207与第二电极层206相接触的部分区域能够在晶态和非晶态之间发生转换。当所形成的相变存储器执行擦除操作时,使所述相变层207转换非晶态,则所述相变层具有较高电阻,则所述相变存储器被赋值为“0”;当所形成的相变存储器执行写入操作时,使所述相变层207转换晶态,则所述相变层具有较低电阻,则所述相变存储器被赋值为“1”。
需要说明的是,在形成相变层207之后,在所述相变层207表面形成第三电极层,所述第三电极层的材料为钨、铜、铝或多晶硅,所述第三电极层作为所形成的相变存储器的顶部电极,所述第三电极层的形成工艺与第一电极层202的形成工艺相同,在此不做赘述。
本实施例,采用原位灰化工艺使开口的侧壁与第二介质层表面之间所构成的顶角成为圆角,以此扩大所述开口顶部平行于衬底表面方向的尺寸,从而在后续形成第二电极层时,能够使用于形成所述第二电极层的材料易于进入开口底部,使所形成的第二电极层内部均匀致密;而且,由于所述开口平行于衬底表面方向的尺寸扩大,即使所述第二电极层的材料在靠近开口顶部的侧壁表面发生堆积,所述开口的顶部也不会发生早闭合的问题,从而避免了所形成的第二电极层内产生空隙或缝隙的问题。因此,所形成的第二电极层致密均匀、电性能稳定,使所形成的相变存储器的性能改善。其次,所述原位灰化工艺能够在对开口侧壁与第二介质层顶部表面之间所构成的顶角进行处理的同时去除掩膜层,从而简化工艺步骤、减少工艺时间、节省工艺成本。此外,在所述原位灰化工艺之后,还能够进行湿法清洗工艺,所述湿法清洗工艺能够在去除附着于第二介质层表面、开口内和第一电极层表面的杂质的同时,使所述开口侧壁与所述第二介质层顶部表面之间的圆角表面更光滑,使形成于开口内的第二电极层形貌更良好,从而有利于使所形成的第二电极层的质量更佳。
相应的,本发明的第一实施例还提供一种相变存储器的结构,请继续参考图10,包括:衬底200;位于所述衬底200表面的第一介质层201;位于所述第一介质层201内的第一电极层202,所述第一电极层202的表面与第一介质层201的表面齐平;位于所述第一介质层201和第一电极层202表面的第二介质层203,所述第二介质层203内具有暴露出第一电极层202表面的开口(未示出),所述开口侧壁与所述第二介质层203顶部表面所构成的顶角为圆角;位于所述开口内、且填充满所述开口的第二电极层206;位于所述第二电极层206表面的相变层207。
所述衬底200包括半导体基底、位于半导体基底表面或半导体基底内的半导体器件、用于电连接所述半导体器件的导电结构、以及用于电隔离所述半导体器件和导电结构的绝缘层。所述半导体基底包括硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底(例如氮化镓衬底或砷化镓衬底等)。本实施例中,所述半导体器件包括晶体管,所述第一电极层202与所述晶体管电连接,所述晶体管用于驱动相变层207在晶态和非晶态之间转变,从而实现擦除操作或写入操作。
所述第一电极层202即所述相变存储器的底部电极,所述第一电极层202用于对第二电极层206进行加热,使所述第二电极层206表面的相变层207能够在晶态与非晶态之间转化,从而实现存储功能。所述第一电极层202与位于衬底200内的晶体管电连接,能够根据所述晶体管输出的电信号控制相变层207的状态。本实施例中,所述第一电极层包括:位于第一介质层201侧壁表面和衬底表面的第一阻挡层、以及位于第一阻挡层表面的第一导电层;所述第一阻挡层的材料为钛、氮化钛、钽、氮化钽中的一种或的多组合,所述第一导电层的材料为钨、铜或铝;所述第一阻挡层用于阻挡第一导电层的材料向第一介质层201或衬底200内扩散。
所述第一介质层201的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合,所述第二介质层203的材料为氧化硅、氮化硅或氮氧化硅中的一种或多种组合,本实施例中,所述第二介质层203包括位于第一介质层201表面的氮化硅层、以及位于氮化硅层表面的氧化硅层,所述第二介质层203以氧化硅层为主体,氮化硅层的厚度小于氧化硅层的厚度。
所述第二电极层包括位于开口205侧壁和底部表面的阻挡层206a、以及位于所述阻挡层206a表面并填充满开口205的导电层206b。所述阻挡层206a的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合,所述导电层206b的材料为钨、铜、铝或多晶硅;本实施例中,所述阻挡层206a的材料为钛和氮化钛的组合,所述导电层206b的材料为钨。
所述相变层207的材料为相变材料,本实施例中,所述相变层207的材料为GexSbyTez,其中,0<x<1,0<y<1,0<z<1,且x+y+z=1。所述相变层207与第二电极层206相接触,所述第二电极层206能够对所述相变层207进行热处理,使所述相变层207与第二电极层206相接触的部分区域能够在晶态和非晶态之间发生转换。当所述相变存储器执行擦除操作时,使所述相变层207转换非晶态,则所述相变层具有较高电阻,则所述相变存储器被赋值为“0”;当所述相变存储器执行写入操作时,使所述相变层207转换晶态,则所述相变层具有较低电阻,则所述相变存储器被赋值为“1”。
需要说明的是,所述相变层207表面还具有第三电极层,所述第三电极层的材料为钨、铜、铝或多晶硅,所述第三电极层作为所述相变存储器的顶部电极
本实施例的相变存储器中,开口的侧壁与第二介质层表面所构成的顶角成为圆角,因此所述开口的顶部平行于衬底表面方向的尺寸被扩大,使所述第二电极层内部均匀致密、电性能稳定,而且所述第二电极层和相变层的接触能力提高,有利于相变层在晶态和非晶态之间转换。所述相变存储器的性能得到改善。
第二实施例
图11至图13是本发明的实施例所述的相变存储器的形成过程的剖面结构示意图。
请参考图11,提供衬底300,所述衬底300表面具有第一介质层301,所述第一介质层301内具有第一电极层302,所述第一电极层302的表面与第一介质层301的表面齐平;在所述第一介质层301和第一电极层302表面形成第二介质层303,所述第二介质层303内具有暴露出第一电极层302表面的开口305。
所述衬底300、第一介质层301、第一电极层302、第二介质层303和开口305的形成工艺、结构、尺寸或材料如第一实施例所述,在此不做赘述。
需要说明的是,本实施例在形成开口305,并去除用于形成开口305的掩膜层之后,所述开口305的侧壁相对于衬底300表面垂直,所述开口305的侧壁与第二介质层303的顶部表面构成顶角。
请参考图12,在所述开口305内形成牺牲层304,所述牺牲层304的表面低于第二介质层303表面。
所述牺牲层304用于在后续干法处理的过程中,保护开口305的侧壁不受损伤,使后续的干法处理工艺仅对高于牺牲层304表面的开口305侧壁进行刻蚀,能够使后续形成于开口305内的第二电极层的尺寸更精确,使第二电极层的电性能更稳定。
在选取所述牺牲层304的材料时,需要保证所选取的材料具有易于填充入开口305内、且易于被去除的特性。在本实施例中,所述牺牲层304的材料为有机物、无定形碳、金属中的一种或多种组合。所述牺牲层304的形成工艺为:在第二介质层303表面和开口305内形成牺牲薄膜;采用回刻蚀去除位于第二介质层305表面的牺牲薄膜、以及位于开口305内的部分牺牲薄膜,形成牺牲层,且所述牺牲层表面低于第二介质层表面;其中,所述牺牲薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、可控旋压(controlled spin-on)工艺或原子层沉积工艺(ALD)。
请参考图13,在形成牺牲层304之后,采用干法处理工艺使所述开口305侧壁与所述第二介质层303顶部表面所构成的顶角形成圆角。
所述干法处理工艺为侧向干法刻蚀工艺,即用于侧向干法刻蚀的气体以相对于衬底300表面倾斜的方向对所述第二介质层303进行轰击,从而能够对高于牺牲层304的开口305侧壁进行刻蚀,以此对开口305侧壁与所述第二介质层303顶部表面所构成的顶角进行修饰;所述干法处理工艺的参数包括:气体为CHF3、CF4和Ar中的一种或多种,气压为2毫托~50毫托,偏置电压为100伏~1000伏。通过控制所述侧向干法刻蚀工艺的参数,能够使所述开口305侧壁与所述第二介质层303顶部表面之间的顶角成为圆角,或者使高于牺牲层304的开口305侧壁相对于衬底300表面倾斜。而且,在所述干法处理工艺之后,所述开口305高于牺牲层304的部分尺寸被扩大,而具有牺牲层304的部分开口的尺寸不发生变化。
在所述干法处理工艺之后,所述开口305侧壁与所述第二介质层303顶部表面所构成的顶角成为圆角,或者所述开口305高于牺牲层304表面的侧壁相对于衬底300表面倾斜,且开口305的顶部尺寸大于底部尺寸,因此,后续用于形成第二电极层的材料易于进入开口305的底部,能够避免因第二电极层的材料在靠近开口305顶部的侧壁表面过度堆积而使开口305过早闭合的问题,所形成的第二电极层内部致密均匀,因此能够使所形成的第二电极层电性能稳定。
需要说明的是,在所述干法处理工艺之后,去除所述牺牲层304;在去除所述牺牲层304之后,在所述开口305内形成填充满所述开口305的第二电极层,所述第二电极层的表面与第二介质层303表面齐平;在所述第二电极层表面形成相变层;在相变层表面形成第三电极层。
去除牺牲层304的工艺为湿法刻蚀工艺或灰化工艺,其中,在所述灰化工艺或湿法刻蚀工艺之后,还能够采用湿法清洗工艺去除附着于开口205侧壁和底部表面的杂质。由于牺牲层304的材料易于去除,因此在所述灰化工艺或湿法刻蚀工艺之后,所述开口305的侧壁和底部表面不会受到损伤,且残余的杂质较少,有利于后续形成形貌良好、内部致密的第二电极层。
所述第二电极层、相变层和第三电极层的形成工艺、结构、尺寸或材料如第一实施例所述,在此不做赘述。
本实施例与第一实施例的区别在于,顶角处理工艺为:在所述开口内形成牺牲层,所述牺牲层的表面低于第二介质层表面;在形成牺牲层之后,采用干法处理工艺使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角。在所述干法处理的过程中,由于所述开口的底部和靠近底部的部分侧壁由所述牺牲层保护,使所述干法处理工艺不会对所述开口底部和靠近底部的侧壁造成损伤,则后续形成于开口内的第二电极层的形貌更为良好,有利于进一步提高所形成的第二电极层的稳定性。
相应的,本发明的第二实施例还提供一种相变存储器的结构,所述相变存储器的结构与第一实施例所提供的相变存储器的结构相同(请参考图10),在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种相变存储器的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有第一介质层,所述第一介质层内具有第一电极层,所述第一电极层的表面与第一介质层的表面齐平;
在所述第一介质层和第一电极层表面形成第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口;
进行顶角处理工艺,使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角;
在所述顶角处理工艺之后,在所述开口内形成填充满所述开口的第二电极层;
在所述第二电极层表面形成相变层。
2.如权利要求1所述的相变存储器的形成方法,其特征在于,所述开口的形成工艺为:采用沉积工艺在第一电极层和第一介质层表面形成第二介质层;在所述第二介质层表面形成掩膜层,所述掩膜层暴露出与第一电极层位置对应的第二介质层表面;以所述掩膜层为掩膜,采用各向异性的干法刻蚀工艺刻蚀所述第二介质层,直至暴露出第一电极层为止,在所述第二介质层内形成开口。
3.如权利要求2所述的相变存储器的形成方法,其特征在于,所述顶角处理工艺包括原位灰化工艺,所述原位灰化工艺用于使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角,同时,所述原位灰化工艺用于去除所述掩膜层。
4.如权利要求3所述的相变存储器的形成方法,其特征在于,所述原位灰化工艺的参数包括:气体包括氧气,高频功率为500瓦~2000瓦,低频功率为0瓦~500瓦。
5.如权利要求3所述的相变存储器的形成方法,其特征在于,还包括:在所述原位灰化工艺之后,进行湿法清洗工艺,所述湿法清洗工艺的清洗液包括氢氟酸,所述湿法清洗工艺用于使开口侧壁与第二介质层顶部表面之间的圆角表面光滑,同时,所述湿法清洗工艺用于去除附着于第二介质层表面、开口内和第一电极层表面的杂质。
6.如权利要求2所述的相变存储器的形成方法,其特征在于,所述掩膜层的材料为无定形碳。
7.如权利要求1所述的相变存储器的形成方法,其特征在于,所述顶角处理工艺包括:在所述开口内形成牺牲层,所述牺牲层的表面低于第二介质层表面;在形成牺牲层之后,采用干法处理工艺使所述开口侧壁与所述第二介质层顶部表面所构成的顶角形成圆角;在所述干法处理工艺之后,去除所述牺牲层。
8.如权利要求7所述的相变存储器的形成方法,其特征在于,所述干法处理工艺的参数包括:气体为CHF3、CF4和Ar中的一种或多种,气压为2毫托~50毫托,偏置电压为100伏~1000伏。
9.如权利要求7所述的相变存储器的形成方法,其特征在于,所述牺牲层的材料为有机物、无定形碳、金属中的一种或多种组合。
10.如权利要求7所述的相变存储器的形成方法,其特征在于,所述牺牲层的形成工艺为:在第二介质层表面和开口内形成牺牲薄膜;采用回刻蚀去除位于第二介质层表面的牺牲薄膜、以及位于开口内的部分牺牲薄膜,形成牺牲层,且所述牺牲层表面低于第二介质层表面。
11.如权利要求10所述的相变存储器的形成方法,其特征在于,所述牺牲薄膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺、可控旋压工艺或原子层沉积工艺。
12.如权利要求9所述的相变存储器的形成方法,其特征在于,去除牺牲层的工艺为湿法刻蚀工艺或灰化工艺。
13.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第二电极层的形成工艺为:在所述第二介质层表面、开口的侧壁和底部表面形成阻挡薄膜;在所述阻挡薄膜表面形成填充满开口的导电薄膜;采用抛光工艺去除高于第二介质层表面的导电薄膜和阻挡薄膜,形成导电层和阻挡层,所述导电层和阻挡层构成第二电极层。
14.如权利要求13所述的相变存储器的形成方法,其特征在于,所述阻挡层的材料为钛、氮化钛、钽、氮化钽中的一种或多种组合,所述阻挡层的形成工艺为化学气相沉积工艺;所述导电层的材料为钨、铜、铝或多晶硅,所述导电层的形成工艺为沉积工艺或电镀工艺。
15.如权利要求1所述的相变存储器的形成方法,其特征在于,所述相变层的材料为GexSbyTez,其中,0<x<1,0<y<1,0<z<1,且x+y+z=1。
16.如权利要求1所述的相变存储器的形成方法,其特征在于,还包括:在相变层表面形成第三电极层,所述第三电极层的材料为钨、铜、铝或多晶硅。
17.如权利要求1所述的相变存储器的形成方法,其特征在于,所述第一电极层的材料为钨、铜、铝或多晶硅。
18.一种采用如权利要求1至17任一项方法所形成的相变存储器,其特征在于,包括:
衬底;
位于所述衬底表面的第一介质层;
位于所述第一介质层内的第一电极层,所述第一电极层的表面与第一介质层的表面齐平;
位于所述第一介质层和第一电极层表面的第二介质层,所述第二介质层内具有暴露出第一电极层表面的开口,所述开口侧壁与所述第二介质层顶部表面所构成的顶角为圆角;
位于所述开口内、且填充满所述开口的第二电极层;
位于所述第二电极层表面的相变层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310365805.1A CN104425710B (zh) | 2013-08-20 | 2013-08-20 | 相变存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310365805.1A CN104425710B (zh) | 2013-08-20 | 2013-08-20 | 相变存储器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104425710A true CN104425710A (zh) | 2015-03-18 |
CN104425710B CN104425710B (zh) | 2017-05-17 |
Family
ID=52974145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310365805.1A Active CN104425710B (zh) | 2013-08-20 | 2013-08-20 | 相变存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104425710B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107452676A (zh) * | 2017-07-31 | 2017-12-08 | 睿力集成电路有限公司 | 一种栓塞形成方法及具有该栓塞的半导体器件 |
CN111769074A (zh) * | 2019-04-02 | 2020-10-13 | 长鑫存储技术有限公司 | 半导体互连结构及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150172A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 相变化存储器及其制造方法 |
CN101312230A (zh) * | 2007-05-25 | 2008-11-26 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
CN102097374A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存储器及其制作方法 |
CN102224573A (zh) * | 2008-11-24 | 2011-10-19 | 应用材料股份有限公司 | 用于沟槽与介层洞轮廓修饰的方法与设备 |
-
2013
- 2013-08-20 CN CN201310365805.1A patent/CN104425710B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150172A (zh) * | 2006-09-20 | 2008-03-26 | 财团法人工业技术研究院 | 相变化存储器及其制造方法 |
CN101312230A (zh) * | 2007-05-25 | 2008-11-26 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
CN102224573A (zh) * | 2008-11-24 | 2011-10-19 | 应用材料股份有限公司 | 用于沟槽与介层洞轮廓修饰的方法与设备 |
CN102097374A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 相变随机存储器及其制作方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107452676A (zh) * | 2017-07-31 | 2017-12-08 | 睿力集成电路有限公司 | 一种栓塞形成方法及具有该栓塞的半导体器件 |
CN108511416A (zh) * | 2017-07-31 | 2018-09-07 | 睿力集成电路有限公司 | 具有栓塞的半导体器件 |
CN108511416B (zh) * | 2017-07-31 | 2019-08-30 | 长鑫存储技术有限公司 | 具有栓塞的半导体器件 |
CN111769074A (zh) * | 2019-04-02 | 2020-10-13 | 长鑫存储技术有限公司 | 半导体互连结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104425710B (zh) | 2017-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104795331B (zh) | 晶体管的形成方法 | |
JP7208374B2 (ja) | 三次元(3d)メモリデバイスを形成するための方法、三次元(3d)メモリデバイス内にチャネル穴を形成するための方法 | |
CN105448841B (zh) | 半导体结构的形成方法 | |
CN104347345B (zh) | 电容结构的形成方法 | |
CN104681493B (zh) | 半导体结构的形成方法 | |
CN106206445B (zh) | 存储器结构的形成方法 | |
JP2013503480A (ja) | 完全アモルファスの相変化メモリ細孔セルの化学機械研磨ストップ層 | |
CN109817634A (zh) | 3d nand存储器及其形成方法 | |
US20200411543A1 (en) | Three-dimensional memory devices and methods for forming the same | |
CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
CN103035575B (zh) | 闪存的存储单元的形成方法 | |
CN107039447B (zh) | 存储单元及其形成方法 | |
WO2022242673A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
CN105762114B (zh) | 半导体结构的形成方法 | |
CN107039535A (zh) | 电容器件及其形成方法 | |
CN104425710A (zh) | 相变存储器及其形成方法 | |
CN109346470A (zh) | 三维存储器及其形成方法 | |
US11482535B2 (en) | Three-dimensional memory devices and methods for forming the same | |
CN110767659A (zh) | 存储器及其形成方法 | |
CN109755384A (zh) | 相变存储器及其制备方法 | |
CN104701145A (zh) | 半导体结构的形成方法 | |
CN102054674B (zh) | 金属栅电极和金属栅电极的制作方法 | |
CN106653604B (zh) | 鳍式场效应管的形成方法 | |
US6969673B2 (en) | Semiconductor device with gate space of positive slope and fabrication method thereof | |
CN104979468A (zh) | 一种半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |