CN109346470A - 三维存储器及其形成方法 - Google Patents
三维存储器及其形成方法 Download PDFInfo
- Publication number
- CN109346470A CN109346470A CN201811337193.4A CN201811337193A CN109346470A CN 109346470 A CN109346470 A CN 109346470A CN 201811337193 A CN201811337193 A CN 201811337193A CN 109346470 A CN109346470 A CN 109346470A
- Authority
- CN
- China
- Prior art keywords
- etching
- substrate
- layer
- dimensional storage
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000003860 storage Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000005530 etching Methods 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000001039 wet etching Methods 0.000 claims abstract description 21
- 230000001590 oxidative effect Effects 0.000 claims abstract description 15
- 230000007547 defect Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 claims description 24
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 17
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 15
- 239000011148 porous material Substances 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 9
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 229960002050 hydrofluoric acid Drugs 0.000 claims 2
- 229910052739 hydrogen Inorganic materials 0.000 claims 2
- 239000001257 hydrogen Substances 0.000 claims 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- 229910052731 fluorine Inorganic materials 0.000 claims 1
- 239000011737 fluorine Substances 0.000 claims 1
- 150000002431 hydrogen Chemical class 0.000 claims 1
- 239000000243 solution Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 19
- 230000015654 memory Effects 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 3
- 238000006701 autoxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种三维存储器及其形成方法，所述三维存储器的形成方法包括：提供一衬底，所述衬底表面形成有堆叠结构；刻蚀所述堆叠结构至所述衬底，形成贯穿所述堆叠结构的沟道孔，所述沟道孔底部暴露出所述衬底；对所述沟道孔底部的衬底表面进行第一刻蚀，以去除所述衬底表面的自然氧化层；对所述沟道孔底部的衬底进行第二刻蚀，所述第二刻蚀为湿法刻蚀以去除所述衬底表面的缺陷层；在所述沟道孔底部形成外延半导体层。上述方法能够提高三维存储器的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
三维的存储器在形成过程中，需要在衬底表面形成多层交替堆叠的绝缘层和牺牲层，然后刻蚀所述绝缘层和牺牲层至衬底，形成高深宽比的沟道孔；再在所述沟道孔底部的衬底表面形成外延层。为了提高所述外延层的形成质量，需要对沟道孔底部的衬底表面进行清洁，去除衬底表面的杂质与缺陷。
现有技术中，对沟道孔底部的衬底表面进行清洁通常包括退火、湿法刻蚀、等离子体处理、干法清洗等多个步骤，极为复杂，而且，不同工艺需要在不同的腔室内进行，成本较高。
发明内容
本发明所要解决的技术问题是，提供一种三维存储器及其形成方法，提高三维存储器的性能。
本发明的技术方案提供一种三维存储器的形成方法，包括：提供一衬底，所述衬底表面形成有堆叠结构；刻蚀所述堆叠结构至所述衬底，形成贯穿所述堆叠结构的沟道孔，所述沟道孔底部暴露出所述衬底；对所述沟道孔底部的衬底表面进行第一刻蚀，以去除所述衬底表面的自然氧化层；对所述沟道孔底部的衬底进行第二刻蚀，所述第二刻蚀为湿法刻蚀以去除所述衬底表面的缺陷层；在所述沟道孔底部形成外延半导体层。
可选的，所述第一刻蚀为湿法刻蚀。
可选的，所述第二刻蚀与所述第一刻蚀在同一半导体处理机台上进行。
可选的，所述第一刻蚀采用氢氟酸溶液作为刻蚀溶液。
可选的，所述氢氟酸溶液中，氢氟酸与水的体积比范围为50～500，温度范围为23℃～50℃，刻蚀时间范围为30s～600s。
可选的，所述第一刻蚀为干法刻蚀。
可选的，所述第二刻蚀采用的刻蚀溶液中包括TMAH、KOH、NaOH以及NH4OH中的至少一种。
可选的，所述第二刻蚀采用的刻蚀溶液为TMAH溶液，TMAH的质量浓度范围为2％～5％，温度范围为40℃～70℃。
可选的，所述第二刻蚀对衬底的刻蚀速率与对堆叠结构的刻蚀速率之比大于100。
可选的，对所述沟道孔底部的衬底进行第二刻蚀后，在所述衬底内形成具有倾斜侧壁的开口。
可选的，所述开口的深度为10nm～200nm。
可选的，还包括在所述外延半导体层上方的沟道孔内形成覆盖沟道孔侧壁的功能侧墙，覆盖所述功能侧墙和外延半导体层表面的沟道层，以及填充所述沟道孔的介质层。
本发明的技术方案还提供一种三维存储器，包括：衬底，所述衬底表面形成有堆叠结构；贯穿所述堆叠结构至衬底内的沟道孔结构，所述沟道孔结构包括填充所述衬底内一开口的外延半导体层，所述开口通过湿法刻蚀工艺形成，具有倾斜侧壁。
可选的，所述沟道孔结构还包括：位于所述沟道孔结构外侧与所述堆叠结构连接的功能侧墙、覆盖所述功能侧墙和外延半导体层表面的沟道层以及由所述沟道层包围的介质层。
可选的，所述开口的深度为10nm～200nm。
本发明的三维存储器的形成过程中，在形成沟道孔之后，通过第一刻蚀去除沟道孔底部衬底表面的自然氧化层之后，通过采用湿法刻蚀的第二刻蚀去除沟道孔底部衬底表面的损伤层，然后再在所述沟道孔底部形成外延半导体层，能够提高形成的外延半导体层的质量，并且，简化了沟道孔底部衬底表面的清洁流程，降低成本。
本发明的三维存储器包括贯穿所述堆叠结构的沟道孔结构，所述沟道孔结构包括填充所述衬底内一开口的外延半导体层，所述开口通过湿法刻蚀工艺形成，具有倾斜侧壁。湿法刻蚀工艺能够去除衬底表面的损伤层，使得所述开口内壁表面具有较高质量的晶格结构。因此，形成于所述开口内的外延半导体层也具有较高的外延质量，进而提高所述三维存储器的性能。
附图说明
图1至图6为本发明一具体实施方式的三维存储器形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器及其形成方法的具体实施方式做详细说明。
请参考图1至图6为本发明一具体实施方式的三维存储器的形成过程的结构示意图。所述三维存储器为3D NAND存储器。
请参考图1，提供一衬底100，所述衬底表面形成有堆叠结构110。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠结构110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。图1中，作为示例，仅简单示出了若干层交替堆叠的绝缘层111和牺牲层112，在其他具体实施方式中，根据存储器结构的设计，所述堆叠结构110可以包括64层、128层或其他层数的绝缘层111和对应层数的牺牲层112。在另一具体实施方式中，所述堆叠结构110包括相互堆叠的控制栅极和绝缘层。
请参考图2，刻蚀所述堆叠结构110至所述衬底100，形成贯穿所述堆叠结构110的沟道孔210，所述沟道孔210底部暴露出所述衬底100。
采用等离子体干法刻蚀工艺，刻蚀所述堆叠结构110，以形成所述沟道孔210。为了使得所述沟道孔210的顶部至底部宽度保持完全或几乎一致，需要采用较高能量的等离子体对所述堆叠结构110进行刻蚀，以提高刻蚀过程的方向性。尤其随着沟道孔210的深度增加，等离子体的能量要求越高，避免沟道孔210底部的宽度变小。
因此，在该具体实施方式中，当刻蚀至堆叠结构110底部时，容易对衬底100也造成一定深度的过刻蚀，使得所述沟道孔210的底部位于所述衬底100内。所述过程蚀的深度通常为40nm～60nm左右。
在其他具体实施方式中，也可以通过调整刻蚀工艺参数，在形成沟道孔的过程中，不对所述衬底100造成过刻蚀。使得所述沟道孔的底部位于衬底100的表面。
在刻蚀形成所述沟道孔210的过程中，等离子体轰击会在沟道孔210底部的衬底100表面晶格结构造成损伤，形成各种缺陷，表面的原子活性增大，容易被自然氧化而形成自然氧化层211。并且，在完成沟道孔210的刻蚀，转移至其他机台进行后续工艺的过程中，也会被自然氧化而在沟道孔210底部表面形成自然氧化层211。所述自然氧化层211的厚度通常较小，例如1nm～2nm。
请参考图3，对所述沟道孔210底部的衬底100表面进行第一刻蚀，以去除所述衬底100表面的自然氧化层211(请参考图2)。
在本发明的具体实施方式中，可以通过干法刻蚀工艺去除所述自然氧化层211。例如采用较高方向性的反应离子刻蚀工艺，刻蚀气体可以包括CHF3等含氟气体。由于所述自然氧化层211的厚度较低，刻蚀时间较短，干法刻蚀工艺产生的聚合物等杂质也较少。
较佳的，所述第一刻蚀可以为湿法刻蚀，由于所述自然氧化层211的厚度较小，需要的第一刻蚀的时间较短，因此，第一刻蚀采用湿法刻蚀工艺去除所述自然氧化层211的过程中，对堆叠结构110中的绝缘层111的影响较小。可以通过准确控制所述第一刻蚀过程中，刻蚀溶液的浓度、温度、刻蚀时间等参数，在去除所述自然氧化层211的前提下，尽量减少对所述堆叠结构110的影响。
该具体实施方式中，采用氢氟酸溶液对所述自然氧化层211进行湿法刻蚀。具体的，所述氢氟酸溶液中，氢氟酸与水的体积比范围为50～500，温度范围为23℃～50℃，刻蚀时间范围为30s～600s。在其他具体实施方式中，还可以采用其他刻蚀溶液对所述自然氧化层211进行刻蚀。所述氢氟酸溶液中还可以加入有氟化铵，以提高刻蚀质量。
请参考图4，对所述沟道孔210底部的衬底100进行第二刻蚀，所述第二刻蚀为湿法刻蚀，以去除所述衬底100表面的缺陷层。
所述衬底100表面由于在形成沟道孔210的过程中，受到刻蚀离子的轰击，表面会产生很多晶格缺陷，如果直接在所述衬底100表面形成外延半导体层，会导致外延半导体层的质量较差，影响最终形成的存储器的性能。
湿法刻蚀工艺通常具有较高的选择性，因此，该具体实施方式中，采用湿法刻蚀工艺进行所述第二刻蚀，选择对衬底100具有较高选择性的刻蚀溶液。可以选择对衬底的刻蚀速率与对堆叠结构的刻蚀速率之比大于100的刻蚀溶液。
具体的，所述第二刻蚀采用的刻蚀溶液包括TMAH、KOH、NaOH以及NH4OH中的至少一种。
该具体实施方式中，所述第二刻蚀采用的刻蚀溶液为TMAH溶液，质量浓度范围为2％～5％，温度范围为40℃～70℃。所述TMAH溶液在刻蚀过程中，对衬底100的刻蚀速率远大于对堆叠结构110的刻蚀速率，因此，在刻蚀所述衬底100的过程中，不会对堆叠结构110造成影响，不会对沟道孔210的尺寸和侧壁形貌造成影响。通过控制刻蚀溶液的浓度、温度以及刻蚀时间等参数，可以调整刻蚀所述衬底100的深度，以完全去除所述衬底100表面的缺陷层，使得刻蚀后的衬底100表面具有较高质量的晶格结构。
在其他具体实施方式中，也可采用NH4OH、KOH、NaOH等碱性溶液作为刻蚀溶液。如果采用KOH、NaOH等带游离金属离子的碱性溶液，可能会导致金属离子残留，影响存储器的后端电连接等性能。可以通过合理评估工艺风险，选择合适的溶液进行第二刻蚀。
该具体实施方式中，第一刻蚀为湿法刻蚀，第二刻蚀也为湿法刻蚀，因此，可以将所述第二刻蚀与所述第一刻蚀在同一半导体处理机台上进行。这样就无需进行晶圆的转移，从而避免在第一刻蚀结束，进行第二刻蚀之前，再在所述衬底100表面形成自然氧化层而影响后续第二刻蚀的进行。
图4所示的具体实施方式中，第二刻蚀之后，在所述衬底100内形成具有梯形截面的开口401，所述开口401的顶部宽度大于底部宽度。在其他具体实施方式中，若刻蚀深度进一步增加，还可以产生具有Σ形侧壁的开口。根据不同溶液的刻蚀方向性，其他具体实施方式中，还可以在所述衬底100内形成具有垂直侧壁的开口或者形成顶部宽度大于底部宽度的开口。
通过第二刻蚀形成的所述开口401具有一定深度，以确保衬底100表面的缺陷层被完全去除。在本发明的具体实施方式中，所述开口401的深度范围可以为10nm～200nm。
请参考图5，在所述沟道孔210底部形成外延半导体层510。
通过半导体外延工艺在所述开口401(请参考图4)内壁表面外延形成所述外延半导体层510，所述外延半导体层510填充满所述开口401，以及沟道孔210底部的部分空间，所述外延半导体层510的表面高于自衬底100表面向上第一层的牺牲层112，低于第二层的牺牲层112。
由于所述开口401为衬底100通过第二刻蚀去除损伤层后形成，因此，开口401内壁表面的晶格结构完成，几乎或完全没有缺陷，在此基础上，外延形成的所述外延半导体层510具有较高质量，进而能够提高最终形成的存储器的性能。
该具体实施方式中，所述外延半导体层510的材料为单晶硅。在其他具体实施方式中，根据衬底100的材料不同，所述外延半导体层510也可以为其他半导体材料。
请参考图6，在所述外延半导体层510上方的沟道孔210内形成覆盖沟道孔210侧壁的功能侧墙610、覆盖所述功能侧墙610和外延半导体层510表面的沟道层620以及填充所述沟道孔210(请参考图5)的介质层630。
所述功能侧墙610包括电荷阻挡层、电荷捕获层以及隧穿层。在一个具体实施方式中，所述电荷阻挡层的材料可以为氧化硅，所述荷捕获层的材料为氮化硅、所述隧穿层的材料为氧化硅。所述沟道层620的材料为多晶硅或其他导电材料。所述介质层630的材料为氧化硅等绝缘介质材料。
上述三维存储器的形成过程中，在形成沟道孔之后，通过第一刻蚀去除沟道孔底部衬底表面的自然氧化层之后，通过采用湿法刻蚀的第二刻蚀去除沟道孔底部衬底表面的损伤层，然后再在所述沟道孔底部形成外延半导体层，能够提高形成的外延半导体层的质量，并且，简化了沟道孔底部衬底表面的清洁流程，降低成本。
本发明的具体实施方式还提供一种采用上述方法形成的三维存储器。
请参考图6，为本发明一具体实施方式的三维存储器的结构示意图。
所述三维存储器包括：衬底100，所述衬底100表面形成有堆叠结构110；贯穿所述堆叠结构110的沟道孔结构，所述沟道孔结构包括填充所述衬底100内一开口的外延半导体层510，所述开口通过湿法刻蚀工艺形成，具有倾斜侧壁。
所述开口通过湿法刻蚀工艺形成，湿法刻蚀工艺能够去除衬底表面的损伤层，使得所述开口内壁表面具有较高质量的晶格结构。因此，形成于所述开口内的外延半导体层510也具有较高的外延质量，进而提高所述三维存储器的性能。
该具体实施方式中，所述开口的顶部宽度小于底部宽度；在其他具体实施方式中，所述开口的顶部宽度大于底部宽度；或者，所述开口还可以具有Σ形侧壁。根据湿法刻蚀采用的刻蚀溶液不同，所述开口的侧壁可以具有不同的倾斜角度。
所述开口的深度范围为10nm～200nm，以确保沟道孔结构底部衬底100表面的缺陷层被完全去除。
所述沟道孔结构还包括：位于所述沟道孔结构外侧与所述堆叠结构110连接的功能侧墙610、覆盖所述功能侧墙610和外延半导体层510表面的沟道层620以及由所述沟道层620包围的介质层630。
所述功能侧墙610包括电荷阻挡层、电荷捕获层以及隧穿层。在一个具体实施方式中，所述电荷阻挡层的材料可以为氧化硅，所述荷捕获层的材料为氮化硅、所述隧穿层的材料为氧化硅。所述沟道层620的材料为多晶硅或其他导电材料。所述介质层630的材料为氧化硅等绝缘介质材料。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种三维存储器的形成方法，其特征在于，包括：
提供一衬底，所述衬底表面形成有堆叠结构；
刻蚀所述堆叠结构至所述衬底，形成贯穿所述堆叠结构的沟道孔，所述沟道孔底部暴露出所述衬底；
对所述沟道孔底部的衬底表面进行第一刻蚀，以去除所述衬底表面的自然氧化层；
对所述沟道孔底部的衬底进行第二刻蚀，所述第二刻蚀为湿法刻蚀以去除所述衬底表面的缺陷层；
在所述沟道孔底部形成外延半导体层。
2.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述第一刻蚀为湿法刻蚀。
3.根据权利要求2所述的三维存储器的形成方法，其特征在于，所述第二刻蚀与所述第一刻蚀在同一半导体处理机台上进行。
4.根据权利要求2所述的三维存储器的形成方法，其特征在于，所述第一刻蚀采用氢氟酸溶液作为刻蚀溶液。
5.根据权利要求4所述的三维存储器的形成方法，其特征在于，所述氢氟酸溶液中，氢氟酸与水的体积比范围为50～500，温度范围为23℃～50℃，刻蚀时间范围为30s～600s。
6.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述第一刻蚀为干法刻蚀。
7.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述第二刻蚀采用的刻蚀溶液中包括TMAH、KOH、NaOH以及NH4OH中的至少一种。
8.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述第二刻蚀采用的刻蚀溶液为TMAH溶液，TMAH的质量浓度范围为2％～5％，温度范围为40℃～70℃。
9.根据权利要求1所述的三维存储器的形成方法，其特征在于，所述第二刻蚀对衬底的刻蚀速率与对堆叠结构的刻蚀速率之比大于100。
10.根据权利要求1所述的三维存储器的形成方法，其特征在于，对所述沟道孔底部的衬底进行第二刻蚀后，在所述衬底内形成具有倾斜侧壁的开口。
11.根据权利要求10所述的三维存储器的形成方法，其特征在于，所述开口的深度为10nm～200nm。
12.根据权利要求1所述的三维存储器的形成方法，其特征在于，还包括在所述外延半导体层上方的沟道孔内形成覆盖沟道孔侧壁的功能侧墙，覆盖所述功能侧墙和外延半导体层表面的沟道层，以及填充所述沟道孔的介质层。
13.一种三维存储器，其特征在于，包括：
衬底，所述衬底表面形成有堆叠结构；
贯穿所述堆叠结构至衬底内的沟道孔结构，所述沟道孔结构包括填充所述衬底内一开口的外延半导体层，所述开口通过湿法刻蚀工艺形成，具有倾斜侧壁。
14.根据权利要求13所述的三维存储器，其特征在于，所述沟道孔结构还包括：位于所述沟道孔结构外侧与所述堆叠结构连接的功能侧墙、覆盖所述功能侧墙和外延半导体层表面的沟道层以及由所述沟道层包围的介质层。
15.根据权利要求13所述的三维存储器，其特征在于，所述开口的深度为10nm～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811337193.4A CN109346470A (zh) | 2018-11-12 | 2018-11-12 | 三维存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811337193.4A CN109346470A (zh) | 2018-11-12 | 2018-11-12 | 三维存储器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109346470A true CN109346470A (zh) | 2019-02-15 |
Family
ID=65314540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811337193.4A Pending CN109346470A (zh) | 2018-11-12 | 2018-11-12 | 三维存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109346470A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146201A (zh) * | 2020-01-15 | 2020-05-12 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112201615A (zh) * | 2020-09-09 | 2021-01-08 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
| CN113838857A (zh) * | 2021-10-12 | 2021-12-24 | 长江存储科技有限责任公司 | 三维存储器及制备三维存储器的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390389A (zh) * | 2014-08-29 | 2016-03-09 | 朗姆研究公司 | 高深宽比结构中的触点清洁 |
| US20170288038A1 (en) * | 2016-03-31 | 2017-10-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN107968040A (zh) * | 2017-11-21 | 2018-04-27 | 长江存储科技有限责任公司 | 一种提高硅外延生长均匀性的工艺 |
-
2018
- 2018-11-12 CN CN201811337193.4A patent/CN109346470A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390389A (zh) * | 2014-08-29 | 2016-03-09 | 朗姆研究公司 | 高深宽比结构中的触点清洁 |
| US20170288038A1 (en) * | 2016-03-31 | 2017-10-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN107968040A (zh) * | 2017-11-21 | 2018-04-27 | 长江存储科技有限责任公司 | 一种提高硅外延生长均匀性的工艺 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111146201A (zh) * | 2020-01-15 | 2020-05-12 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111146201B (zh) * | 2020-01-15 | 2021-04-30 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN112201615A (zh) * | 2020-09-09 | 2021-01-08 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
| CN112201615B (zh) * | 2020-09-09 | 2024-04-19 | 长江存储科技有限责任公司 | 半导体器件的焊盘制造方法及半导体器件制造方法 |
| CN113838857A (zh) * | 2021-10-12 | 2021-12-24 | 长江存储科技有限责任公司 | 三维存储器及制备三维存储器的方法 |
| CN113838857B (zh) * | 2021-10-12 | 2023-12-12 | 长江存储科技有限责任公司 | 三维存储器及制备三维存储器的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448841B (zh) | 半导体结构的形成方法 | |
| CN104795331B (zh) | 晶体管的形成方法 | |
| CN108417577B (zh) | 3d nand闪存结构的形成方法 | |
| CN109817634B (zh) | 3d nand存储器及其形成方法 | |
| CN109817623A (zh) | 3d nand存储器及其形成方法 | |
| CN110211965A (zh) | 3d nand存储器及其形成方法 | |
| CN109346470A (zh) | 三维存储器及其形成方法 | |
| CN105448840B (zh) | 半导体结构的形成方法 | |
| CN112466945B (zh) | 半导体结构及其形成方法 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| CN109509836A (zh) | 形成存储器电容的方法 | |
| CN108962896B (zh) | 存储器 | |
| CN109411475A (zh) | 存储器及其形成方法 | |
| US11004863B2 (en) | Non-volatile memory with gate all around thin film transistor and method of manufacturing the same | |
| CN106783866B (zh) | 闪存器件的制造方法 | |
| CN109742078A (zh) | 存储器的形成方法 | |
| CN109545790A (zh) | 三维存储器的沟道孔的形成方法 | |
| CN109860037A (zh) | 3d nand存储器的阵列共源极的形成方法 | |
| CN107706191A (zh) | 一种3d nand闪存沟道孔多晶硅连接层形成方法 | |
| CN111564448B (zh) | 存储器及其形成方法 | |
| CN109742038A (zh) | 3d nand存储器及其形成方法 | |
| CN108615733A (zh) | 半导体结构及其形成方法 | |
| CN108899324A (zh) | 三维存储器 | |
| CN109192731A (zh) | 三维存储器的制造方法及三维存储器 | |
| CN108933192A (zh) | 磁存储器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190215 |
|
| RJ01 | Rejection of invention patent application after publication |