CN109860037A - 3d nand存储器的阵列共源极的形成方法 - Google Patents
3d nand存储器的阵列共源极的形成方法 Download PDFInfo
- Publication number
- CN109860037A CN109860037A CN201910047634.5A CN201910047634A CN109860037A CN 109860037 A CN109860037 A CN 109860037A CN 201910047634 A CN201910047634 A CN 201910047634A CN 109860037 A CN109860037 A CN 109860037A
- Authority
- CN
- China
- Prior art keywords
- layer
- separate slot
- common source
- array common
- nand memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种3D NAND存储器的阵列共源极的形成方法，包括：提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构中形成有暴露出衬底表面的栅极隔槽；在栅极隔槽的侧壁和底部表面上以及堆叠结构的表面上形成金属接触层；形成覆盖金属接触层的多晶硅层，所述多晶硅层填充满栅极隔槽；回刻蚀去除栅极隔槽中部分厚度的多晶硅层，以金属接触层作为刻蚀停止层；在回刻蚀后的多晶硅层上形成金属插塞。本发明的方法简化了阵列共源极的形成工艺。
Description
技术领域
本发明涉及半导体制作领域，尤其涉及一种3D NAND存储器的阵列共源极的形成方法。
背景技术
NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的NAND闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D结构的NAND存储器。
目前，3D NAND存储器其主要的组成部分可以包括阵列存储单元和外围电路，通过外围电路的控制实现对各存储单元中数据的存取操作，因此，在3D NAND存储器的制程中，各部分的电导率是一个不容忽视的重要环节。
其中，阵列共源极(Array Common Source，简称ACS)是一个重要的高导电性要求的结构，目前形成阵列共源极有多种方案，第一种方案中ACS通常使用钨(W)填充形成，虽然钨具有良好的导电性，但是在其形成过程中，由于会产生较大的应力，会造成各种工艺问题，例如晶片翘曲滑动、光刻变形、叠层错位等等，进而导致器件的性能下降。为此，第二种方案中采用多晶硅来替换钨，但是多晶硅的导电性要比钨低的多，即使是采用掺杂的多晶硅，其导电性也还是比钨低很多，制作成本也相对较高。
而第三种方案兼顾应力和阻值的问题，该方案是通过形成多晶硅和位于多晶硅上的金属插塞共同构成阵列共源极，但是这种方案形成阵列共源极的步骤较为复杂，增加了工艺成本。
发明内容
本发明所要解决的技术问题是怎样简化形成阵列共源极的步骤。
本发明提供了一种3D NAND存储器的阵列共源极的形成方法，包括：
提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构中形成有暴露出衬底表面的栅极隔槽；
在栅极隔槽的侧壁和底部表面上以及堆叠结构的表面上形成金属接触层；
形成覆盖金属接触层的多晶硅层，所述多晶硅层填充满栅极隔槽；
回刻蚀去除栅极隔槽中部分厚度的多晶硅层，以金属接触层作为刻蚀停止层；
在回刻蚀后的多晶硅层上形成金属插塞。
可选的，所述金属接触层的材料为TiN或TaN。
可选的，回刻蚀去除栅极隔槽中部分厚度的多晶硅层时，所述多晶硅层相对于刻蚀停止层具有高的刻蚀选择比。
可选的，回刻蚀去除栅极隔槽中部分厚度的多晶硅层采用各向异性的等离子体刻蚀工艺。
可选的，所述各向异性的等离子刻蚀工艺采用的刻蚀气体为SF6，刻蚀气体的流量为3sccm～150sccm，源功率为200W～2000W，偏置电压为10V～600V，腔室的压力为5mtorr～500mtorr。
可选的，在回刻蚀去除栅极隔槽中部分厚度的多晶硅层之后，形成金属插塞之前，在所述金属接触层上形成第二金属接触层。
可选的，所述堆叠结构为控制栅与隔离层交替层叠的堆叠结构。
可选的，所述栅极隔槽和控制栅的形成过程为：在所述衬底上形成牺牲层和隔离层交替层叠的原始堆叠结构；刻蚀所述原始堆叠结构，在原始堆叠结构中形成暴露出衬底表面的栅极隔槽；在形成栅极隔槽后，去除所述牺牲层，在去除牺牲层的位置形成控制栅。
可选的，在形成所述金属接触层之前，在所述栅极隔槽侧壁形成侧墙；以所述侧墙为掩膜，对栅极隔槽底部的衬底掺杂杂质离子，形成源掺杂区。
可选的，所述金属接触层还作为阵列共源极的一部分，以及作为防扩散阻挡层。
与现有技术相比，本发明技术方案具有以下优点：
本发明3D NAND存储器的阵列共源极的形成方法，在栅极隔槽中形成金属接触层，在金属接触层上形成多晶硅层后，无需进行化学机械研磨工艺平坦化所述多晶硅层，而是直接进行回刻蚀工艺，去除栅极隔槽中部分厚度的多晶硅层，并且进行回刻蚀工艺时以金属接触层作为刻蚀停止层，使得本申请不仅可以简化制作工艺(无需额外的化学机械研磨工艺平坦化多晶硅层)，并且使得回刻蚀过程不会对其他器件(比如堆叠结构)造成刻蚀损伤。
进一步，所述金属接触层除了作为回刻蚀多晶硅层时的停止层，所述金属接触层还作为阵列共源极的一部分，用于与源掺杂区进行电接触，以使得阵列共源极与源掺杂区的接触电阻较小，所述金属接触层还可以作为防扩散阻挡层，当在栅极隔槽中回刻蚀后的多晶硅层上形成金属插塞时，所述金属接触层可以防止金属插塞中的金属向外扩散。
进一步，回刻蚀去除栅极隔槽中部分厚度的多晶硅层采用各向异性的等离子体刻蚀工艺，所述各向异性的等离子刻蚀工艺采用的刻蚀气体为SF6，刻蚀气体的流量为3sccm～150sccm，源功率为200W～2000W，偏置电压为10V～600V，腔室的压力为5mtorr～500mtorr，该刻蚀参数下，不仅使得多晶硅层相对于金属接触层具有高的刻蚀选择比，使得金属接触层被刻蚀去除的量很少，防止刻蚀过程对堆叠结构产生刻蚀损伤，并且，该刻蚀参数下，采用SF6作为刻蚀气体时，SF6解离成的等离子体尺寸相对较大，在进行等离子刻蚀时，SF6解离成的等离子体不会沿着多晶硅中的硅原子之间的缝隙往下钻(而采用NF3等作为刻蚀气体时，由于NF3被解离成尺寸很小的等离子体，NF3被解离后形成的等离子体会沿着硅原子之间的缝隙往下钻，使得回刻蚀后剩余的多晶硅中形成孔洞缺陷，影响了阵列共源极的电学特性)，从而防止在回刻蚀后剩余的多晶硅中形成孔洞缺陷，并使得剩余的多晶硅具有平坦的表面。
附图说明
图1-5为本发明实施例晶圆间键合结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有形成阵列共源极的步骤较为复杂，增加了工艺成本。
研究发现，现有形成阵列共源极的步骤包括：提供控制栅和隔离层相互层叠的堆叠结构，所述堆叠结构中形成有栅极隔槽；在栅极隔槽和堆叠结构的表面形成多晶硅层；然后平坦化(化学机械研磨，CMP)所述多晶硅层直至暴露出堆叠结构表面；平坦化步骤后，回刻蚀去除栅极隔槽中部分厚度的多晶硅层；在回刻蚀后的多晶硅层表面填充金属，形成金属插塞。前述形成阵列共源极的步骤较为复杂，增加了工艺成本。
为此，本发明提供了一种3D NAND存储器的阵列共源极的形成方法，在栅极隔槽中形成金属接触层，在金属接触层上形成多晶硅层后，无需进行化学机械研磨工艺平坦化所述多晶硅层，而是直接进行回刻蚀工艺，去除栅极隔槽中部分厚度的多晶硅层，并且进行回刻蚀工艺时以金属接触层作为刻蚀停止层，使得本申请不仅可以简化制作工艺(无需额外的化学机械研磨工艺平坦化多晶硅层)，并且使得回刻蚀过程不会对其他器件(比如堆叠结构)造成刻蚀损伤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-5为本发明实施例晶圆间键合结构的形成过程的结构示意图。
参考图1，提供衬底100，所述衬底100上形成有堆叠结构104，所述堆叠结构104中形成有暴露出衬底100表面的栅极隔槽105。
所述衬底100的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中，所述衬底100的材料为单晶硅(Si)。
所述堆叠结构104为控制栅102与隔离层103交替层叠的堆叠结构，交替层叠是指在一层控制栅102上相应的具有一层隔离层103，若干层控制栅102和隔离层103交替堆叠。
所述堆叠结构的层数根据垂直方向所需形成的存储单元的个数来确定，所述堆叠结构的层数可以为8层、32层、64层等，堆叠结构的层数越多，越能提高集成度。本实施例中，仅以堆叠结构的层数为5层作为示例进行说明。
所述隔离层103用于上下层的控制栅102之间的电学隔离。所述隔离层103的材料可以为氧化硅、氮氧化硅或其他合适的隔离材料。
所述控制栅102的材料可以为金属或其他的导电材料(比如多晶硅等)。本实施例中，所述导电材料为金属，所述金属为W、Al、Cu、Ti、Ag、Au、Pt、Ni其中一种或几种。
在一实施例中，所述控制栅102和隔离层103之间还形成有高K介质层，所述高K介质层的材料HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
在一实施例中，所述栅极隔槽105和控制栅102的形成过程为：在所述衬底上形成牺牲层(图中未示出)和隔离层103交替层叠的原始堆叠结构；刻蚀所述原始堆叠结构，在原始堆叠结构中形成暴露出衬底100表面的栅极隔槽105；在形成栅极隔槽105后，去除所述牺牲层，在去除牺牲层的位置形成控制栅105。
所述牺牲层与隔离层103的材料不相同，在一实施例中，所述牺牲层的材料为氮化硅。
在一实施例中，在形成栅极隔槽105时可以对衬底100进行过刻蚀，使得形成的栅极隔槽105的底部位于衬底100中。
在一实施例中，在形成控制栅105后，还包括，回刻蚀去除栅极隔槽105侧壁和底部的控制栅材料，所述回刻蚀可以采用湿法刻蚀工艺；在回刻蚀去除栅极隔槽105侧壁和底部的控制栅材料后，在所述栅极隔槽105侧壁形成侧墙106；在形成侧墙106后，可以以所述侧墙106为掩膜，对栅极隔槽105的衬底100进行离子注入，在栅极隔槽105底部的衬底100中形成源掺杂区110。
所述侧墙106可以为单层或多层堆叠结构，在一实施例中，所述侧墙106的形成过程为：在栅极隔槽105的侧壁和底部表以及堆叠结构104的表面上形成侧墙材料层；无掩膜刻蚀所述侧墙材料层，在栅极隔槽105的侧壁表面形成侧墙106。
所述源掺杂区110后续连接阵列共源极。所述源掺杂区110中掺杂的杂质离子可以为N型杂质离子或P型杂质离子。
在一实施例中，在刻蚀原始堆叠结构形成栅极隔槽之前，还包括：刻蚀所述原始堆叠结构；在原始堆叠结构中形成沟通孔；在沟道通孔中形成存储结构；在形成存储结构后，刻蚀原始堆叠结构，在原始堆叠结构中形成栅极隔槽105。
所述存储结构至少包括电荷捕获层和沟道层，在一实施例中，所述电荷捕获层为ONO层，即氧化硅-氮化硅-氧化硅的叠层，沟道层为多晶硅层。在一具体的实施例中，可以在沟道通孔中依次淀积ONO层、多晶硅层以及氧化硅层，来形成存储结构。
参考图2，在栅极隔槽105的侧壁和底部表面上以及堆叠结构104的表面上形成金属接触层107。
所述金属接触层107后续作为回刻蚀多晶硅层时的停止层，所述金属接触层107还作为阵列共源极的一部分，用于与源掺杂区110进行电接触，以使得阵列共源极与源掺杂区的接触电阻较小，所述金属接触层107还可以作为防扩散阻挡层，后续在栅极隔槽中回刻蚀后的多晶硅层上形成金属插塞时，所述金属接触层107可以防止金属插塞中的金属向外扩散。因而，所述金属接触层107采用的材料为电阻较小，并在后续回刻蚀多晶硅材料时，刻蚀气体对其刻蚀速率较小(即后续回刻蚀去除栅极隔槽中部分厚度的多晶硅层时，所述多晶硅层相对于刻蚀停止层具有高的刻蚀选择比)，并且能防止金属向外扩散的材料，在一实施例中，所述金属接触层107的材料为TiN或TaN。本实施例中，所述金属接触层107的材料为TiN，金属接触层107的形成工艺为物理气相沉积或者溅射。
本实施例中，所述金属接触层107覆盖栅极隔槽105侧壁表面上的侧墙106。
参考图3，形成覆盖金属接触层107的多晶硅层108，所述多晶硅层108填充满栅极隔槽105(参考图3)。
所述多晶硅层108的形成工艺为化学气相沉积工艺，形成的多晶硅层108的表面高于堆叠结构104表面上形成的金属接触层107的表面。
本实施中，所述多晶硅层108中不掺杂杂质离子，通过金属接触层107进行导电。
在其他实施例中，所述多晶硅层108中可以掺杂杂质离子。
参考图4，回刻蚀去除栅极隔槽105中部分厚度的多晶硅层108，以金属接触层107作为刻蚀停止层。
在进行回刻蚀时，所述金属接触层107作为刻蚀停止层，防止刻蚀过程对堆叠结构104造成刻蚀损伤。
本实施例中，在进行回刻蚀时，不仅去除了堆叠结构104上方的多晶硅层，而且还去除栅极隔槽105中部分厚度的多晶硅层108。即本实施例中，在采用化学气相沉积工艺形成多晶硅层108后，不进行化学机械研磨工艺平坦化所述多晶硅层，而是直接进行回刻蚀工艺，去除栅极隔槽105中部分厚度的多晶硅层108，并且进行回刻蚀工艺时以金属接触层107作为刻蚀停止层，使得本申请不仅可以简化制作工艺(无需额外的化学机械研磨工艺平坦化多晶硅层)，并且使得回刻蚀过程不会对其他器件(比如堆叠结构)造成刻蚀损伤。
本实施例中，回刻蚀去除栅极隔槽105中部分厚度的多晶硅层108采用各向异性的等离子体刻蚀工艺。在一实施例中，所述各向异性的等离子刻蚀工艺采用的刻蚀气体为SF6，刻蚀气体的流量为3sccm～150sccm，源功率为200W～2000W，偏置电压为10V～600V，腔室的压力为5mtorr～500mtorr，在该刻蚀参数下，不仅使得多晶硅层108相对于金属接触层107具有高的刻蚀选择比，使得金属接触层107被刻蚀去除的量很少，防止刻蚀过程对堆叠结构104产生刻蚀损伤，并且，在该刻蚀参数下，采用SF6作为刻蚀气体时，SF6解离成的等离子体尺寸相对较大，在进行等离子刻蚀时，SF6解离成的等离子体不会沿着多晶硅中的硅原子之间的缝隙往下钻(而采用NF3等作为刻蚀气体时，由于NF3被解离成尺寸很小的等离子体，NF3被解离后形成的等离子体会沿着硅原子之间的缝隙往下钻，使得回刻蚀后剩余的多晶硅中形成孔洞缺陷，影响了阵列共源极的电学特性)，从而防止在回刻蚀后剩余的多晶硅108中形成孔洞缺陷，并使得剩余的多晶硅具有平坦的表面。
参考图5，在回刻蚀后的多晶硅层108上形成金属插塞109。
所述金属插塞109填充满栅极隔槽，金属插塞109的材料为W、Al、Ti或其他合适的金属材料。所述金属插塞109的形成工艺可以为溅射或电镀。
在一实施例中，所述金属插塞109的形成过程为：在回刻蚀后的多晶硅108表面以及堆叠结构104上的金属接触层107上形成金属材料层，所述金属材料层填充满栅极隔槽；采用化学机械研磨工艺去除堆叠结构104表面上的金属材料层和金属接触层，在回刻蚀后的多晶硅层108表面形成金属插塞109。
所述位于栅极隔槽侧壁和底部的金属接触层17，位于金属接触层17上的多晶硅层108以及位于多晶硅层108上的金属插塞109共同构成阵列共源极。
在一实施例中，在回刻蚀去除栅极隔槽105(参考图4)中部分厚度的多晶硅层108之后，在形成金属插塞109之前，在所述金属接触层107上形成第二金属接触层(图中未示出)，以补偿回刻蚀工艺中损失掉的部分金属接触层，使得栅极隔槽侧壁的金属接触层能保持完好，保证防扩散阻挡的作用，并且使得栅极隔槽侧壁的金属接触层具有平坦的表面，以使得在形成金属插塞时109时能有良好的侧壁接触面，防止产生空隙等缺陷。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种3D NAND存储器的阵列共源极的形成方法，其特征在于，包括：
提供衬底，所述衬底上形成有堆叠结构，所述堆叠结构中形成有暴露出衬底表面的栅极隔槽；
在栅极隔槽的侧壁和底部表面上以及堆叠结构的表面上形成金属接触层；
形成覆盖金属接触层的多晶硅层，所述多晶硅层填充满栅极隔槽；
回刻蚀去除栅极隔槽中部分厚度的多晶硅层，以金属接触层作为刻蚀停止层；
在回刻蚀后的多晶硅层上形成金属插塞。
2.如权利要求1所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，所述金属接触层的材料为TiN或TaN。
3.如权利要求1或2所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，回刻蚀去除栅极隔槽中部分厚度的多晶硅层时，所述多晶硅层相对于刻蚀停止层具有高的刻蚀选择比。
4.如权利要求3所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，回刻蚀去除栅极隔槽中部分厚度的多晶硅层采用各向异性的等离子体刻蚀工艺。
5.如权利要求4所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，所述各向异性的等离子刻蚀工艺采用的刻蚀气体为SF6，刻蚀气体的流量为3sccm～150sccm，源功率为200W～2000W，偏置电压为10V～600V，腔室的压力为5mtorr～500mtorr。
6.如权利要求1所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，在回刻蚀去除栅极隔槽中部分厚度的多晶硅层之后，形成金属插塞之前，在所述金属接触层上形成第二金属接触层。
7.如权利要求1所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，所述堆叠结构为控制栅与隔离层交替层叠的堆叠结构。
8.如权利要求7所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，所述栅极隔槽和控制栅的形成过程为：在所述衬底上形成牺牲层和隔离层交替层叠的原始堆叠结构；刻蚀所述原始堆叠结构，在原始堆叠结构中形成暴露出衬底表面的栅极隔槽；在形成栅极隔槽后，去除所述牺牲层，在去除牺牲层的位置形成控制栅。
9.如权利要求8所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，在形成所述金属接触层之前，在所述栅极隔槽侧壁形成侧墙；以所述侧墙为掩膜，对栅极隔槽底部的衬底掺杂杂质离子，形成源掺杂区。
10.如权利要求1所述的3D NAND存储器的阵列共源极的形成方法，其特征在于，所述金属接触层还作为阵列共源极的一部分，以及作为防扩散阻挡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910047634.5A CN109860037A (zh) | 2019-01-18 | 2019-01-18 | 3d nand存储器的阵列共源极的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910047634.5A CN109860037A (zh) | 2019-01-18 | 2019-01-18 | 3d nand存储器的阵列共源极的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109860037A true CN109860037A (zh) | 2019-06-07 |
Family
ID=66895161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910047634.5A Pending CN109860037A (zh) | 2019-01-18 | 2019-01-18 | 3d nand存储器的阵列共源极的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109860037A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808253A (zh) * | 2019-10-12 | 2020-02-18 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111370415A (zh) * | 2020-03-19 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111477631A (zh) * | 2020-04-23 | 2020-07-31 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
| CN111799274A (zh) * | 2020-06-18 | 2020-10-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
| CN113178454A (zh) * | 2020-04-30 | 2021-07-27 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW283261B (en) * | 1994-07-29 | 1996-08-11 | United Microelectronics Corp | Manufacturing method for planarization of metal contact window |
| US20070218684A1 (en) * | 2006-03-14 | 2007-09-20 | Hynix Semiconductor Inc. | Method for fabricating storage node contact plug of semiconductor device |
| CN101764083A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 阻挡层的形成方法 |
| CN103107075A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103107073A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| US20150228663A1 (en) * | 2014-02-10 | 2015-08-13 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device including nickel-containing film |
| CN107481927A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 在三维存储器中形成栅结构的方法及三维存储器 |
| CN107658310A (zh) * | 2017-08-31 | 2018-02-02 | 长江存储科技有限责任公司 | 降低晶片翘曲的共源极阵列形成方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| CN107731838A (zh) * | 2017-11-09 | 2018-02-23 | 长江存储科技有限责任公司 | 一种nand存储器及其制备方法 |
| CN107731850A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种高导电性的三维存储器及其形成方法 |
| CN108831859A (zh) * | 2018-06-15 | 2018-11-16 | 武汉新芯集成电路制造有限公司 | 通孔的制造方法 |
-
2019
- 2019-01-18 CN CN201910047634.5A patent/CN109860037A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW283261B (en) * | 1994-07-29 | 1996-08-11 | United Microelectronics Corp | Manufacturing method for planarization of metal contact window |
| US20070218684A1 (en) * | 2006-03-14 | 2007-09-20 | Hynix Semiconductor Inc. | Method for fabricating storage node contact plug of semiconductor device |
| CN101764083A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 阻挡层的形成方法 |
| CN103107075A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| CN103107073A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 金属栅极的形成方法 |
| US20150228663A1 (en) * | 2014-02-10 | 2015-08-13 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device including nickel-containing film |
| CN107481927A (zh) * | 2017-08-31 | 2017-12-15 | 长江存储科技有限责任公司 | 在三维存储器中形成栅结构的方法及三维存储器 |
| CN107658310A (zh) * | 2017-08-31 | 2018-02-02 | 长江存储科技有限责任公司 | 降低晶片翘曲的共源极阵列形成方法 |
| CN107731833A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种阵列共源极填充结构及其制备方法 |
| CN107731850A (zh) * | 2017-08-31 | 2018-02-23 | 长江存储科技有限责任公司 | 一种高导电性的三维存储器及其形成方法 |
| CN107731838A (zh) * | 2017-11-09 | 2018-02-23 | 长江存储科技有限责任公司 | 一种nand存储器及其制备方法 |
| CN108831859A (zh) * | 2018-06-15 | 2018-11-16 | 武汉新芯集成电路制造有限公司 | 通孔的制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110808253A (zh) * | 2019-10-12 | 2020-02-18 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
| CN111370415A (zh) * | 2020-03-19 | 2020-07-03 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111370415B (zh) * | 2020-03-19 | 2022-11-22 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111477631A (zh) * | 2020-04-23 | 2020-07-31 | 长江存储科技有限责任公司 | 一种三维存储器及其制造方法 |
| CN113178454A (zh) * | 2020-04-30 | 2021-07-27 | 长江存储科技有限责任公司 | 一种3d nand存储器及其制造方法 |
| CN111799274A (zh) * | 2020-06-18 | 2020-10-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109524417B (zh) | 3d nand存储器及其形成方法 | |
| CN109860037A (zh) | 3d nand存储器的阵列共源极的形成方法 | |
| CN109887913B (zh) | 一种nand串结构及其制备方法 | |
| CN112802854B (zh) | 3d nand存储器及其形成方法 | |
| CN105826242B (zh) | 半导体结构及其形成方法 | |
| KR101531800B1 (ko) | 수직 메모리 셀 | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| TW201701357A (zh) | 積體電路及其製造方法 | |
| US11515332B2 (en) | Ferroelectric memory device and method of forming the same | |
| CN106206271B (zh) | 半导体结构的形成方法 | |
| CN110197830A (zh) | 3d nand存储器及其形成方法 | |
| US8072018B2 (en) | Semiconductor device and method for fabricating the same | |
| CN109742038A (zh) | 3d nand存储器及其形成方法 | |
| CN109860196A (zh) | 3d nand存储器的形成方法 | |
| US11335790B2 (en) | Ferroelectric memory devices with dual dielectric confinement and methods of forming the same | |
| CN107710412B (zh) | 在预先图案化的底部电极和阻挡氧化层上制造铁电随机存取存储器的方法 | |
| US11527552B2 (en) | Ferroelectric memory device and method of forming the same | |
| US9997412B1 (en) | Methods of manufacturing semiconductor devices | |
| US20230106816A1 (en) | Ferroelectric memory device and method of forming the same | |
| TWI667741B (zh) | 立體記憶體元件及其製作方法 | |
| CN103855026B (zh) | FinFET及其制造方法 | |
| KR102548657B1 (ko) | 메모리 어레이 게이트 구조물 | |
| CN109920733A (zh) | 半导体结构及晶体管的形成方法 | |
| CN208521934U (zh) | 存储器结构 | |
| CN113284907B (zh) | 三维存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |
|
| RJ01 | Rejection of invention patent application after publication |