CN107481927A - 在三维存储器中形成栅结构的方法及三维存储器 - Google Patents
在三维存储器中形成栅结构的方法及三维存储器 Download PDFInfo
- Publication number
- CN107481927A CN107481927A CN201710775889.4A CN201710775889A CN107481927A CN 107481927 A CN107481927 A CN 107481927A CN 201710775889 A CN201710775889 A CN 201710775889A CN 107481927 A CN107481927 A CN 107481927A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- situ
- doping
- heat
- treated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 238000003860 storage Methods 0.000 title claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 229920005591 polysilicon Polymers 0.000 claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 52
- 238000011065 in-situ storage Methods 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 230000008520 organization Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 9
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl chloride Substances ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- 229910019213 POCl3 Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000012895 dilution Substances 0.000 claims description 3
- 238000010790 dilution Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 8
- 239000010937 tungsten Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种在三维存储器中形成栅结构的方法和三维存储器，该包括：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；在沟槽中沉积阻挡层；在阻挡层上沉积第一多晶硅；对第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。采用本发明的方法可以显著降低晶片上的应力，消除晶界上的悬空键，并且显著提高载流子迁移率和电导率。
Description
技术领域
本发明涉及一种三维存储器的制备方法，特别涉及一种在三维存储器中形成栅结构的方法及三维存储器。
背景技术
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大进步。但是近几年来，平面型存储器的发展遇到了各种挑战，为了克服平面存储器的诸多缺陷，应运而生的是三维存储器。目前比较先进的三维存储器制造方法记载于中国专利公开文本CN106847820A中。在该现有技术文献中，提出了一种新的制造三维存储器的方法，其中必要的制备工艺包括：在绝缘层之间形成栅结构，其中，该栅结构从内到外依次包括高K介质阻挡层、种子层、金属钨。但是这样的结构以及与该结构紧密相连的制造工艺存在如下缺陷：直接沉积阵列共源(ACS)钨(金属钨)导致晶片中存在巨大的应力，该应力又会导致一系列问题，例如：翘曲引发的加工过程中晶片滑移、印刷散焦等问题。如何降低晶片中存在的应力，是目前三维存储器制造领域亟需解决的问题。
发明内容
本发明的目的在于提供一种在三维存储器中形成栅结构的方法，从而克服现有技术中的缺点。
本发明的目的是通过以下技术方案实现的。一种在三维存储器中形成栅结构的方法，该方法包括：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；在沟槽中沉积阻挡层；在阻挡层上沉积第一多晶硅；对第一多晶硅进行热处理，得到热处理之后的第一多晶硅；对热处理之后的第一多晶硅进行第一P原位掺杂；刻蚀第一P原位掺杂后的第一多晶硅；以及在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。
优选地，上述技术方案中，在对热处理之后的第一多晶硅进行第一P原位掺杂之后，在第一P原位掺杂后的第一多晶硅上沉积第二多晶硅；对第二多晶硅进行热处理，得到热处理之后的第二多晶硅；对热处理之后的第二多晶硅进行第二P原位掺杂；刻蚀第二P原位掺杂后的第二多晶硅；以及在经过刻蚀的第二P原位掺杂后的第二多晶硅上沉积W。
优选地，上述技术方案中，沉积第一多晶硅和第二多晶硅的条件为：以N2稀释的SiH4和PH3为反应气体，利用LPCVD进行沉积。
优选地，上述技术方案中，LPCVD的反应温度是400-800℃。
优选地，上述技术方案中，反应腔室压力是0.1-1Torr。
优选地，上述技术方案中，对第一多晶硅进行热处理以及对第二多晶硅进行热处理具体为：在NH3气氛中对第一多晶硅以及第二多晶硅进行热处理。
优选地，上述技术方案中，第一P原位掺杂及第二P原位掺杂具体为：利用原位PH3注入方法和/或POCl3扩散方法进行第一P原位掺杂及第二P原位掺杂。
优选地，上述技术方案中，优选地，上述技术方案中，方法还包括：在第一多晶硅上沉积W之后，进行化学机械抛光。
优选地，上述技术方案中，方法还包括：在第二多晶硅上沉积W之后，进行化学机械抛光。
本发明的另一目的是提供一种三维存储器。该目的是通过以下技术方案实现，一种三维存储器，三维存储器包括栅结构，该栅结构是使用前述方法制成的。
本发明的各个方面的优点在于：1、通过将沟槽中的ACS-W填充部分替换为多晶硅，可以显著降低晶片在X、Y方向上的应力，从而避免现有技术中存在的问题；2、通过使用NH3气体对多晶硅进行热处理，可以消除缺陷状态，并且可以消除晶界上的悬空键，从而提高半导体的性能(例如：更低的门-氧漏电电流和更高的氧击穿电压)；3、利用PH3注入方法和/或POCl3扩散方法进行P的原位掺杂，显著提高了载流子迁移率并且将电导率提高了数个数量级。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1a示出了本申请的三维存储器的结构图；
附图1b-1c示出了现有技术中形成栅结构的结构流程图；
附图2示出了本申请实施例提供的形成栅结构的方法流程图；
附图3示出了本申请另外的实施例提供的形成栅结构的方法流程图；
附图4示出了使用本申请实施例的方法得到的栅结构的结构图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图1a示出了本申请的三维存储器的结构图。如图1a所示的三维存储器结构包括：半导体衬底115，堆叠结构116，共源极117，栅结构114，绝缘层100，第一电极连接线102，第二电极连接线101，过孔109，绝缘填充结构110。其中，第一电极连接线102通过过孔109与共源极117接触。堆叠结构116具体包括：阻挡层104，存储层105，隧穿层106，多晶硅层107；栅结构114具体包括：高K介质阻挡层111，种子层112，金属栅113。制造这种三维存储器的方法可以是现有技术中已经存在的任意方法。除对于栅结构的制造工艺以外，本公开内容并不限定三维存储器中其它结构的制造工艺，这样的制造工艺例如可以是描述于CN106847820A的制造方法，包括：提供一半导体衬底115；在半导体衬底一表面形成金属(金属W)层；对金属层刻蚀为条形的共源极117；在半导体衬底115朝向共源极117一侧形成存储结构，其中，存储结构包括：位于共源极背离半导体衬底115一侧的多个绝缘层100，多个贯穿多个绝缘层的沟道孔(即未插入第二电极连接线101、未进行填充之前也未沉积堆叠结构之前的位于绝缘层100内侧的沟道)及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽、且每一个沟槽对应共源极，以及，位于相邻两个绝缘层之间的栅结构；对沟槽进行绝缘填充；在存储结构背离半导体衬底一侧形成第一电极连线102和多个第二电极连线101，其中，第一电极连线与共源极通过过孔109接触，每一个第二电极连线与堆叠结构接触。其中，半导体衬底可以是本领域公知的任何类型的半导体，其电阻率和缺陷数量的要求可以根据实际情况而定；其中，可以将金属层刻蚀为条形的共源极117；其中，在所述半导体衬底朝向共源极一侧形成交替堆叠的多个绝缘层和多个牺牲层，绝缘层和牺牲层沿垂直半导体衬底的表面的竖直方向堆叠。其中，作为示例而非限定，绝缘层的材质可以为二氧化硅，牺牲层的材质可以为氮化硅，二氧化硅绝缘层还可以掺杂有磷、硼、氟、碳等杂质。而后，贯穿多个绝缘层和多个牺牲层形成多个沟道孔。在沟道孔内形成堆叠结构。其中，堆叠结构116包括有：形成在沟道孔侧壁的阻挡层104，其中，阻挡层104的材质可以为二氧化硅材质；形成在阻挡层104背离沟道孔一侧的存储层105，其中，存储层105的材质可以为氮化硅材质；形成在存储层105背离阻挡层104一侧的隧穿层106，其中，隧穿层106的材质可以为二氧化硅材质；形成在隧穿层106背离存储层105一侧的多晶硅层107，而后进行沟道孔内底部刻蚀，刻蚀完毕后进行外延硅的生长，最后进行二氧化硅的填充。贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽，且一所述沟槽对应所述共源极，去除所述多个牺牲层。去除牺牲层完毕后，在沟槽内形成栅结构。随后，对沟槽进行绝缘填充，其中，填充材料一般为二氧化硅材料，填充完毕后对其进行平坦化处理。然后，在存储结构上形成第一电极连线和多个第二电极连线，其中，第一电极连线通过过孔与共源极相接触连接，第二电极连线直接与堆叠结构接触。得到三维存储器结构。
以下结合附图1b-1c介绍现有技术中形成栅结构的结构流程图，该结构是图1a中的栅结构的放大图，但是为了简洁的目的，在图中没有标注所有结构，仅标注了对于本申请而言重要的内容。前述在沟槽内形成栅结构是通过如下方法完成的：对沟槽内进行高K介质阻挡层(图中未示出)的沉积和种子层118的沉积，其中，高K介质阻挡层覆盖相邻两个绝缘层之间相对的表面以及堆叠结构的阻挡层侧面呈U形结构，以及，种子层118覆盖高K介质阻挡层的内壁表面同样呈U形结构。而后，如图1c所述，进行金属钨120的沉积，其中，沉积工艺包括但不限于CVD、PVD和ALD等；并且，通过金属钨回刻蚀工艺使得每一栅结构的金属钨之间相互隔离为金属钨栅。如在本公开内容的背景技术中陈述的，这种方法将使得晶片中产生巨大的应力，导致后续加工、使用过程中的一系列严重问题。本公开内容为了解决这一问题，提出了一种新的在沟槽内形成栅结构的方法。
图2示出了本申请实施例提供的形成栅结构的方法流程图，本公开内容的方法包括：
201：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；
202：在沟槽中沉积阻挡层；
203：在阻挡层上沉积第一多晶硅；
204：对第一多晶硅进行热处理；
205：对热处理之后的第一多晶硅进行第一P原位掺杂；
206：刻蚀第一P原位掺杂后的第一多晶硅；
207：在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。
实验结果表明，使用如图2描述的方法进行多晶硅部分替换金属钨的处理之后，与全部使用W形成金属栅的现有方法相比，晶片X、Y方向上的应力可以减小1-2个数量级以上，由于晶片X、Y方向上的应力大幅度减小，所以在X方向上可能出现的晶片屈曲(wafer bow)从300微米以上(使用现有技术形成金属栅)降低到<50微米(使用如图2所描述的方法201-206步骤之后)；在Y方向上可能出现的晶片屈曲从150微米以上降低到<30微米。
图3示出了本申请另外的实施例提供的形成栅结构的方法流程图，本公开内容的方法包括：
301：在半导体衬底上形成存储结构，其中，存储结构包括位于半导体衬底上的多个绝缘层；贯穿多个绝缘层形成多个沟槽，沟槽位于相邻两个绝缘层之间；
302：在沟槽中沉积阻挡层；
303：在阻挡层上沉积第一多晶硅；
304：对第一多晶硅进行热处理；
305：对热处理之后的第一多晶硅进行第一P原位掺杂；
306：在第一P原位掺杂后的第一多晶硅上沉积第二多晶硅
307：对第二多晶硅进行热处理；
308：对热处理之后的第二多晶硅进行第二P原位掺杂；
309：刻蚀第二P原位掺杂后的第二多晶硅；
310：以及在经过刻蚀的第二P原位掺杂后的第二多晶硅上沉积W。
在沉积W之后，可选的是，可以使用机械化学抛光对其进行抛光。使用如图3描述的方法进行多晶硅部分替换金属钨的处理之后，与全部使用W形成金属栅的现有方法相比，晶片X、Y方向上的应力可以减小1-2个数量级以上，由于晶片X、Y方向上的应力大幅度减小，所以在X方向上可能出现的晶片屈曲从300微米以上(使用现有技术形成金属栅)降低到<15微米(使用如图3所描述的方法301-309步骤之后)，填充W之后，晶片屈曲略微增大至<50微米；在Y方向上可能出现的晶片屈曲从150微米以上降低到几乎不存在晶片屈曲(晶片屈曲的大小已经低于仪器的分辨率)，填充W之后，仍然不能检测到晶片屈曲。
其中，在本发明中，“在半导体衬底上形成存储结构”是指这样的层结构：实施结合图1所描述的现有技术的方法直到“去除牺牲层完毕”步骤所得到的层结构。在本公开内容中，作为示例而非限定，阻挡层可以是高K介质材料，例如：三氧化二铝或者氧化铪，可以以本领域公知的方法形成阻挡层。本申请无需限定形成多晶硅的方法、对多晶硅进行热处理的方法以及对热处理之后的多晶硅进行原位掺杂的方法，任何本领域公知的方法均可适用，作为示例而非限定，形成多晶硅的方法例如可以是：以N2稀释的SiH4和PH3为反应气体，利用LPCVD(低压化学气相沉积)进行沉积，LPCVD的反应温度是400-800℃，反应腔室压力是0.1-1Torr；对多晶硅进行热处理的方法例如可以是：在NH3气氛中对第一多晶硅以及第二多晶硅进行热处理，可以在LPCVD反应结束后，直接向反应腔室内通入NH3，而后接触LPCVD反应的余热对多晶硅进行处理，也可以进行加热保温，并在加热保温的条件下进行热处理；对热处理之后的多晶硅进行原位掺杂的方法例如可以是：利用原位PH3注入方法和/或POCl3扩散方法进行第一P原位掺杂及第二P原位掺杂。上述方法是本领域公知的制备方法，本公开内容因此不再详细描述。需要指明的是，本公开内容使用多晶硅部分替换金属钨，使得晶片中的应力减小，避免了后续的一系列问题；通过使用NH3气体对多晶硅进行热处理，可以消除缺陷状态，并且可以消除晶界上的悬空键，从而提高半导体的性能(例如：更低的门-氧漏电电流和更高的氧击穿电压)；最后，利用PH3注入方法和/或POCl3扩散方法进行P的原位掺杂，显著提高了载流子迁移率并且将电导率提高了数个数量级。
图4示出了使用本申请实施例的方法得到的栅结构的结构图，由于根据本公开内容的三维存储结构中的大部分结构已经参考图1进行了详细描述，故不再详细描述。图4中包括绝缘层100，阻挡层104，高K介质阻挡层。该栅结构具体包括：多晶硅层401和金属W层402。其中多晶硅层401可以是热处理过的且进行过P原位掺杂的多晶硅。其制备方法在上文中进行过详细描述。
以上，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种在三维存储器中形成栅结构的方法，其特征在于，所述方法包括：
在半导体衬底上形成存储结构，其中，所述存储结构包括位于所述半导体衬底上的多个绝缘层；
贯穿多个所述绝缘层形成多个沟槽，所述沟槽位于相邻两个所述绝缘层之间；
在所述沟槽中沉积阻挡层；
在所述阻挡层上沉积第一多晶硅；
对所述第一多晶硅进行热处理，得到热处理之后的第一多晶硅；
对所述热处理之后的第一多晶硅进行第一P原位掺杂；
刻蚀所述第一P原位掺杂后的第一多晶硅；以及
在经过刻蚀的第一P原位掺杂后的第一多晶硅上沉积W。
2.如权利要求1所述的方法，其特征在于，所述方法还包括：
在对所述热处理之后的第一多晶硅进行第一P原位掺杂之后，在所述第一P原位掺杂后的第一多晶硅上沉积第二多晶硅；
对所述第二多晶硅进行热处理，得到热处理之后的第二多晶硅；
对所述热处理之后的第二多晶硅进行第二P原位掺杂；
刻蚀所述第二P原位掺杂后的第二多晶硅；以及
在经过刻蚀的第二P原位掺杂后的第二多晶硅上沉积W。
3.如权利要求1或2所述的方法，其特征在于，
沉积所述第一多晶硅和第二多晶硅的条件为：以N2稀释的SiH4和PH3为反应气体，利用LPCVD进行所述沉积。
4.如权利要求3所述的方法，其特征在于，所述LPCVD的反应温度是400-800℃。
5.如权利要求3所述的方法，其特征在于，反应腔室压力是0.1-1Torr。
6.如权利要求1或2所述的方法，其特征在于，对所述第一多晶硅进行热处理以及对所述第二多晶硅进行热处理具体为：在NH3气氛中对所述第一多晶硅以及所述第二多晶硅进行热处理。
7.如权利要求1或2所述的方法，其特征在于，所述第一P原位掺杂及所述第二P原位掺杂具体为：利用原位PH3注入方法和/或POCl3扩散方法进行所述第一P原位掺杂及所述第二P原位掺杂。
8.如权利要求1所述的方法，其特征在于，所述方法还包括：在所述第一多晶硅上沉积W之后，进行化学机械抛光。
9.如权利要求2所述的方法，其特征在于，所述方法还包括：在所述第二多晶硅上沉积W之后，进行化学机械抛光。
10.一种三维存储器，所述三维存储器包括栅结构，其特征在于：所述栅结构是使用如权利要求1-9之一所述的方法制成的。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775889.4A CN107481927B (zh) | 2017-08-31 | 2017-08-31 | 在三维存储器中形成栅结构的方法及三维存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710775889.4A CN107481927B (zh) | 2017-08-31 | 2017-08-31 | 在三维存储器中形成栅结构的方法及三维存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107481927A true CN107481927A (zh) | 2017-12-15 |
| CN107481927B CN107481927B (zh) | 2018-07-06 |
Family
ID=60604559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710775889.4A Active CN107481927B (zh) | 2017-08-31 | 2017-08-31 | 在三维存储器中形成栅结构的方法及三维存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481927B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
| CN109860037A (zh) * | 2019-01-18 | 2019-06-07 | 长江存储科技有限责任公司 | 3d nand存储器的阵列共源极的形成方法 |
| CN110649032A (zh) * | 2019-10-23 | 2020-01-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110676257A (zh) * | 2019-10-23 | 2020-01-10 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111557049A (zh) * | 2020-03-31 | 2020-08-18 | 长江存储科技有限责任公司 | 三维存储设备及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020068439A1 (en) * | 2000-12-05 | 2002-06-06 | Hynix Semiconductor Inc. | Method of manufacturing flash memory |
| US20140061756A1 (en) * | 2012-09-05 | 2014-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| US20160079252A1 (en) * | 2014-09-11 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US20160141419A1 (en) * | 2014-11-13 | 2016-05-19 | SanDisk Technologies, Inc. | Three dimensional nand device having reduced wafer bowing and method of making thereof |
| US9397046B1 (en) * | 2015-04-29 | 2016-07-19 | Sandisk Technologies Llc | Fluorine-free word lines for three-dimensional memory devices |
| CN106847820A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
-
2017
- 2017-08-31 CN CN201710775889.4A patent/CN107481927B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020068439A1 (en) * | 2000-12-05 | 2002-06-06 | Hynix Semiconductor Inc. | Method of manufacturing flash memory |
| US20140061756A1 (en) * | 2012-09-05 | 2014-03-06 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device |
| US20160079252A1 (en) * | 2014-09-11 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US20160141419A1 (en) * | 2014-11-13 | 2016-05-19 | SanDisk Technologies, Inc. | Three dimensional nand device having reduced wafer bowing and method of making thereof |
| US9397046B1 (en) * | 2015-04-29 | 2016-07-19 | Sandisk Technologies Llc | Fluorine-free word lines for three-dimensional memory devices |
| CN106847820A (zh) * | 2017-03-07 | 2017-06-13 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962903A (zh) * | 2018-09-19 | 2018-12-07 | 长江存储科技有限责任公司 | 半导体结构 |
| CN108962903B (zh) * | 2018-09-19 | 2024-02-02 | 长江存储科技有限责任公司 | 半导体结构 |
| CN109860037A (zh) * | 2019-01-18 | 2019-06-07 | 长江存储科技有限责任公司 | 3d nand存储器的阵列共源极的形成方法 |
| CN110649032A (zh) * | 2019-10-23 | 2020-01-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110676257A (zh) * | 2019-10-23 | 2020-01-10 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN110649032B (zh) * | 2019-10-23 | 2023-11-21 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111557049A (zh) * | 2020-03-31 | 2020-08-18 | 长江存储科技有限责任公司 | 三维存储设备及其形成方法 |
| CN111557049B (zh) * | 2020-03-31 | 2021-11-23 | 长江存储科技有限责任公司 | 三维存储设备及其形成方法 |
| US11800707B2 (en) | 2020-03-31 | 2023-10-24 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with reduced local stress |
| US11937427B2 (en) | 2020-03-31 | 2024-03-19 | Yangtze Memory Technologies Co., Ltd. | Method for forming three-dimensional memory device with sacrificial channels |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107481927B (zh) | 2018-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107481927B (zh) | 在三维存储器中形成栅结构的方法及三维存储器 | |
| US11901438B2 (en) | Nanosheet transistor | |
| US9496277B2 (en) | Vertical-type semiconductor devices and methods of manufacturing the same | |
| CN101632151B (zh) | 可实现三维电荷耦合的高电压半导体功率组件结构 | |
| CN101258588B (zh) | 用于制造半导体功率器件的方法 | |
| CN108122925A (zh) | 三维半导体存储器件 | |
| CN109768047A (zh) | 三维半导体存储器件 | |
| CN105702739A (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN102097378B (zh) | 一种沟槽金属氧化物半导体场效应管的制造方法 | |
| CN102484069A (zh) | 半导体装置及其制造方法 | |
| CN108735605A (zh) | 改善沟槽底部场板形貌的屏蔽栅沟槽mosfet制造方法 | |
| CN101673764A (zh) | 具有竖直电荷补偿结构和次表面连接层的半导体装置以及方法 | |
| CN102169902A (zh) | 一种深槽和深注入型超结器件 | |
| CN102254796B (zh) | 形成交替排列的p型和n型半导体薄层的方法 | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| CN103579325A (zh) | 半导体衬底中包含沟槽的半导体器件及其制造方法 | |
| CN103413763A (zh) | 超级结晶体管及其形成方法 | |
| KR20090128413A (ko) | 상이한 높이에 있는 채널 영역들을 포함하는 전자 디바이스 및 그것을 형성하는 프로세스 | |
| CN103367430B (zh) | 晶体管以及形成方法 | |
| CN103985746A (zh) | 沟槽型igbt器件及其制造方法 | |
| CN111370415B (zh) | 三维存储器及其制备方法 | |
| CN102484075A (zh) | 半导体器件及制造半导体器件的方法 | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| CN108831927A (zh) | 超结金属氧化物半导体场效应晶体管及其制造方法 | |
| CN104900697B (zh) | 半导体装置及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |