CN103367430B - 晶体管以及形成方法 - Google Patents
晶体管以及形成方法 Download PDFInfo
- Publication number
- CN103367430B CN103367430B CN201210088200.8A CN201210088200A CN103367430B CN 103367430 B CN103367430 B CN 103367430B CN 201210088200 A CN201210088200 A CN 201210088200A CN 103367430 B CN103367430 B CN 103367430B
- Authority
- CN
- China
- Prior art keywords
- layer
- stress liner
- germanium
- transistor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
晶体管以及形成方法，其中，一种晶体管包括：半导体衬底；位于所述半导体衬底表面的沟道层；位于所述沟道层表面的栅极结构；位于紧邻所述栅极结构两侧的沟道层内的应力衬垫层，且所述应力衬垫层与半导体衬底相接触的表面具有种子层。所述晶体管以及形成方法能够提高晶体管的载流子迁移率。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及晶体管以及形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能，目前，主要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。
因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源/漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源/漏区形成硅碳(SiC)可以引入硅和硅碳之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。然而，由于NMOS晶体管的载流子是电子，且电子本身的迁移率相对PMOS晶体管的空穴而言要高，因此现有技术通常只在PMOS晶体管内的源/漏区形成西格玛形的以硅锗为材料的应力衬垫层，使晶体管沟道区的应力提高，进一步提高空穴的迁移率。
现有技术中，具有应力衬垫层的PMOS晶体管的形成方法为：
请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有栅极结构；其中，所述栅极结构包括：形成于半导体衬底100表面的栅介质层110，形成于栅介质层110表面的栅电极层111，以及形成于所述栅介质层110、栅电极层111两侧的侧墙112。
请参考图2，采用干法刻蚀紧邻所述栅极结构两侧的半导体衬底100，并形成开口102。
请参考图3，采用湿法刻蚀所述开口102，使所述开口102靠近沟道区的顶角向沟道区延伸，变成西格玛(sigma，∑)形。
请参考图4，在所述开口102(请参考图3)内形成应力衬垫层103，且所述应力衬垫层103的材料为硅锗或掺杂硼的硅锗，所述应力衬垫层103的形成工艺为选择外延沉积工艺。
然而，以现有技术形成的具有应力衬垫层的晶体管对于沟道区的载流子迁移率的提高较小，导致所形成的晶体管的性能提高有限。
更多关于具有应力衬垫层的晶体管的形成方法请参考公开号为US2007/0072380 A1的美国专利文件。
发明内容
本发明解决的问题是提供了晶体管以及形成方法，使晶体管内沟道区的载流子迁移率提高，从而提高晶体管的性能。
为解决上述问题，本发明提供了一种晶体管，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于紧邻所述栅极结构两侧的半导体衬底内的应力衬垫层；
所述应力衬垫层与半导体衬底相接触的表面具有种子层。
可选的，所述应力衬垫层为西格玛形。
可选的，所述种子层的材料为锗，所述应力衬垫层的材料为锗锡。
可选的，所述应力衬垫层中，锡在锗锡中的摩尔浓度为1％～10％。
可选的，所述应力衬垫层为外层和内层重叠结构。
可选的，所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡。
可选的，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
可选的，所述种子层的厚度为1～20纳米。
本发明还提供一种晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅极结构；
以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的半导体衬底内形成开口；
在所述开口的内侧表面形成种子层，在所述种子层表面形成应力衬垫层，所述应力衬垫层的表面与半导体衬底表面齐平。
可选的，所述应力衬垫层为西格玛形。
可选的，所述种子层的材料为锗，所述应力衬垫层的材料为锗锡。
可选的，所述应力衬垫层中，锡在锗锡中的摩尔浓度为1％～10％。
可选的，所述应力衬垫层为外层和内层重叠结构。
可选的，所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡。
可选的，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
可选的，所述应力衬垫层的形成方法为分子束外延工艺。
可选的，所述种子层的形成方法为低压化学气相沉积工艺。
可选的，所述种子层的厚度为1～20纳米。
本发明还提供一种晶体管，包括：
半导体衬底；
位于所述半导体衬底表面的沟道层；
位于所述沟道层表面的栅极结构；
位于紧邻所述栅极结构两侧的沟道层内的应力衬垫层，所述应力衬垫层与半导体衬底相接触的表面具有种子层。
可选的，所述沟道层的材料为掺杂锡的硅锗。
可选的，所述沟道层中，锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％。
可选的，所述沟道层的厚度为1～100纳米。
可选的，所述应力衬垫层为西格玛形。
可选的，所述种子层的厚度为1～20纳米。
可选的，所述种子层的材料为锗，所述应力衬垫层的材料为锗锡。
可选的，所述应力衬垫层中，锡在锗锡中的摩尔浓度为1％～10％。
可选的，所述应力衬垫层为外层和内层重叠结构。
可选的，所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡。
可选的，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
本发明还提供一种晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底表面形成沟道层；
在所述沟道层表面形成栅极结构；
以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的沟道层内形成开口；
在所述开口内侧表面形成种子层，在所述种子层表面形成应力衬垫层。
可选的，所述沟道层的材料为掺杂锡的硅锗。
可选的，所述沟道层中，锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％。
可选的，所述沟道层的形成方法为：在所述半导体衬底表面形成硅锗层；在所述硅锗层内进行离子注入，且注入的离子为锡离子；对所述离子注入后的硅锗层进行热退火。
可选的，所述离子注入工艺参数为：离子注入剂量为1E14～1E16，离子注入的能量为1KeV～100KeV。
可选的，所述热退火工艺为峰值退火或激光脉冲退火，所述热退火的温度为950℃～1300℃，所述热退火的保护气体为氮气。
可选的，所述锗硅层的形成方法为选择性外延生长工艺。
可选的，所述沟道层的形成方法为选择性外延生长工艺。
可选的，所述选择性外延生长工艺参数为：温度为500～800℃，压强为1～100托，反应气体为SiH4或SiH2Cl2、GeH4、SnCl4、HCl和H2，所述SiH4或SiH2Cl2、GeH4、SnCl4、HCl的流量均为1～1000sccm，H2的流量为0.1～50slm。
可选的，所述沟道层的厚度为1～100纳米。
可选的，所述应力衬垫层为西格玛形。
可选的，所述种子层的厚度为1～20纳米。
可选的，所述种子层的材料为锗，所述应力衬垫层的材料为锗锡。
可选的，所述应力衬垫层的材料为锗锡时，锡在锗锡中的摩尔浓度为1％～10％。
可选的，所述应力衬垫层为外层和内层重叠结构。
可选的，所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡。
可选的，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
可选的，所述应力衬垫层的形成方法为分子束外延工艺，所述种子层的形成方法为低压化学气相沉积工艺。
与现有技术相比，本发明具有以下优点：
本发明实施例的一种晶体管中，所述应力衬垫层与半导体衬底相接触的表面具有种子层；所述种子层用于使半导体衬底与应力衬垫层更好地键合，以达到减少漏电流的目的，使晶体管的性能更优良；而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高；其中，沟道区的应力增大的原因是：当应力衬垫层材料的晶格常数较大时，应力衬垫层与半导体衬底之间的晶格失配更严重，从而应力衬垫层施加于沟道区的应力更大，使载流子的迁移率提高。
本发明实施例的一种晶体管的形成方法中，在所述应力衬垫层与半导体衬底相接触的表面形成种子层，能够使半导体衬底与应力衬垫层更好地键合，从而减少漏电流，提高晶体管的性能；且形成种子层后，应力衬垫层能够采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高。
本发明实施例的另一种晶体管中，引入位于半导体衬底表面的沟道层，而所述应力衬垫层位于沟道层内；所述沟道层能够提高晶体管内的载流子的迁移率；当所述沟道层材料采用具有较高的晶格常数的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，从而提高了晶体管的载流子的迁移率，使晶体管的性能提高；另一方面，所述应力衬垫层与沟道层相接触的表面具有种子层；所述种子层用于使沟道层与应力衬垫层更好地键合，减少漏电流的产生，使晶体管的性能更优良；而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高。
进一步的，所述沟道层的材料为掺杂锡的硅锗时，能够提高沟道层的载流子迁移率；所述掺杂锡的硅锗的晶格常数大于常见的半导体衬底材料，例如硅、硅锗或碳化硅；因此以掺杂锡的硅锗作为沟道层时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，从而提高了所形成的晶体管的载流子迁移率，晶体管的性能提高。
本发明实施例的另一种晶体管的形成方法中，在所述半导体衬底表面形成沟道层，而应力衬垫层形成于沟道层内；当所述沟道层采用晶格常数较高的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，晶体管的载流子的迁移率提高，晶体管的性能提高；另一方面，在所述应力衬垫层与沟道层相接触的表面形成种子层，能够更好地键合沟道层与应力衬垫层，减少漏电流的产生；且当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，使所形成的晶体管的性能提高。
附图说明
图1至图4是现有技术中，具有应力衬垫层的PMOS晶体管的形成方法的剖面结构示意图；
图5是本发明第一实施例的晶体管的形成方法的流程示意图；
图6至图8是本发明本发明第一实施例的晶体管的形成方法的剖面结构示意图；
图9是本发明第二实施例的晶体管的形成方法的流程示意图；
图10至图12是本发明本发明第二实施例的晶体管的形成方法的剖面结构示意图。
具体实施方式
如背景技术所述，以现有技术形成的具有应力衬垫层的晶体管对于沟道区的载流子迁移率的提高较小，导致所形成的晶体管的性能提高有限。
本发明的发明人经过研究发现，影响晶体管的载流子迁移率的因素包括：沟道区的材料的晶格常数大小，以及应力衬垫层对沟道区所施加的应力大小。所述沟道区的材料的晶格常数越大时，沟道区的晶格间隙越大，允许通过数量更多的载流子，于是晶体管的载流子迁移率越高，晶体管的性能越好；应力衬垫层对沟道区施加的应力大小是由应力衬垫层的材料和沟道区的材料的晶格常数决定；应力衬垫层材料的晶格常数比沟道区材料的晶格常数越大，则应力衬垫层施加于沟道区的应力越大，载流子迁移率越高，晶体管的性能越好。
为了提高晶体管的载流子迁移率，本发明的发明人提供了一种晶体管的形成方法，请参考图5，为本发明实施例的晶体管的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底；
步骤S102，在所述半导体衬底表面形成栅极结构；
步骤S103，以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的半导体衬底内形成开口；
步骤S104，在所述开口的内侧表面形成种子层，在所述种子层表面形成应力衬垫层，所述应力衬垫层的表面与半导体衬底表面齐平。
本实施例的晶体管的形成方法中，在所述应力衬垫层与半导体衬底相接触的表面形成种子层；所述种子层用于使半导体衬底与应力衬垫层更好地键合，以达到减少漏电流的目的，使晶体管的性能更优良。而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高；其中，沟道区的应力增大是原因是：当应力衬垫层材料的晶格常数较大时，应力衬垫层与半导体衬底之间的晶格失配更严重，从而应力衬垫层施加于沟道区的应力更大，使载流子的迁移率提高。
基于所述晶体管的形成方法所形成的晶体管，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于紧邻所述栅极结构两侧的半导体衬底内的应力衬垫层；
所述应力衬垫层与半导体衬底相接触的表面具有种子层。
本实施例的晶体管中，所述应力衬垫层与半导体衬底相接触的表面具有种子层，使半导体衬底与锗锡材料的应力衬垫层更好地键合，减少漏电流的产生，使晶体管的性能更优良；而且当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高。
以下将结合具体实施例进行详细说明，图6至图8为本发明第一实施例的晶体管的形成方法的剖面结构示意图。
请参考图6，提供半导体衬底200，在所述半导体衬底表200面形成栅极结构201；
所述半导体衬底200的材料为硅、硅锗或碳化硅，用于为后续工艺提供工作平台。
所述栅极结构201包括：位于所述半导体衬底200表面的栅介质层210，位于所述栅介质层210表面的栅电极层211，以及紧邻所述栅介质层210和栅电极层211两侧的侧墙212。
需要说明的是，所述栅电极层211表面还具有硬掩膜层(未示出)，所述硬掩膜层用于在后续形成西格玛形的开口的工艺中保护栅电极层211表面。由于后续形成西格玛形开口的工艺有一次干法刻蚀和一次湿法刻蚀，容易对所述栅电极层211造成损伤，因此需要硬掩膜层的保护。所述硬掩膜层在后续工艺形成应力衬垫层之后被去除。
所述栅介质层210的材料为氧化硅、氮化硅、氮氧化硅或高K材料；所述高K材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；当所述栅介质层210的材料为氧化硅或氮化硅时，所述栅电极层211的材料为多晶硅；当所述栅介质层210的材料为高K材料时，所述栅电极层211的材料为金属。
请参考图7，以所述栅极结构201为掩膜，在紧邻所述栅极结构201两侧的半导体衬底200内形成开口202。
在本实施例中，所述开口202的形状为西格玛(∑，sigma)形，所述开口202的形成工艺为：以所述栅极结构201为掩膜，对紧邻所述栅极结构201两侧的半导体衬底200进行干法刻蚀形成开口(未示出)；对干法刻蚀后的开口进行湿法刻蚀，使所述开口202靠近沟道区的顶角向沟道区延伸，形成西格玛形的开口202。
所述西格玛形的开口202用于在后续工艺中形成应力衬垫层；由于所述西格玛形的开口202的顶角向沟道区延伸，因此沟道区的长度减小，使所形成的晶体管的沟道区的迁移率提高，晶体管的性能良好。
请参考图8，在所述开口202(请参考图7)的内侧表面形成种子层203，在所述种子层203表面形成应力衬垫层204，所述应力衬垫层204的表面与半导体衬底200表面齐平。
所述种子层203的厚度为1～20纳米，所述种子层203的形成工艺为沉积工艺，较佳的是低压化学气相沉积工艺；采用低压化学沉积工艺，种子层203的沉积速度快，而且成膜均匀。
所述种子层203用于键合应力衬垫层204和半导体衬底200；当所述种子层204的材料为锗时，所述应力衬垫层204的材料为锗锡。
需要说明的是，所述应力衬垫层204可以为外层和内层重叠结构，当所述种子层204的材料为锗时，所述应力衬垫层的外层为锗锡，内层为锡；当所述种子层203的材料为硅锗时，所述应力衬垫层204的外层为锗，内层为锗锡重叠构成。
由于所述应力衬垫层204的晶格常数较大，因此应力衬垫层204与半导体衬底200之间具有晶格常数差异，晶格之间不匹配，若直接使应力衬垫层204与半导体衬底200相接触，容易使所形成的晶体管产生漏电流，性能下降；所述种子层203能作为应力衬垫层204到半导体衬底200之间的过渡，使应力衬垫层204与半导体衬底200键合得更好，减少漏电流，从而使晶体管的性能提高。
需要说明的是，当所述种子层204的材料为锗，所述应力衬垫层204的材料为锗锡时，锡在锗锡中的摩尔浓度为1％～10％，则锗锡的晶格常数与锗的晶格常数之间差距在能够键合的范围内，因此应力衬垫层204能够通过种子层203与半导体衬底200键合，不易产生漏电流。
所述应力衬垫层204的形成工艺为分子束外延生长工艺，所述分子束外延生长工艺的温度为150～300℃；所述分子束外延生长工艺使形成的应力衬垫层204的晶格较好，且晶体内的杂质较少。
所述应力衬垫层204的晶格常数较大，能够使应力衬垫层204施加于沟道区的应力更大，从而使所形成的晶体管内载流子的迁移率提高；由于所述应力衬垫层204材料的晶格常数远大于作为半导体衬底200材料的晶格常数，因此由晶格间的失配所产生的应力更大，使所形成的晶体管的载流子迁移率提高，晶体管的性能更好。
需要说明的是，在本实施例中，所述晶体管的形成方法用于形成PMOS晶体管。由于PMOS晶体管的载流子为空穴，NMOS晶体管的载流子为电子，而空穴的迁移比电子慢，因此需要增强PMOS晶体管的载流子迁移率。在本实施例中，为了形成PMOS晶体管，在形成应力衬垫层204之后，对所述半导体衬底200和应力衬垫层204进行n阱掺杂，然后对所述应力衬垫层204进行p型离子注入，形成源/漏区；所述离子注入的离子包括：硼离子和铟离子。
以第一实施例所述晶体管的形成方法所形成的晶体管，请参考图8，包括：
半导体衬底200；位于所述半导体衬底200表面的栅极结构201；位于紧邻所述栅极结构201两侧的半导体衬底200内的应力衬垫层204；所述应力衬垫层204与半导体衬底200相接触的表面具有种子层203。
所述半导体衬底200的材料为硅、锗硅或碳化硅；所述半导体衬底200用于作为后续工艺的工作平台。
所述栅极结构201包括：位于所述半导体衬底200表面的栅介质层210，位于所述栅介质层210表面的栅电极层211，以及紧邻所述栅介质层210和栅电极层211两侧的侧墙212。
所述种子层203的厚度为1～20纳米，用于键合应力衬垫层204和半导体衬底200，减少所形成的晶体管的漏电流，提高晶体管的性能。
所述应力衬垫层204为西格玛形；当所述种子层203的材料为锗时，所述应力衬垫层204的材料为锗锡。
需要说明的是，所述应力衬垫层204可以为外层和内层重叠结构，当所述种子层204的材料为锗时，所述应力衬垫层的外层为锗锡，内层为锡；当所述种子层203的材料为硅锗时，所述应力衬垫层204的外层为锗，内层为锗锡重叠构成。
当采用种子层203时，所述应力衬垫层204材料的晶格常数更大，因此应力衬垫层204施加于沟道区的应力更大，从而使所形成的晶体管内载流子的迁移率提高。
需要说明的是，当所述种子层203的材料为锗，且所述应力衬垫层204的材料为锗锡时，锡在锗锡中的摩尔浓度为1％～10％，则应力衬垫层204容易通过种子层203与半导体衬底200键合，使所形成的晶体管不易产生漏电流。
本实施例的晶体管中，所述应力衬垫层204与半导体衬底200相接触的表面具有种子层203，所述种子层203用于使半导体衬底200与锗锡材料的应力衬垫层204更好地键合，从而减少漏电流的产生，使晶体管的性能更优良；所述应力衬垫层204所采用的材料晶格常数更高，则应力衬垫层204施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高。
本发明的发明人提供了另一种晶体管的形成方法，请参考图9，为本发明实施例的晶体管的形成方法的流程示意图，包括：
步骤S201，提供半导体衬底；
步骤S202，在所述半导体衬底表面形成沟道层；
步骤S203，在所述沟道层表面形成栅极结构；
步骤S204，以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的沟道层内形成开口；
步骤S205，在所述开口内侧表面形成种子层，在所述种子层表面形成应力衬垫层。
本实施例的晶体管的形成方法中，在所述半导体衬底表面形成沟道层，而应力衬垫层形成于沟道层内；当所述沟道层采用晶格常数较高的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，晶体管的载流子的迁移率提高，晶体管的性能提高；另一方面，在所述应力衬垫层与沟道层相接触的表面形成种子层，能够更好地键合沟道层与应力衬垫层，减少漏电流的产生；且当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，使所形成的晶体管的性能提高。
基于所述晶体管的形成方法所形成的晶体管，包括：
半导体衬底；
位于所述半导体衬底表面的沟道层；
位于所述沟道层表面的栅极结构；
位于紧邻所述栅极结构两侧的沟道层内的应力衬垫层，所述应力衬垫层与半导体衬底相接触的表面具有种子层。
本实施例的晶体管，引入位于半导体衬底表面的沟道层，而所述应力衬垫层位于沟道层内；所述沟道层能够提高晶体管内的载流子的迁移率；当所述沟道层材料采用具有较高的晶格常数的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，从而提高了晶体管的载流子的迁移率，使晶体管的性能提高；另一方面，所述应力衬垫层与沟道层相接触的表面具有种子层；所述种子层用于使沟道层与应力衬垫层更好地键合，减少漏电流的产生，使晶体管的性能更优良；而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高。
以下将结合具体实施例进行详细说明，图10至图12为本发明实施例的晶体管的形成方法的剖面结构示意图。
请参考图10，提供半导体衬底300，在所述半导体衬底300表面形成沟道层301。
所述半导体衬底200的材料为硅、硅锗或碳化硅，用于为后续工艺提供工作平台。
所述沟道层301的厚度为1～100纳米，所述沟道层301的材料为掺杂锡的硅锗；其中锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％；采用掺杂锡的硅锗作为沟道层301的材料能够提高沟道层的载流子迁移率；载流子迁移率提高是由于：所述掺杂锡的硅锗的晶格常数大于常见的半导体衬底300材料，例如硅、硅锗或碳化硅，因此以掺杂锡的硅锗作为沟道层301的材料时，沟道层301内的晶格间隙较大，允许通过数量更多的载流子；从而提高了所形成的晶体管的载流子迁移率，使晶体管的性能提高。
在一实施例中，所述沟道层301的形成方法为：在所述半导体衬底300表面形成硅锗层；在所述硅锗层内进行离子注入，且注入的离子为锡离子；对所述离子注入后的硅锗层进行热退火。
其中，所述硅锗层的形成方法为选择性外延生长工艺；所述离子注入工艺为：离子注入剂量为1E14～1E16，离子注入的能量为1KeV～100KeV；所述离子注入的工艺可以保证锡离子在成功注入进沟道层301的同时，不会击穿沟道层301，且使锡在掺杂锡的硅锗中的摩尔浓度在1％～10％的范围内；所述热退火工艺为峰值退火或激光脉冲退火，所述热退火的温度为950℃～1300℃，所述热退火的保护气体为氮气。
在另一实施例中，所述沟道层301的形成方法为选择性外延生长工艺；所述选择性外延生长工艺的参数为：温度为500～800℃，压强为1～100托，反应气体为SiH4或SiH2Cl2、GeH4、SnCl4、HCl和H2，SiH4或SiH2Cl2、GeH4、SnCl4、HCl的流量均为1～1000sccm，H2的流量为0.1～50slm。
需要说明的是，反应气体中的SnCl4在常温下为液体，且SnCl4的沸点为114℃，因此SnCl4在加入反应之前需要被单独加热至114℃以上，使其成为气体再加入反应。
采用选择性外延生长工艺形成沟道层301，比在硅锗层中离子注入锡离子形成沟道层301的工艺更简单，且所形成的掺杂锡的硅锗晶体的质量更好，沟道层301中的锡分布更均匀，且摩尔浓度更高，因此沟道层301的质量更好，更有利于提高所形成的晶体管的载流子迁移率。
请参考图11，在所述沟道层301表面形成栅极结构302；以所述栅极结构302为掩膜，在紧邻所述栅极结构302两侧的沟道层301内形成开口303。
所述栅极结构302包括：位于所述半导体衬底300表面的栅介质层310，位于所述栅介质层310表面的栅电极层311，以及紧邻所述栅介质层310和栅电极层311两侧的侧墙312。
需要说明的是，所述栅电极层311表面还具有硬掩膜层(未示出)，所述硬掩膜层用于在后续形成西格玛形的开口的工艺中保护栅电极层311表面。由于后续形成西格玛形开口的工艺有一次干法刻蚀和一次湿法刻蚀，容易对所述栅电极层311造成损伤，因此需要硬掩膜层的保护。所述硬掩膜层在后续工艺形成应力衬垫层之后被去除。
所述栅介质层310的材料为氧化硅、氮化硅、氮氧化硅或高K材料；所述高K材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；当所述栅介质层310的材料为氧化硅或氮化硅时，所述栅电极层311的材料为多晶硅；当所述栅介质层310的材料为高K材料时，所述栅电极层311的材料为金属。
所述开口303的形状为西格玛(∑，sigma)形，所述开口303的形成工艺为：以所述栅极结构301为掩膜，对紧邻所述栅极结构301两侧的半导体衬底300进行干法刻蚀形成开口(未示出)；对干法刻蚀后的开口进行湿法刻蚀，使所述开口303靠近沟道区的顶角向沟道区延伸，形成西格玛形的开口303。
所述西格玛形的开口303用于在后续工艺中形成应力衬垫层；由于所述西格玛形的开口303的顶角向沟道区延伸，因此沟道区的长度减小，使所形成的晶体管的沟道区的迁移率提高，晶体管的性能良好。
请参考图12，在所述开口303(请参考图11)内侧表面形成种子层305，在所述种子层305表面形成应力衬垫层304。
所述应力衬垫层304为西格玛形，所述西格玛形的靠近沟道区的顶角向沟道区延伸，因此沟道区的长度减小，所形成的晶体管的沟道区的迁移率提高。
在本实施例中，所述种子层305用于键合应力衬垫层304和半导体衬底300；当所述种子层305的材料为锗时，所述应力衬垫层304的材料为锗锡。
需要说明的是，所述应力衬垫层304可以为外层和内层重叠结构，当所述种子层304的材料为锗时，所述应力衬垫层的外层为锗锡，内层为锡；当所述种子层305的材料为硅锗时，所述应力衬垫层304的外层为锗，内层为锗锡重叠构成。
所述应力衬垫层304的形成工艺为：通过分子束外延生长工艺；所述分子束外延生长工艺的温度为150～300℃；所述分子束外延生长工艺使形成的应力衬垫层204的晶格较好，且晶体内的杂质较少。
所述应力衬垫层304的材料晶格常数较大，因此应力衬垫层304与半导体衬底300之间的晶格失配更严重，能够使应力衬垫层304施加于沟道区的应力更大，从而使所形成的晶体管内载流子的迁移率提高。
需要说明的是，当所述种子层305的材料为锗，所述应力衬垫层304的材料为锗锡时，所述锡在锗锡中的摩尔浓度为1％～10％，则锗锡的晶格常数与锗的晶格常数之间差距在能够键合的范围内，因此应力衬垫层304能够通过种子层305与半导体衬底300键合，不易产生漏电流。
所述种子层305用于键合应力衬垫层304和沟道层301；由于应力衬垫层304与沟道层301之间具有晶格常数差异，晶格之间不匹配，若直接使应力衬垫层304与沟道层301相接触，容易使所形成的晶体管产生漏电流，性能下降；当种子层305的晶格常数介于应力衬垫层304到沟道层301之间时，能作为应力衬垫层304到沟道层301之间的过渡，使应力衬垫层304与沟道层301键合得更好，从而使晶体管的性能提高。
所述种子层305的厚度为1～20纳米，所述种子层305的形成工艺为沉积工艺，较佳的是低压化学气相沉积工艺；采用低压化学沉积工艺，种子层305的沉积速度快，而且成膜均匀。
在另一实施例中，所述开口303内侧表面不形成种子层305，则应力衬垫层304的材料为硅锗、锗或锗锡；所述应力衬垫层304的形成方法为：在所述开口303内通过选择性外延生长工艺填充满硅锗，直至所述应力衬垫层304的表面与沟道层301的表面齐平。
需要说明的是，在本实施例中，所述晶体管的形成方法用于形成PMOS晶体管。由于PMOS晶体管的载流子为空穴，NMOS晶体管的载流子为电子，而空穴的迁移比电子慢，因此需要增强PMOS晶体管的载流子迁移率。在本实施例中，为了形成PMOS晶体管，在形成应力衬垫层304之后，对所述沟道层301、应力衬垫层304和半导体衬底300进行n阱掺杂，然后对所述应力衬垫层304进行p型离子注入，形成源/漏区；所述离子注入的离子包括：硼离子和铟离子。
以第二实施例所述晶体管的形成方法所形成的晶体管，请参考图12，包括：
半导体衬底300；位于所述半导体衬底300表面的沟道层301；位于所述沟道层301表面的栅极结构302；位于紧邻所述栅极结构302两侧的沟道层301内的应力衬垫层304。
所述半导体衬底300的材料为硅、锗硅或碳化硅；所述半导体衬底300用于作为后续工艺的工作平台。
所述栅极结构302包括：位于所述半导体衬底300表面的栅介质层310，位于所述栅介质层310表面的栅电极层311，以及紧邻所述栅介质层310和栅电极层311两侧的侧墙312。
所述沟道层301的厚度为1～100纳米，所述沟道层301的材料为掺杂锡的硅锗；其中锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％；采用掺杂锡的硅锗作为沟道层301的材料能够提高沟道层的载流子迁移率；载流子迁移率提高是由于：所述掺杂锡的硅锗的晶格常数大于常见的半导体衬底300材料，例如硅、硅锗或碳化硅，因此以掺杂锡的硅锗作为沟道层301的材料时，沟道层301内的晶格间隙较大，允许通过数量更多的载流子；从而提高了所形成的晶体管的载流子迁移率，使晶体管的性能提高。
所述应力衬垫层304为西格玛形，所述西格玛形的靠近沟道区的顶角向沟道区延伸，因此沟道区的长度减小，所形成的晶体管的沟道区的迁移率提高。
在一实施例中，所述应力衬垫层304与沟道层301相接触的表面具有种子层305；当所述种子层305的材料为锗时，所述应力衬垫层304的材料为锗锡。
需要说明的是，所述应力衬垫层304可以为外层和内层重叠结构，当所述种子层304的材料为锗时，所述应力衬垫层的外层为锗锡，内层为锡；当所述种子层305的材料为硅锗时，所述应力衬垫层304的外层为锗，内层为锗锡重叠构成。
需要说明的是，当所述种子层305的材料为锗，且所述应力衬垫层304的材料为锗锡时，所述锡在锗锡中的摩尔浓度为1％～10％。
所述应力衬垫层304具有较大的晶格常数，能够使应力衬垫层304施加于沟道区的应力更大，从而使所形成的晶体管内载流子的迁移率提高，晶体管的性能更好；进一步的，当所述种子层305的材料为锗，且所述应力衬垫层304的材料为锗锡时，所述锡在锗锡中的摩尔浓度为1％～10％，则锗锡的晶格常数与锗的晶格常数之间差距在能够键合的范围内，因此应力衬垫层304能够通过种子层305与半导体衬底300键合，不易产生漏电流。
所述种子层305的厚度为1～20内米，所述种子层305用于键合应力衬垫层304和沟道层301；由于应力衬垫层304与沟道层301的材料晶格差异较大，容易造成漏电流，因此需要种子层305作为应力衬垫层304到沟道层301之间的过渡，使应力衬垫层304与沟道层301键合得更好，从而使晶体管的性能提高。
在另一实施例中，应力衬垫层304的材料为硅锗、锗或锗锡，且应力衬垫层304的表面与沟道层301的表面齐平。
本实施例的晶体管中，在半导体衬底300表面形成有沟道层301，所述应力衬垫层304位于沟道层301内；所述沟道层301能够提高晶体管内的载流子的迁移率；所述沟道层301材料采用具有较高的晶格常数的材料时，沟道层301内的晶格间隙较大，允许通过数量更多的载流子，从而增强了载流子的迁移率，使晶体管的性能提高。
进一步的，当所述沟道层301的材料为掺杂锡的硅锗时，能够提高沟道层301的载流子迁移率；所述掺杂锡的硅锗的晶格常数大于常见的半导体衬底300材料，因此以掺杂锡的硅锗作为沟道301时，沟道层301内的晶格间隙较大，允许通过数量更多的载流子，从而提高了所形成的晶体管的载流子迁移率，晶体管的性能提高。
进一步的，所述应力衬垫层304与半导体衬底300相接触的表面具有种子层305；所述种子层305用于使半导体衬底300与锗锡材料的应力衬垫层304更好地键合，减少漏电流的产生，使晶体管的性能更优良；而采用种子层时，应力衬垫层304能够采用具有更高晶格常数的材料，从而使施加与沟道层301的应力更大，提高晶体管的载流子迁移率。
综上所述，本发明实施例的一种晶体管中，所述应力衬垫层与半导体衬底相接触的表面具有种子层；所述种子层用于使半导体衬底与应力衬垫层更好地键合，以达到减少漏电流的目的，使晶体管的性能更优良；而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高；其中，沟道区的应力增大的原因是：当应力衬垫层材料的晶格常数较大时，应力衬垫层与半导体衬底之间的晶格失配更严重，从而应力衬垫层施加于沟道区的应力更大，使载流子的迁移率提高。
本发明实施例的一种晶体管的形成方法中，在所述应力衬垫层与半导体衬底相接触的表面形成种子层，能够使半导体衬底与应力衬垫层更好地键合，从而减少漏电流，提高晶体管的性能；且形成种子层后，应力衬垫层能够采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高。
本发明实施例的另一种晶体管中，引入位于半导体衬底表面的沟道层，而所述应力衬垫层位于沟道层内；所述沟道层能够提高晶体管内的载流子的迁移率；当所述沟道层材料采用具有较高的晶格常数的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，从而提高了晶体管的载流子的迁移率，使晶体管的性能提高；另一方面，所述应力衬垫层与沟道层相接触的表面具有种子层；所述种子层用于使沟道层与应力衬垫层更好地键合，减少漏电流的产生，使晶体管的性能更优良；而且，当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，晶体管的性能提高。
进一步的，所述沟道层的材料为掺杂锡的硅锗时，能够提高沟道层的载流子迁移率；所述掺杂锡的硅锗的晶格常数大于常见的半导体衬底材料，例如硅、硅锗或碳化硅；因此以掺杂锡的硅锗作为沟道层时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，从而提高了所形成的晶体管的载流子迁移率，晶体管的性能提高。
本发明实施例的另一种晶体管的形成方法中，在所述半导体衬底表面形成沟道层，而应力衬垫层形成于沟道层内；当所述沟道层采用晶格常数较高的材料时，沟道层内的晶格间隙较大，允许通过数量更多的载流子，晶体管的载流子的迁移率提高，晶体管的性能提高；另一方面，在所述应力衬垫层与沟道层相接触的表面形成种子层，能够更好地键合沟道层与应力衬垫层，减少漏电流的产生；且当采用种子层时，应力衬垫层可以采用晶格常数更高的材料，使应力衬垫层施加于沟道区的应力增大，从而使晶体管的载流子迁移率提高，使所形成的晶体管的性能提高。
虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (27)
1.一种晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于紧邻所述栅极结构两侧的半导体衬底内的应力衬垫层，所述应力衬垫层为外层和内层重叠结构；
所述应力衬垫层与半导体衬底相接触的表面均具有种子层；
所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡；
或者，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
2.如权利要求1所述晶体管，其特征在于，所述应力衬垫层为西格玛形。
3.如权利要求1所述晶体管，其特征在于，所述种子层的厚度为1～20纳米。
4.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成栅极结构；
以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的半导体衬底内形成开口；
在所述开口的内侧表面均形成种子层，在所述种子层表面形成应力衬垫层，所述应力衬垫层的表面与半导体衬底表面齐平，所述应力衬垫层为外层和内层重叠结构；
所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡；
或者，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
5.如权利要求4所述晶体管的形成方法，其特征在于，所述应力衬垫层为西格玛形。
6.如权利要求4所述晶体管的形成方法，其特征在于，所述应力衬垫层的形成方法为分子束外延工艺。
7.如权利要求4所述晶体管的形成方法，其特征在于，所述种子层的形成方法为低压化学气相沉积工艺。
8.如权利要求4所述晶体管的形成方法，其特征在于，所述种子层的厚度为1～20纳米。
9.一种晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的沟道层；
位于所述沟道层表面的栅极结构；
位于紧邻所述栅极结构两侧的沟道层内的应力衬垫层，所述应力衬垫层与半导体衬底相接触的表面均具有种子层，所述应力衬垫层为外层和内层重叠结构；
所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡；
或者，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
10.如权利要求9所述晶体管，其特征在于，所述沟道层的材料为掺杂锡的硅锗。
11.如权利要求10所述晶体管，其特征在于，所述沟道层中，锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％。
12.如权利要求9所述晶体管，其特征在于，所述沟道层的厚度为1～100纳米。
13.如权利要求9所述晶体管，其特征在于，所述应力衬垫层为西格玛形。
14.如权利要求9所述晶体管，其特征在于，所述种子层的厚度为1～20纳米。
15.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成沟道层；
在所述沟道层表面形成栅极结构；
以所述栅极结构为掩膜，在紧邻所述栅极结构两侧的沟道层内形成开口；
在所述开口内侧表面均形成种子层，在所述种子层表面形成应力衬垫层，所述应力衬垫层为外层和内层重叠结构；
所述种子层的材料为锗，所述应力衬垫层的外层为锗锡，内层为锡；
或者，所述种子层的材料为硅锗，所述应力衬垫层的外层为锗，内层为锗锡。
16.如权利要求15所述晶体管的形成方法，其特征在于，所述沟道层的材料为掺杂锡的硅锗。
17.如权利要求16所述晶体管的形成方法，其特征在于，所述沟道层中，锡在掺杂锡的硅锗中的摩尔浓度为1％～10％，锗在掺杂锡的硅锗中的摩尔浓度为10％～30％。
18.如权利要求16所述晶体管的形成方法，其特征在于，所述沟道层的形成方法为：在所述半导体衬底表面形成硅锗层；在所述硅锗层内进行离子注入，且注入的离子为锡离子；对所述离子注入后的硅锗层进行热退火。
19.如权利要求18所述晶体管的形成方法，其特征在于，所述离子注入工艺参数为：离子注入剂量为1E14～1E16，离子注入的能量为1KeV～100KeV。
20.如权利要求18所述晶体管的形成方法，其特征在于，所述热退火工艺为峰值退火或激光脉冲退火，所述热退火的温度为950℃～1300℃，所述热退火的保护气体为氮气。
21.如权利要求18所述晶体管的形成方法，其特征在于，所述硅锗层的形成方法为选择性外延生长工艺。
22.如权利要求16所述晶体管的形成方法，其特征在于，所述沟道层的形成方法为选择性外延生长工艺。
23.如权利要求22所述晶体管的形成方法，其特征在于，所述选择性外延生长工艺参数为：温度为500～800℃，压强为1～100托，反应气体为SiH4或SiH2Cl2、GeH4、SnCl4、HCl和H2，所述SiH4或SiH2Cl2、GeH4、SnCl4、HCl的流量均为1～1000sccm，H2的流量为0.1～50slm。
24.如权利要求15所述晶体管的形成方法，其特征在于，所述沟道层的厚度为1～100纳米。
25.如权利要求15所述晶体管的形成方法，其特征在于，所述应力衬垫层为西格玛形。
26.如权利要求15所述晶体管的形成方法，其特征在于，所述种子层的厚度为1～20纳米。
27.如权利要求15所述晶体管的形成方法，其特征在于，所述应力衬垫层的形成方法为分子束外延工艺，所述种子层的形成方法为低压化学气相沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210088200.8A CN103367430B (zh) | 2012-03-29 | 2012-03-29 | 晶体管以及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210088200.8A CN103367430B (zh) | 2012-03-29 | 2012-03-29 | 晶体管以及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367430A CN103367430A (zh) | 2013-10-23 |
| CN103367430B true CN103367430B (zh) | 2016-11-02 |
Family
ID=49368401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210088200.8A Active CN103367430B (zh) | 2012-03-29 | 2012-03-29 | 晶体管以及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367430B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594495A (zh) * | 2012-08-16 | 2014-02-19 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9876110B2 (en) * | 2014-01-31 | 2018-01-23 | Stmicroelectronics, Inc. | High dose implantation for ultrathin semiconductor-on-insulator substrates |
| CN104008977A (zh) * | 2014-06-12 | 2014-08-27 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
| CN105448727B (zh) * | 2014-08-28 | 2019-07-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105513983B (zh) * | 2014-09-26 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 晶圆键合的方法以及晶圆键合结构 |
| CN109585546A (zh) * | 2017-09-29 | 2019-04-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN114267724B (zh) * | 2022-03-01 | 2022-05-31 | 北京芯可鉴科技有限公司 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1905211A (zh) * | 2005-07-26 | 2007-01-31 | 东部电子株式会社 | 应变沟道晶体管及其制造方法 |
| CN1989602A (zh) * | 2004-08-24 | 2007-06-27 | 飞思卡尔半导体公司 | 用于在半导体器件中增强迁移率的方法和装置 |
| CN102034866A (zh) * | 2009-09-24 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN102956445A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅外延层生长方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544997B2 (en) * | 2007-02-16 | 2009-06-09 | Freescale Semiconductor, Inc. | Multi-layer source/drain stressor |
| KR101369907B1 (ko) * | 2007-10-31 | 2014-03-04 | 주성엔지니어링(주) | 트랜지스터 및 그 제조 방법 |
-
2012
- 2012-03-29 CN CN201210088200.8A patent/CN103367430B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1989602A (zh) * | 2004-08-24 | 2007-06-27 | 飞思卡尔半导体公司 | 用于在半导体器件中增强迁移率的方法和装置 |
| CN1905211A (zh) * | 2005-07-26 | 2007-01-31 | 东部电子株式会社 | 应变沟道晶体管及其制造方法 |
| CN102034866A (zh) * | 2009-09-24 | 2011-04-27 | 台湾积体电路制造股份有限公司 | 集成电路结构 |
| CN102956445A (zh) * | 2011-08-24 | 2013-03-06 | 中芯国际集成电路制造(上海)有限公司 | 一种锗硅外延层生长方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103367430A (zh) | 2013-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367430B (zh) | 晶体管以及形成方法 | |
| US10170622B2 (en) | Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same | |
| US7494884B2 (en) | SiGe selective growth without a hard mask | |
| US20210028289A1 (en) | Trench split-gate device and method for manufacturing the same | |
| CN101834206B (zh) | 半导体器件结构及其形成方法 | |
| US8163660B2 (en) | SONOS type stacks for nonvolatile change trap memory devices and methods to form the same | |
| US9741803B2 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| US10727341B2 (en) | High pressure low thermal budge high-k post annealing process | |
| KR20060130166A (ko) | 로컬 ｓｏｉ를 구비한 반도체 디바이스를 형성하는 방법 | |
| JP2007513523A5 (zh) | ||
| KR20050031455A (ko) | 나노결정 형성 방법 | |
| CN103928344A (zh) | 一种基于N型纳米薄层来提高N型DiMOSFET沟道迁移率方法 | |
| CN102956445A (zh) | 一种锗硅外延层生长方法 | |
| US20190319104A1 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| US20160043164A1 (en) | Capacitor and Method of Forming a Capacitor | |
| CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
| CN105140127B (zh) | 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法 | |
| US20070066023A1 (en) | Method to form a device on a soi substrate | |
| JP2005236160A (ja) | 半導体装置およびその製造方法 | |
| US7799648B2 (en) | Method of forming a MOSFET on a strained silicon layer | |
| CN102569082A (zh) | 用于制作嵌入式锗硅应变pmos器件结构的方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| KR20150066512A (ko) | 다층 전하-트랩핑 구역에 중수소화 층을 갖는 비휘발성 전하 트랩 메모리 디바이스 | |
| CN108074870A (zh) | 晶体管及其形成方法 | |
| US9287363B2 (en) | Semiconductor device, method of manufacturing the same and power semiconductor device including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |