CN114267724B - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents
横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDFInfo
- Publication number
- CN114267724B CN114267724B CN202210192181.7A CN202210192181A CN114267724B CN 114267724 B CN114267724 B CN 114267724B CN 202210192181 A CN202210192181 A CN 202210192181A CN 114267724 B CN114267724 B CN 114267724B
- Authority
- CN
- China
- Prior art keywords
- region
- type drift
- type
- drift region
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路,该晶体管包括:衬底,形成有高压N型阱;紧邻设置的第一N型漂移区、P型体区和第二N型漂移区,形成于高压N型阱;第一张应变区,形成于第一N型漂移区;第二张应变区,形成于第二N型漂移区;第一漏极,形成于第一张应变区;第二漏极,形成于第二张应变区;第一源极和第二源极,形成于P型体区;衬底极,形成于第一源极与第二源极之间;第一栅极,形成于第一N型漂移区和P型体区的上表面;第二栅极,形成于P型体区和第二N型漂移区的上表面,第二栅极与第一栅极之间形成有间隔。通过本发明提供的晶体管能够提高沟道内载流子的迁移率,提升晶体管的驱动能力和速度。
Description
技术领域
本发明涉及半导体技术领域,具体地,涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管(Lateral Double-Diffused MOSFET,LDMOS)作为一种横向功率器件,其电极均位于器件表面,易于通过内部连接实现与低压信号电路以及其它器件的单片集成,同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点,如今已被广泛应用于功率集成电路中,尤其是低功耗和高频电路。
现有技术中,横向双扩散场效应晶体管在沟道区常用硅作为衬底,硅衬底内载流子迁移率低,影响横向双扩散场效应晶体管的驱动能力和速度。
发明内容
针对现有技术中横向双扩散场效应晶体管的驱动能力和速度差的技术问题,本发明提供了一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路,采用该方法制备出的横向双扩散场效应晶体管能够提高载流子在沟道内的迁移率,提高晶体管的驱动能力和速度。
为实现上述目的,本发明一方面提供一种横向双扩散场效应晶体管,所述横向双扩散场效应晶体管包括:衬底,形成有高压N型阱;紧邻设置的第一N型漂移区、P型体区和第二N型漂移区,形成于所述高压N型阱;第一张应变区,形成于所述第一N型漂移区;第二张应变区,形成于所述第二N型漂移区;第一漏极,形成于所述第一张应变区;第二漏极,形成于所述第二张应变区;第一源极和第二源极,形成于所述P型体区;衬底极,形成于所述第一源极与所述第二源极之间;第一栅极,形成于所述第一N型漂移区和所述P型体区的上表面;第二栅极,形成于所述P型体区和所述第二N型漂移区的上表面,所述第二栅极与所述第一栅极之间形成有间隔。
进一步地,所述第一张应变区和所述第二张应变区为六边形结构。
进一步地,所述第一张应变区和所述第二张应变区包括碳化硅。
进一步地,所述第一张应变区和所述第二张应变区包括N型碳化硅。
进一步地,所述横向双扩散场效应晶体管还包括:形成于所述第一N型漂移区远离所述P型体区的一侧的浅槽隔离,以及形成于所述第二N型漂移区远离所述P型体区的一侧的浅槽隔离。
进一步地,所述横向双扩散场效应晶体管还包括:第一场板,形成于所述第一N型漂移区表面并被部分第一栅极的多晶硅覆盖;第二场板,形成于所述第二N型漂移区表面并被部分第二栅极的多晶硅覆盖。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法,包括以下步骤:提供一衬底,并在衬底形成高压N型阱;在所述高压N型阱内形成第一N型漂移区和第二N型漂移区;在所述第一N型漂移区内形成第一张应变区,在所述第二N型漂移区内形成第二张应变区;在所述第一N型漂移区与所述第二N型漂移区之间形成P型体区,所述P型体区与所述第一N型漂移区和所述第二N型漂移区紧邻设置;在所述第一N型漂移区和所述P型体区的上表面形成第一栅极,在所述P型体区和所述第二N型漂移区的上表面形成第二栅极,所述第二栅极与所述第一栅极之间形成有间隔;在所述第一张应变区内形成第一漏极,在所述第二张应变区内形成第二漏极,在所述P型体区内形成第一源极和第二源极,在所述第一源极与所述第二源极之间形成衬底极,以形成横向双扩散场效应晶体管;在所述横向双扩散场效应晶体管表面形成氮化硅应力层,提高沟道内的张应力;去除所述氮化硅应力层。
进一步地,所述第一张应变区和所述第二张应变区为六边形结构。
进一步地,所述在所述第一N型漂移区内形成第一张应变区,在所述第二N型漂移区内形成第二张应变区,包括:通过光刻在所述第一N型漂移区和所述第二N型漂移区刻蚀第一区域和第二区域;通过外延在所述第一区域和所述第二区域嵌入碳化硅,形成所述第一张应变区和所述第二张应变区。
进一步地,所述通过光刻在所述第一N型漂移区和所述第二N型漂移区刻蚀第一区域和第二区域,包括:依次对所述第一N型漂移区和所述第二N型漂移区进行干法刻蚀和湿法刻蚀,以定义所述第一区域和所述第二区域。
进一步地,所述通过外延在所述第一区域和所述第二区域内嵌入碳化硅,形成所述第一张应变区和所述第二张应变区,包括:通过选择性外延在所述第一区域和所述第二区域内嵌入碳化硅,形成所述第一张应变区和所述第二张应变区。
进一步地,所述方法还包括:通过选择性外延在所述第一区域和所述第二区域内嵌入碳化硅的同时进行N型掺杂,形成所述第一张应变区和所述第二张应变区。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案,本发明至少具有如下技术效果:
本发明的横向双扩散场效应晶体管包括:衬底,形成有高压N型阱;紧邻设置的第一N型漂移区、P型体区和第二N型漂移区,形成于高压N型阱;第一张应变区,形成于第一N型漂移区;第二张应变区,形成于第二N型漂移区;第一漏极,形成于第一张应变区;第二漏极,形成于第二张应变区;第一源极和第二源极,形成于P型体区;衬底极,形成于第一源极与第二源极之间;第一栅极,形成于第一N型漂移区和P型体区的上表面;第二栅极,形成于P型体区和第二N型漂移区的上表面,第二栅极与第一栅极之间形成有间隔。本发明的通过在漂移区内嵌入应变材料形成第一张应变区和第二张应变区,应变材料和硅的原子晶格常数的不同,在沟道区形成张应力,硅原子受到的应力使得价带态密度减小,相当于减小载流子的有效质量,同时减弱带间散射,从而提高沟道内载流子迁移率,提高晶体管的速度。P型体区与第一N型漂移区和第二N型漂移区紧邻设置,能够在保证击穿电压的同时降低导通电阻。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一N型漂移区与第二N型漂移区剖面图;
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成第一区域和第二区域的剖面图;
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一张应变区与第二张应变区的剖面图;
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的P型体区的剖面图;
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中在横向双扩散场效应晶体管表面形成氮化硅应力层的剖面图;
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的剖面图;
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-衬底;2-高压N型阱;3-SiO2;4-光刻胶;5-第一N型漂移区;6-第二N型漂移区;7-第一张应变区;8-第二张应变区;9-P型体区;10-第一漏极;11-第二漏极;12-第一源极;13-第二源极;14-衬底极;15-第一栅极;16-第二栅极;17-浅槽隔离;18-第一场板;19-第二场板;20-氮化硅应力层。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
在本发明中,在未作相反说明的情况下,使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图6,本发明实施例提供一种横向双扩散场效应晶体管,该横向双扩散场效应晶体管包括:衬底1,形成有高压N型阱2;紧邻设置的第一N型漂移区5、P型体区9和第二N型漂移区6,形成于所述高压N型阱2;第一张应变区7,形成于所述第一N型漂移区5;第二张应变区8,形成于所述第二N型漂移区6;第一漏极10,形成于所述第一张应变区7;第二漏极11,形成于所述第二张应变区8;第一源极12和第二源极13,形成于所述P型体区9;衬底极14,形成于所述第一源极12与所述第二源极13之间;第一栅极15,形成于所述第一N型漂移区5和所述P型体区9的上表面;第二栅极16,形成于所述P型体区9和所述第二N型漂移区6的上表面,所述第二栅极16与所述第一栅极15之间形成有间隔。
具体地,本发明实施方式中,横向双扩散场效应晶体管包括衬底1,衬底1为硅衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底其中的一种。在本实施例中,衬底1为P型硅衬底。本领域的技术人员可以根据待形成的半导体器件性能选择衬底1的类型,因此衬底的类型不应过分限制本发明的保护范围。
衬底1内形成有高压N型阱2,高压N型阱2内形成有第一N型漂移区5、P型体区9和第二N型漂移区6,第一N型漂移区5、P型体区9和第二N型漂移区6紧邻设置,能够在保证击穿电压的同时降低导通电阻。通过嵌入应变材料在第一N型漂移区5内形成第一张应变区7,第二N型漂移区6内形成第二张应变区8,应变材料和硅的原子晶格常数的不同,使得沟道的晶格变大,在沟道区形成<100>方向的单柱张应力,沿沟道方向的单柱张应力会减少沟道方向的电子电导有效质量和散射概率,从而提高载流子迁移率,提高晶体管的速度。
第一张应变区7内形成有第一漏极10,第二张应变区8内形成有第二漏极11,P型体区9内形成有第一源极12和第二源极13,在第一源极12和第二源极13之间形成有衬底极14,衬底极14为P型重掺杂,作为接地端。第一栅极15形成于第一N型漂移区5和P型体区9的上表面,第二栅极16,形成于P型体区9和第二N型漂移区6的上表面,第二栅极16与第一栅极15之间形成有间隔。
通过本发明实施方式的横向双扩散场效应晶体管,在漂移区内嵌入应变材料形成张应变区,利用应变材料和硅的原子晶格常数的不同,在沟道区形成张应力,硅原子受到的应力使得价带态密度减小,相当于减小载流子的有效质量,同时减弱带间散射,从而提高载流子迁移率,提升晶体管的速度和驱动能力。
进一步地,所述第一张应变区7和所述第二张应变区8为六边形结构。
具体地,本发明实施方式中,第一张应变区7和第二张应变区8为六边形结构,该结构有利于SiC嵌入Si里面,形成SiC和Si的良好接触,形成晶体,有利于对沟道区施加张应力,从而有效提高沟道内载流子的迁移率。
进一步地,所述第一张应变区7和所述第二张应变区8包括碳化硅。
具体地,本发明实施方式中,第一张应变区7和第二张应变区8内嵌入的材料为SiC,Si的晶格常数是5.43A,C的晶格常数是3.57A,SiC会对横向沟道制造在<100>方向的单柱张应力,从而使沟道的晶格变大,减少沟道方向的电子电导有效质量和散射概率,从而提高电子迁移率,提升NLDMOS的速度和驱动能力。
进一步地,所述第一张应变区7和所述第二张应变区8包括N型碳化硅。
具体地,本发明实施方式中,第一张应变区7和第二张应变区8内嵌入的材料为N型SiC,通过N型掺杂能够降低沟道内的导通电阻。
进一步地,所述横向双扩散场效应晶体管还包括:形成于所述第一N型漂移区5远离所述P型体区9的一侧的浅槽隔离17,以及形成于所述第二N型漂移区6远离所述P型体区9的一侧的浅槽隔离17。该浅槽隔离17用于进行隔离。
进一步地,所述横向双扩散场效应晶体管还包括:第一场板18,形成于所述第一N型漂移区5表面并被部分第一栅极15的多晶硅覆盖;第二场板19,形成于所述第二N型漂移区6表面并被部分第二栅极16的多晶硅覆盖。第一场板18和第二场板19能够提高横向双扩散场效应晶体管的击穿电压。
请参考图1-7,本发明二方面提供一种横向双扩散场效应晶体管制作方法包括以下步骤:S101:提供一衬底,并在衬底形成高压N型阱;S102:在所述高压N型阱内形成第一N型漂移区和第二N型漂移区;S103:在所述第一N型漂移区内形成第一张应变区,在所述第二N型漂移区内形成第二张应变区;S104:在所述第一N型漂移区与所述第二N型漂移区之间形成P型体区,所述P型体区与所述第一N型漂移区和所述第二N型漂移区紧邻设置;S105:在所述第一N型漂移区和所述P型体区的上表面形成第一栅极,在所述P型体区和所述第二N型漂移区的上表面形成第二栅极,所述第二栅极与所述第一栅极之间形成有间隔;S106:在所述第一张应变区内形成第一漏极,在所述第二张应变区内形成第二漏极,在所述P型体区内形成第一源极和第二源极,在所述第一源极与所述第二源极之间形成衬底极,以形成横向双扩散场效应晶体管;S107:在所述横向双扩散场效应晶体管表面形成氮化硅应力层,提高沟道内的张应力;S108:去除所述氮化硅应力层。
下面将结合附图详细说明本发明提供的微图案刻蚀方法。
首先执行步骤S101,提供一衬底1,并在衬底1形成高压N型阱2。
具体地,先在P型硅衬底1上氧化一层薄的SiO2,对衬底1进行保护,然后在衬底1表面形成光刻胶,并对光刻胶进行刻蚀形成高压N型阱2的第一窗口,然后进行N型离子注入形成高压N型阱2。
接着执行步骤S102:在高压N型阱2内形成第一N型漂移区5和第二N型漂移区6。
具体地,去除衬底表面的光刻胶,再次氧化形成比较厚的SiO2,刻蚀SiO2,形成第二窗口,通过第二窗口进行N型离子注入在高压N型阱2内形成第一N型漂移区5和第二N型漂移区6,如图1所示。
接着执行步骤S103:在第一N型漂移区5内形成第一张应变区7,在第二N型漂移区6内形成第二张应变区8。
进一步地,在第一N型漂移区5内形成第一张应变区7,在第二N型漂移区6内形成第二张应变区8,包括:通过光刻在第一N型漂移区5和第二N型漂移区6刻蚀第一区域和第二区域;通过外延在第一区域和第二区域嵌入SiC,形成第一张应变区7和第二张应变区8。
进一步地,第一张应变区7和第二张应变区8为六边形结构。
进一步地,通过光刻在第一N型漂移区5和第二N型漂移区6刻蚀第一区域和第二区域,包括:先对第一N型漂移区5和第二N型漂移区6进行干法刻蚀,利用干法刻蚀的各向异性垂直向下刻蚀,再对第一N型漂移区5和第二N型漂移区6进行湿法刻蚀,利用湿法刻蚀的各向同性均匀向四周刻蚀,从而形成六边形的第一区域和第二区域,如图2所示。
进一步地,通过外延在第一区域和第二区域内嵌入SiC,形成第一张应变区7和第二张应变区8,包括:通过选择性外延在第一区域和第二区域内嵌入SiC,形成第一张应变区7和第二张应变区8。
进一步地,方法还包括:通过选择性外延在第一区域和第二区域内嵌入SiC的同时进行N型掺杂,通过化学机械研磨去除表面多余的N型SiC,湿法去除表面的SiO2,形成第一张应变区7和第二张应变区8,如图3所示。
接着执行步骤S104:在第一N型漂移区5与第二N型漂移区6之间形成P型体区9,P型体区9与第一N型漂移区5和第二N型漂移区6紧邻设置。
具体地,在表面形成光刻胶,光刻形成第三窗口,通过第三窗口进行P型离子注入,形成P型体区9。
接着执行步骤S105:在第一N型漂移区5和P型体区9的上表面形成第一栅极,在P型体区9和第二N型漂移区6的上表面形成第二栅极,第二栅极与第一栅极之间形成有间隔。
具体地,本发明实施方式中,在第一N型漂移区5远离P型体区9的一侧形成浅槽隔离17,以及在第二N型漂移区6远离P型体区9的一侧形成浅槽隔离17。在第一N型漂移区5表面形成第一场板18,在第二N型漂移区6表面形成第二场板19,用于提高击穿电压,降低导通电阻。在第一N型漂移区5和P型体区9的上表面形成第一栅极15,在P型体区9和第二N型漂移区6的上表面形成第二栅极19。
接着执行步骤S106:进行N+离子注入,在第一张应变区7内形成第一漏极10,在第二张应变区8内形成第二漏极11,在P型体区9内形成第一源极12和第二源极13,在相邻两个浅槽隔离17之间形成N+保护环,该保护环接高电平,对横向双扩散场效应晶体管进行电压保护。进行P+离子注入,在第一源极12与第二源极13之间形成衬底极14,衬底极14为P型重掺杂,在高压N型阱2两侧形成P+保护环,该保护环接低电平并与衬底相连,对横向双扩散场效应晶体管进行电压保护。
接着执行步骤S107:在横向双扩散场效应晶体管表面形成氮化硅应力层20,提高沟道内的张应力。
最后执行步骤S108:去除氮化硅应力层20。
具体地,通过物理化学气相沉积在横向双扩散场效应晶体管表面形成氮化硅(Si3N4)应力层20,利用氮化硅与硅原子的晶格常数不同,向晶体管沟道施加更大的拉伸力,进一步加深沟道内的张应力,从而提高载流子的迁移率。利用应力记忆技术,淀积覆盖层氮化硅(Si3N4)薄膜后,通过高温退火把应力传递给源漏和栅极,再通过它们把应力传递到沟道,同时应力会被沟道记住,然后通过湿法腐蚀去除氮化硅应力层20。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。
Claims (12)
1.一种横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管包括:
衬底,形成有高压N型阱;
紧邻设置的第一N型漂移区、P型体区和第二N型漂移区,形成于所述高压N型阱;
第一张应变区,形成于所述第一N型漂移区;
第二张应变区,形成于所述第二N型漂移区,其中,所述第一张应变区和所述第二张应变区为六边形结构;
第一漏极,形成于所述第一张应变区;
第二漏极,形成于所述第二张应变区;
第一源极和第二源极,形成于所述P型体区;
衬底极,形成于所述第一源极与所述第二源极之间;
第一栅极,形成于所述第一N型漂移区和所述P型体区的上表面;
第二栅极,形成于所述P型体区和所述第二N型漂移区的上表面,所述第二栅极与所述第一栅极之间形成有间隔。
2.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述第一张应变区和所述第二张应变区包括碳化硅。
3.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述第一张应变区和所述第二张应变区包括N型碳化硅。
4.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
形成于所述第一N型漂移区远离所述P型体区的一侧的浅槽隔离,以及形成于所述第二N型漂移区远离所述P型体区的一侧的浅槽隔离。
5.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
第一场板,形成于所述第一N型漂移区表面并被部分第一栅极的多晶硅覆盖;
第二场板,形成于所述第二N型漂移区表面并被部分第二栅极的多晶硅覆盖。
6.一种横向双扩散场效应晶体管制作方法,其特征在于,所述横向双扩散场效应晶体管制作方法包括:
提供一衬底,并在衬底形成高压N型阱;
在所述高压N型阱内形成第一N型漂移区和第二N型漂移区;
在所述第一N型漂移区内形成第一张应变区,在所述第二N型漂移区内形成第二张应变区,其中,所述第一张应变区和所述第二张应变区为六边形结构;
在所述第一N型漂移区与所述第二N型漂移区之间形成P型体区,所述P型体区与所述第一N型漂移区和所述第二N型漂移区紧邻设置;
在所述第一N型漂移区和所述P型体区的上表面形成第一栅极,在所述P型体区和所述第二N型漂移区的上表面形成第二栅极,所述第二栅极与所述第一栅极之间形成有间隔;
在所述第一张应变区内形成第一漏极,在所述第二张应变区内形成第二漏极,在所述P型体区内形成第一源极和第二源极,在所述第一源极与所述第二源极之间形成衬底极,以形成横向双扩散场效应晶体管;
在所述横向双扩散场效应晶体管表面形成氮化硅应力层,提高沟道内的张应力;
去除所述氮化硅应力层。
7.根据权利要求6所述的横向双扩散场效应晶体管制作方法,其特征在于,所述在所述第一N型漂移区内形成第一张应变区,在所述第二N型漂移区内形成第二张应变区,包括:
通过光刻在所述第一N型漂移区和所述第二N型漂移区刻蚀第一区域和第二区域;
通过外延在所述第一区域和所述第二区域嵌入碳化硅,形成所述第一张应变区和所述第二张应变区。
8.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述通过光刻在所述第一N型漂移区和所述第二N型漂移区刻蚀第一区域和第二区域,包括:
依次对所述第一N型漂移区和所述第二N型漂移区进行干法刻蚀和湿法刻蚀,以定义所述第一区域和所述第二区域。
9.根据权利要求7所述的横向双扩散场效应晶体管制作方法,其特征在于,所述通过外延在所述第一区域和所述第二区域内嵌入碳化硅,形成所述第一张应变区和所述第二张应变区,包括:
通过选择性外延在所述第一区域和所述第二区域内嵌入碳化硅,形成所述第一张应变区和所述第二张应变区。
10.根据权利要求9所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
通过选择性外延在所述第一区域和所述第二区域内嵌入碳化硅的同时进行N型掺杂,形成所述第一张应变区和所述第二张应变区。
11.一种芯片,其特征在于,该芯片包括权利要求1-5中任一项所述的横向双扩散场效应晶体管。
12.一种电路,其特征在于,该电路包括权利要求1-5中任一项所述的横向双扩散场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210192181.7A CN114267724B (zh) | 2022-03-01 | 2022-03-01 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210192181.7A CN114267724B (zh) | 2022-03-01 | 2022-03-01 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114267724A CN114267724A (zh) | 2022-04-01 |
CN114267724B true CN114267724B (zh) | 2022-05-31 |
Family
ID=80833919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210192181.7A Active CN114267724B (zh) | 2022-03-01 | 2022-03-01 | 横向双扩散场效应晶体管、制作方法、芯片及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114267724B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026162A (zh) * | 2006-02-24 | 2007-08-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
CN101859772A (zh) * | 2010-06-10 | 2010-10-13 | 电子科技大学 | 一种具有复合应变沟道的cmos器件 |
CN102082126A (zh) * | 2009-11-26 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
CN102088030A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
CN102280379A (zh) * | 2011-09-05 | 2011-12-14 | 上海集成电路研发中心有限公司 | 一种应变硅nmos器件的制造方法 |
CN102339860A (zh) * | 2010-07-27 | 2012-02-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102376575A (zh) * | 2010-08-16 | 2012-03-14 | 中国科学院微电子研究所 | Mos晶体管源漏应力区的形成方法及mos晶体管制作方法 |
CN102543990A (zh) * | 2010-12-15 | 2012-07-04 | 联华电子股份有限公司 | 应变硅半导体结构 |
CN105097538A (zh) * | 2014-05-13 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
CN113964188A (zh) * | 2021-12-21 | 2022-01-21 | 北京芯可鉴科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198715A (ja) * | 2007-02-09 | 2008-08-28 | Toshiba Corp | 半導体装置 |
CN103367430B (zh) * | 2012-03-29 | 2016-11-02 | 中芯国际集成电路制造(上海)有限公司 | 晶体管以及形成方法 |
CN104078360B (zh) * | 2013-03-28 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN104347512B (zh) * | 2013-08-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
US9570584B2 (en) * | 2014-08-14 | 2017-02-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method thereof |
GB2538768A (en) * | 2015-05-28 | 2016-11-30 | Anvil Semiconductors Ltd | Bipolar power semiconductor transistor |
-
2022
- 2022-03-01 CN CN202210192181.7A patent/CN114267724B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101026162A (zh) * | 2006-02-24 | 2007-08-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
CN102082126A (zh) * | 2009-11-26 | 2011-06-01 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
CN102088030A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 横向双扩散金属氧化物半导体场效应管及其制造方法 |
CN101859772A (zh) * | 2010-06-10 | 2010-10-13 | 电子科技大学 | 一种具有复合应变沟道的cmos器件 |
CN102339860A (zh) * | 2010-07-27 | 2012-02-01 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN102376575A (zh) * | 2010-08-16 | 2012-03-14 | 中国科学院微电子研究所 | Mos晶体管源漏应力区的形成方法及mos晶体管制作方法 |
CN102543990A (zh) * | 2010-12-15 | 2012-07-04 | 联华电子股份有限公司 | 应变硅半导体结构 |
CN102280379A (zh) * | 2011-09-05 | 2011-12-14 | 上海集成电路研发中心有限公司 | 一种应变硅nmos器件的制造方法 |
CN105097538A (zh) * | 2014-05-13 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
CN113964188A (zh) * | 2021-12-21 | 2022-01-21 | 北京芯可鉴科技有限公司 | 横向双扩散金属氧化物半导体场效应管及其制作方法 |
Non-Patent Citations (1)
Title |
---|
Proposal of 130nm-60V rated Fully Isolated LDNMOS with Double Epi Process;Kwang-Sik Ko,et al;《2014 IEEE 26th International Symposium on Power Semiconductor Devices & IC"s (ISPSD)》;20140701;第398-401页 * |
Also Published As
Publication number | Publication date |
---|---|
CN114267724A (zh) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10847650B2 (en) | Semiconductor structure and associated fabricating method | |
US8048765B2 (en) | Method for fabricating a MOS transistor with source/well heterojunction and related structure | |
CN103109371A (zh) | 集成鳍式场效应晶体管(finfet)及其制作方法 | |
TWI421951B (zh) | 以不對稱間隔物作為閘極之橫向擴散金屬氧化物半導體(ldmos)電晶體 | |
US20150123199A1 (en) | Lateral diffused semiconductor device | |
JP2019519938A (ja) | 短チャネルトレンチ型パワーmosfet | |
US6160288A (en) | Vertical type misfet having improved pressure resistance | |
CN114420760B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
CN109888001A (zh) | 半导体器件及其制造方法及包括该器件的电子设备 | |
JP2008028263A (ja) | 半導体装置 | |
WO2013120344A1 (zh) | 隧穿场效应晶体管及其制备方法 | |
US8188482B2 (en) | SiC semiconductor device with self-aligned contacts, integrated circuit and manufacturing method | |
CN114188402A (zh) | 一种ldmosfet、制备方法及芯片、电路 | |
US20210126125A1 (en) | Transistor devices with termination regions | |
CN111785637A (zh) | 栅极环绕结构的鳍式晶体管及其制造方法 | |
JP2006210699A (ja) | 半導体装置 | |
CN114267724B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN114171585B (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
KR101846991B1 (ko) | 벌크 실리콘 기반의 실리콘 게르마늄 p-채널 삼중 게이트 트랜지스터 및 그 제조방법 | |
CN115642182A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
KR20070095062A (ko) | 핀 전계 효과 트랜지스터 및 그 제조방법 | |
CN114335156A (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
US9012289B2 (en) | Semiconductor device and manufacturing method thereof | |
CN111785636A (zh) | 并联栅极环绕结构鳍式晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |