CN104347512B - Cmos晶体管的形成方法 - Google Patents

Cmos晶体管的形成方法 Download PDF

Info

Publication number
CN104347512B
CN104347512B CN201310342916.0A CN201310342916A CN104347512B CN 104347512 B CN104347512 B CN 104347512B CN 201310342916 A CN201310342916 A CN 201310342916A CN 104347512 B CN104347512 B CN 104347512B
Authority
CN
China
Prior art keywords
cmos transistor
silicon carbide
layers
forming method
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310342916.0A
Other languages
English (en)
Other versions
CN104347512A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310342916.0A priority Critical patent/CN104347512B/zh
Publication of CN104347512A publication Critical patent/CN104347512A/zh
Application granted granted Critical
Publication of CN104347512B publication Critical patent/CN104347512B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Abstract

一种CMOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底的第一区域和第二区域形成栅极结构；在所述第一区域的栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二区域的栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层相反；在所述第一栅极结构两侧半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧半导体衬底表面形成第二碳化硅外延层。本发明能防止CMOS晶体管沟道区出现倒菱锥形尖峰，减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性以及成品率。

Description

CMOS晶体管的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及CMOS晶体管的形成方法。
背景技术
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如晶体管漏源区的表面电阻和接触电阻相应增加，导致晶体管的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
为了降低晶体管漏源区的接触电阻，引入了金属硅化物的工艺方法，所述金属硅化物具有较低的电阻率，可以显著减小漏源极的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低MOS晶体管源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。
现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的源极和漏极的接触电阻，具有较小的电阻率、较小的硅消耗、容易达到较窄的线宽，因此，硅化镍被视为一种较为理想的金属硅化物。
但是现有技术形成的晶体管仍然存在可靠性差以及成品率低的问题。
发明内容
本发明解决的问题是提供一种优化的CMOS晶体管的形成方法，抑制晶体管中金属硅化物扩散至不期望区域，从而减小晶体管的漏电流，避免晶体管中出现源区或漏区的击穿或短路，提高晶体管的可靠性和成品率。
为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有第一栅极结构，所述第二区域的半导体衬底表面形成有第二栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层的类型相反；在所述第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在所述第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；对所述第一栅极结构两侧的半导体衬底和第一碳化硅外延层进行掺杂，形成第一源区和第一漏区；对所述第二栅极结构两侧的半导体衬底和第二碳化硅外延层进行掺杂，形成第二源区和第二漏区；在所述第一碳化硅外延层表面淀积第一金属层，同时在第二碳化硅外延层表面淀积第二金属层；对第一金属层和第二金属层进行退火处理，在第一源区和第一漏区表面形成第一金属硅化物层，同时在第二源区和第二漏区表面形成第二金属硅化物层。
可选的，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳的原子百分比为0.5%至5%。
可选的，所述第一碳化硅外延层或第二碳化硅外延层的厚度为50埃至300埃。
可选的，所述第一碳化硅外延层或第二碳化硅外延层的形成工艺为：外延温度为450度至600度，反应腔室压强为1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括H2、HCl、CH4、CH3Cl或CH2Cl2中的一种或几种，硅源气体、碳源气体、HCl、CH4、CH3Cl、CH2Cl2的流量均为1sccm至1000sccm，H2流量为100sccm至50000sccm。
可选的，所述退火处理为一步退火处理或多步退火处理。
可选的，所述多步退火处理包括第一步退火处理和第二步退火处理。
可选的，所述第一步退火处理为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒。
可选的，所述第一步退火处理为毫秒退火，退火温度为650度至950度，退火时长为0.25毫秒至20毫秒。
可选的，所述第二步退火处理为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒。
可选的，所述第二步退火处理为尖峰退火，退火温度为350度至550度。
可选的，所述第一金属层或第二金属层的材料为Ni、Pt、W、Ti、Ta或Co的单金属或合金。
可选的，所述第一应力层或第二应力层的材料为SiC或SiGe。
可选的，所述第一应力层或第二应力层的材料为SiC时，SiC中C的原子百分比为0.1%至10%。
可选的，所述第一应力层或第二应力层的材料为SiGe时，SiGe中Ge的原子百分比为10%至50%。
可选的，所述第一应力层或第二应力层的形成工艺为：外延温度450度至600度，反应腔室压强1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。
可选的，所述第一应力层或第二应力层的形成工艺为：外延温度450度至700度，反应腔室压强1托至500托，反应气体包括硅源气体和锗源气体，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。
可选的，所述第一凹槽或第二凹槽的形状为U形、方形或sigma形。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供一种CMOS晶体管的形成方法，其中，在第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层。
首先，所述第一碳化硅外延层或第二碳化硅外延层为后续形成第一金属硅化物层或第二金属硅化物层提供硅原子，且后续形成的第一金属硅化物层或第二金属硅化物层中具有碳原子，所述碳原子可以阻止第一金属硅化物层或第二金属硅化物层中的金属镍向CMOS晶体管沟道区扩散，避免在沟道区内形成倒菱锥形尖峰，从而减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性及成品率。
其次，第一碳化硅外延层和第二碳化硅外延层是同时形成的，减少了CMOS晶体管形成工艺中的热预算，热预算的减少有利于减小CMOS晶体管的形成时间，提高CMOS晶体管的生产效率，且热预算的减少可以防止第一应力层或第二应力层受热产生退应力效应，从而提高CMOS晶体管的载流子迁移率，提高CMOS晶体管的驱动性能。
再次，第一碳化硅外延层或第二碳化硅外延层采用外延工艺形成，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳原子分布均匀，因此后续形成的第一金属硅化物层或第二金属硅化物层中碳原子也具有均匀的分布，在第一金属硅化物层或第二金属硅化物层底部区域仍具有较佳的阻挡金属镍扩散的能力。
进一步的，形成第一金属硅化物层或第二金属硅化物层的工艺为两步退火处理，第一金属硅化物层或第二金属硅化物层的材料为NiSi，NiSi在硅化镍系列材料中具有电阻率较低且稳定性较高的特性，因此形成的CMOS晶体管的电学性能得到提高。
附图说明
图1为本发明一实施例形成的CMOS晶体管的剖面结构示意图；
图2至图11为本发明另一实施例CMOS晶体管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的晶体管漏电流大，容易导致晶体管的源区和漏区发生击穿或短路现象，晶体管的可靠性及成品率低。
针对CMOS晶体管的形成工艺进行研究，请参考图1：
提供半导体衬底100，所述半导体衬底100具有第一区域和第二区域，所述半导体衬底100内形成有浅沟槽隔离结构101，所述半导体衬底100表面形成有第一栅极结构110，所述半导体衬底100表面形成有第二栅极结构120，所述第一栅极结构110和第二栅极结构120两侧形成有侧墙102；
在第一栅极结构110两侧的半导体衬底100内形成第一应力层（未图示）；
在第一栅极结构110两侧的半导体衬底100表面形成第一硅帽层（未图示）；
在第二栅极结构120两侧的半导体衬底100内形成第二应力层（未图示）；
在第二栅极结构120两侧的半导体衬底100表面形成第二硅帽层（未图示）；
对所述第一硅帽层和第一栅极结构110两侧的半导体衬底100进行掺杂，形成第一源区104和第一漏区103；
对所述第二硅帽层和第二栅极结构120两侧的半导体衬底100进行掺杂，形成第一源区105和第一漏区106；
在所述第一硅帽层表面淀积第一金属层，同时在第二硅帽层表面淀积第二金属层，在高温条件下进行硅化工艺，在第一栅极结构110两侧的半导体衬底100表面形成第一金属硅化物层107，在第二栅极结构120两侧的半导体衬底100表面形成第二金属硅化物层108。
由于硅化镍具有较低的电阻率，且形成预定厚度的硅化镍所需的Si远少于其他金属硅化物，有利于减小CMOS晶体管的接触电阻，因此，第一金属硅化物层107或第二金属硅化物层108的材料为硅化镍。
针对CMOS晶体管的形成工艺进行进一步的研究发现，形成的CMOS晶体管的漏电流大，可靠性差，成品率低。这主要由以下原因造成的：
在高温条件下进行硅化工艺，金属层中的镍与硅帽层中的硅反应形成金属硅化物层。金属硅化物层镍具有向CMOS晶体管源区、漏区扩散的特性，以及向沟道区方向横向扩散的特性，特别的，金属硅化物层底部位置的镍由于距离源区、漏区和沟道区较近，金属硅化物层底部位置的镍更易扩散至上述不期望区域。
由于源区、漏区以及沟道区中的硅含量远高于镍含量，扩散至沟道区的镍与硅发生反应形成NiSi2，NiSi2具有继续向硅含量高的区域扩散的特性，使得NiSi2继续向沟道区侵蚀，形成如图1所示的倒菱锥形尖峰01，NiSi2具有一定的导电性，CMOS晶体管的漏电流增大，可靠性降低，成品率降低，严重的，沟道区中的倒菱锥形尖峰01会造成CMOS晶体管漏源区的击穿或短路。
为此，本发明提供一种优化的CMOS晶体管的形成方法，在第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；后续在第一碳化硅外延层表面淀积第一金属层形成第一金属硅化物层，在第二碳化硅外延层表面淀积第二金属层形成第二金属硅化物层。本发明避免在沟道区内形成倒菱锥形尖峰，从而减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性及成品率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11为本发明一实施例CMOS晶体管形成过程的剖面示意图。
请参考图2，提供半导体衬底200，所述半导体衬底包括第一区域I和第二区域II，所述第一区域I的半导体衬底200表面形成有第一栅极结构210，所述第二区域II的半导体衬底200表面形成有第二栅极结构220。
具体地，所述半导体衬底200为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种；所述半导体衬底200也可以为Si衬底、Ge衬底、GeSi衬底或GaAs衬底；所述半导体衬底200表面还可以形成若干外延界面层或应变层以提高CMOS晶体管的电学性能。
在本发明的实施例中，所述半导体衬底200为Si衬底。
所述第一区域I为NMOS区域或PMOS区域，所述第二区域II为NMOS区域或PMOS区域；当所述第一区域I为NMOS区域时，所述第二区域II为PMOS区域，当所述第一区域I为PMOS区域时，所述第二区域II为NMOS区域。
在本发明的实施例中，以所述第一区域I为NMOS区域，第二区域II为PMOS区域做示范性说明。
在所述半导体衬底200内还可以形成隔离结构，现有的隔离结构通常采用浅沟槽隔离。所述浅沟槽隔离结构的填充材料可以为氧化硅、氮化硅、氮氧化硅中的一种或几种。需要说明的是，隔离结构的形成是可选而非必需的，其主要用于隔离第一区域I和第二区域II，防止不同晶体管之间电学连接。
在本实施例中，半导体衬底200内形成浅沟槽隔离结构201，所述浅沟槽隔离结构201内填充氧化硅。
所述第一栅极结构210或第二栅极结构220可以为替代栅结构、金属栅极结构或多晶硅栅极结构。
在本实施例中，所述第一栅极结构210包括：位于半导体衬底200表面的第一栅氧化层211，位于第一栅介质层211表面的第一栅电极层212，以及位于第一栅电极层212表面的第一掩蔽层213。
所述第二栅极结构220包括：位于半导体衬底200表面的第二栅介质层221，位于第二栅介质层221表面的第二栅电极层222，以及位于第二栅电极层222表面的第二掩蔽层223。
在本实施例中，所述第一栅介质层211或第二栅介质层221的材料为氧化硅或氮氧化硅，所述第一栅电极层212或第二栅电极层222的材料为多晶硅，所述第一掩蔽层213或第二掩蔽层223的材料为氮化硅。
作为另一个实施例，所述第一栅介质层211或第二栅介质层221的材料为氧化铪等高k介质材料，所述第一栅电极层212或第二栅电极层222的材料为金属或其他导电材料，所述第一掩蔽层213或第二掩蔽层223的材料为氮氧化硅。
需要说明的是，所述第一掩蔽层213或第二掩蔽层223的形成是可选的而非必需的。
在本实施例中，第一栅极结构210和第二栅极结构220两侧形成侧墙214，侧墙214位于半导体衬底200表面且紧挨第一栅极结构210或第二栅极结构220。所述侧墙214的材料为氧化硅、碳化硅、氮化硅或者氮氧化硅。
所述侧墙214的主要作用为：保护第一栅极结构210和第二栅极结构220的侧壁，使其在后续进行蚀刻或离子注入时不受损伤。
需要说明的是，侧墙214的形成是可选的而非必需的。
本发明另一个实施例中，所述侧墙214在后续第一碳化硅外延层和第二碳化硅外延层形成后，紧挨第一栅极结构210或第二栅极结构220的两侧形成。
在形成侧墙214之前，在第一栅极结构210或第二栅极结构220两侧的半导体衬底200内还会形成低掺杂源漏区（LDD），防止热电子退化效应。
请参考图3，在所述第一栅极结构210两侧的半导体衬底200内形成第一凹槽202。
所述第一凹槽202的形成步骤为：在所述半导体衬底200表面形成覆盖第一栅极结构210和第二栅极结构220的第一掩膜层203，所述第一掩膜层203具有位于第一栅极结构210两侧的第一开口，沿第一开口刻蚀第一栅极结构210两侧的半导体衬底200，在半导体衬底200内形成第一凹槽202。
所述第一凹槽202的形状为U形、方形或sigma形。
采用干法刻蚀或湿法刻蚀工艺形成所述第一凹槽202。
本实施例中，所述第一凹槽202的形状为U形。
作为一个实施例，以U形第一凹槽202的形成工艺做示范性说明：首先以所述第一掩膜层203为掩膜，采用干法刻蚀工艺，沿第一开口刻蚀所述半导体衬底200，形成U形的第一凹槽202。
请参考图4，在所述第一凹槽202（请参考图3）内填充满第一应力层204。
本实施例中，所述第一应力层204的上表面与半导体衬底200表面平齐。在其他实施例中，所述第一应力层204的上表面可以低于半导体衬底200表面，也可以高于半导体衬底200表面。
本实施例中，所述第一区域I为NMOS区域，则所述第一应力层204的材料为张应力材料，以所述第一应力层204的材料为SiC做示范性说明。
所述第一应力层204的形成工艺为选择性外延，所述第一应力层204的材料SiC中C的原子百分比为0.1%至10%。
选择性外延形成第一应力层204的外延工艺参数为：外延温度450度至600度，反应腔室压强1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2的一种或几种。
所述第一应力层204可以为单层结构，也可以为多层结构。
所述第一应力层204为单层结构时，所述第一应力层204包括填充满第一凹槽202的碳硅体层，所述碳硅体层中C的原子百分比为0.1%至10%。
所述第一应力层204为多层结构时，所述第一应力层204包括：位于第一凹槽202底部和侧壁的碳硅种子层，所述碳硅种子层中C的原子百分比为0.1%至1%；位于碳硅种子层表面的碳硅渐变层，所述碳硅渐变层中C的原子百分比为0.1%逐渐增加到后续碳硅体层中C的原子百分比值；位于碳硅渐变层表面的碳硅体层，所述碳硅体层中C的原子百分比为1%至10%。
在形成所述第一应力层204过程中，还可以包括步骤：对所述第一应力层204进行原位自掺杂。
本实施例中，所述第一应力层204的材料为SiC，对所述第一应力层204进行原位N型自掺杂，向外延反应腔室内通入N型离子气体。作为一个实施例，所述N型离子气体是含磷气体（PH3、P2O5）。
请参考图5，在所述第二栅极结构220两侧的半导体衬底200内形成第二凹槽205。
所述第二凹槽205的形成步骤为：去除第一掩膜层203（请参考图4），在所述半导体衬底200表面形成覆盖第一栅极结构210和第二栅极结构220的第二掩膜层206，所述第二掩膜层206具有位于第二栅极结构220两侧的第二开口，沿第二开口刻蚀第二栅极结构220两侧的半导体衬底200，在半导体衬底200内形成第二凹槽205。
作为一个实施例，去除第一掩膜层203的工艺为：采用四甲基氢氧化铵（TMAH）溶液或者氨（NH3）水溶液进行湿法刻蚀，其中，所述四甲基氢氧化铵（TMAH）溶液的浓度为3%至30%，所述氨（NH3）水溶液的浓度为3%至30%。
所述第二凹槽205的形状为U形、方形或sigma形。
本实施例中，所述第二凹槽205的形状为sigma形。
请参考图6，在所述第二凹槽205（请参考图5）内填充满第二应力层207，所述第二应力层207的应力类型与第一应力层204相反。
本实施例中，所述第二应力层207的上表面与半导体衬底200表面平齐。在其他实施例中，所述第二应力层207的上表面可以低于半导体衬底200表面，也可以高于半导体衬底200表面。
本实施例中，所述第一区域II为PMOS区域，则所述第二应力层207的材料为压应力材料，以所述第二应力层207的材料为SiGe做示范性说明。
所述第二应力层207的形成工艺为选择性外延。
选择性外延形成第二应力层207的外延工艺参数为：外延温度450度至700度，反应腔室压强1托至500托，反应气体包括硅源气体和锗源气体，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。
所述第二应力层207可以为单层结构，也可以为多层结构。
所述第二应力层207为单层结构时，所述第二应力层207包括填充满第二凹槽205的锗硅体层，所述锗硅体层中Ge的原子百分比为10%至50%。
所述第二应力层207为多层结构时，所述第二应力层207包括：位于第一凹槽202底部和侧壁的锗硅种子层，所述锗硅种子层中Ge的原子百分比为10%至20%；位于锗硅种子层表面的锗硅渐变层，所述锗硅渐变层中Ge的原子百分比为20%逐渐增加到后续锗硅体层中Ge的原子百分比值；位于锗硅渐变层表面的锗硅体层，所述锗硅体层中Ge的原子百分比为20%至50%。
在形成所述第二应力层207过程中，还可以包括步骤：对所述第二应力层207进行原位自掺杂。
本实施例中，所述第二应力层207的材料为SiGe，对所述第二应力层207进行原位P型自掺杂，向外延反应腔室内通入P型离子气体。作为一个实施例，所述P型离子气体是含硼气体（B2H6、BH3）。
请参考图7，在所述第一栅极结构210两侧的半导体衬底200表面形成第一碳化硅外延层208，同时在所述第二栅极结构220两侧的半导体衬底200表面形成第二碳化硅外延层209。
本实施例中，所述第一碳化硅外延层208或第二碳化硅外延层209的形成步骤为：去除第二掩膜层206（请参考图6），在第一栅极结构210两侧的半导体衬底200表面采用选择性外延工艺形成第一碳化硅外延层208，同时在第二栅极结构220两侧的半导体衬底200表面采用选择性外延工艺形成第二碳化硅外延层209。
所述第一碳化硅外延层208和第二碳化硅外延层209是同时形成的，有利于减少CMOS晶体管形成工艺的热预算，减少CMOS晶体管的形成时间，缩短生产周期，从而提高CMOS晶体管的生产效率；且热预算的减少，有利于提高第一应力层204或第二应力层207的质量，这是由于，第一应力层204或第二应力层207受到过多的热处理，会产生退应力效应。
所述第一碳化硅外延层208或第二碳化硅外延层209为后续形成金属硅化物层提供硅原子；且所述第一碳化硅外延层208或第二碳化硅外延层209中的碳原子具有阻挡后续形成的金属硅化物层中金属离子向沟道区扩散的作用。这是由于：碳原子具有比金属硅化物层中硅原子和金属原子小的原子半径，碳原子分布在金属硅化物层的晶格间隙中，使得金属硅化物层具有较高的热稳定性，有利于阻挡金属硅化物层中的金属离子向CMOS晶体管的沟道区内扩散，从而抑制在沟道区形成倒菱锥形尖峰，减小CMOS晶体管的漏电流，提高CMOS晶体管的可靠性以及成品率。
所述第一碳化硅外延层208或第二碳化硅外延层209的形成工艺为外延，采用外延工艺，形成的碳化硅外延层的材料中碳原子分布均匀，碳化硅外延层底部和顶部的碳原子含量相同，均匀分布的碳原子阻挡金属硅化物中的金属离子扩散的能力强，有利于提高CMOS晶体管的可靠性。
第一碳化硅外延层208或第二碳化硅外延层209的厚度过小，容易造成金属硅化物与半导体衬底200接触面出现空隙，导致CMOS晶体管的接触电阻变大；第一碳化硅外延层208或第二碳化硅外延层209的厚度过大，碳化硅外延层自身的电阻在晶体管接触电阻中所占比重增大，对减小CMOS晶体管的接触电阻产生不利影响。
第一碳化硅外延层208或第二碳化硅外延层209中碳的含量过小，起不到阻挡金属硅化物中易扩散离子扩散的作用，所述第一碳化硅外延层208或第二碳化硅外延层209中碳的含量过大，碳化硅外延层的致密度差，导致后续形成的金属硅化物致密度低，CMOS晶体管的接触电阻大。
本实施例中，第一碳化硅外延层208或第二碳化硅外延层209的厚度为50埃至300埃，所述第一碳化硅外延层208或第二碳化硅外延层209中碳的原子百分比为0.5%至5%。
本实施例中，外延形成第一碳化硅外延层208或第二碳化硅外延层209的工艺为：外延温度450度至600度，压强1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2的一种或几种，硅源气体、碳源气体、HCl、CH4、CH3Cl或CH2Cl2的气体流量均为1sccm（标况毫升每分：standard-state cubic centimeter per minute）至1000sccm，H2气体流量为100sccm至50000sccm。
请参考图8，对所述第一栅极结210两侧的半导体衬底200和第一碳化硅外延层208进行掺杂，形成第一源区230和第一漏区240。
所述第一源区230和第一漏区240的形成工艺为第一离子注入，所述第一离子注入的具体步骤为：以所述第一栅极结构210和侧墙214为掩膜，对所述栅极结构210和侧墙214两侧的第一碳化硅外延层208和半导体衬底200进行第一离子注入，形成第一碳化硅外延层208中的离子掺杂区及半导体衬底200中的离子掺杂区，所述半导体衬底200中的离子掺杂区的深度大于前述形成的LDD的深度，所述第一碳化硅外延层208中的离子掺杂区、半导体衬底200中的离子掺杂区以及前述形成的LDD构成第一源区230和第一漏区240。
对所述第一碳化硅外延层208进行掺杂的目的为：防止后续形成金属硅化物接触层时，第一碳化硅外延层208层底部有部分硅未发生反应，造成金属硅化物层和半导体衬底200的离子掺杂区和LDD的隔离，增大了接触电阻，影响金属硅化物层与半导体衬底200中的离子掺杂区和LDD的导通性能。
本实施例中，所述第一离子注入的类型为N型离子注入，所述第一源区230和第一漏区240位置可以互换。
请参考图9，对所述第二栅极结构220两侧的半导体衬底200和第二碳化硅外延层209进行掺杂，形成第二源区250和第二漏区260。
形成所述第二源区250和第二漏区260的掺杂工艺采用第二离子注入工艺，所述第一源区230和第一漏区240的形成步骤参见第二源区250和第二漏区260的形成步骤，在此不再赘述。
本实施中，所述第二离子注入的类型为P型离子注入，所述第二源区250和第二漏区260位置可以互换。
请参考图10，在所述第一碳化硅外延层208表面淀积第一金属层218，同时在第二碳化硅外延层209表面淀积第二金属层219。
所述第一金属层218或第二金属层219的材料为Ni、Pt、W、Ti、Ta或Co的单金属或合金。所述第一金属层218或第二金属层219的形成工艺为物理气相沉积、金属溅射或原子层沉积。
本实施例中，所述第一金属层218或第二金属层219的材料为Ni，所述第一金属层218或第二金属层219的形成工艺为物理气相沉积，所述第一金属层218或第二金属层219的厚度为50埃至200埃。
请参考图11，对第一金属层218和第二金属层219进行退火处理，在第一源区230和第一漏区240表面形成第一金属硅化物层228，同时在第二源区250和第二漏区260表面形成第二金属硅化物层229。
所述退火处理为一步退火处理或多步退火处理。所述多步退火处理包括第一步退火处理和第二步退火处理。
本实施例以对第一金属层228进行多步退火处理作示范性说明。
所述第一步退火处理可以为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒。
所述第一步退火处理也可以为毫秒退火，退火温度为650度至950度，退火时长为0.25毫秒至20毫秒。
经过第一步退火处理后，第一金属层218中的镍与第一碳化硅外延层208中的硅反应，形成Ni2Si层。
对形成的Ni2Si层进行第二步退火处理。
所述第二步退火处理可以为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒。
所述第二步退火处理也可以为尖峰退火，退火温度为350度至550度。
经过第二步退火处理后，所述Ni2Si与第一碳化硅外延层208中的硅继续反应，在第一源区230和第一漏区240表面形成第一金属硅化物层228。所述金属硅化物层228的材料为NiSi，NiSi的电阻率小且稳定性比Ni2Si高。
第一金属硅化物层228的材料为NiSi，且第一金属硅化物层228中存在碳原子，碳原子可以较佳地阻挡镍原子的扩散，包括阻挡镍原子向沟道区扩散和阻挡镍原子向源区和漏区扩散，减少了NiSi2的生成。因此，第一金属硅化物层322中的材料具有较高的热稳定性，有利于减小CMOS晶体管的漏电流，防止第一源区230和第一漏区240发生短路，提高CMOS晶体管的可靠性及成品率。
第二金属硅化物层229的形成工艺参见第一金属硅化物层228的形成工艺，在此不再赘述。
本发明提供的CMOS晶体管的形成方法，在形成第一金属硅化物层或第二金属硅化物层之前，在第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层。因此后续形成的第一金属硅化物层或第二金属硅化物层中存在碳原子，碳原子位于金属硅化物的晶格间隙中，阻挡金属硅化物中的金属离子扩散至不期望区域，因此，第一金属硅化物层或第二金属硅化物层中的金属离子扩散至沟道区的几率减小，第一金属硅化物层或第二金属硅化物层的热稳定性增大，抑制在CMOS晶体管的沟道区形成倒菱锥形尖峰，减小了CMOS晶体管的漏电流，提高了CMOS晶体管的可靠性及成品率。
且由于第一碳化硅外延层或第二碳化硅外延层的形成工艺为外延，第一碳化硅外延层或第二碳化硅外延层的底部区域仍具有较佳浓度的碳原子，后续形成的第一金属硅化物层或第二金属硅化物层的底部也具有较佳阻挡金属离子扩散的能力。
本发明提供的实施例中，所述第一金属硅化物层或第二金属硅化物层是经过多步退火处理形成的，所述第一金属硅化物层或第二金属硅化物层的材料为电阻率低且热稳定性相对较高的NiSi，有利于提高CMOS晶体管的可靠性以及成品率。
本发明提供的实施例中，在第一应力层和第二应力层形成之后，同时形成第一碳化硅外延层和第二碳化硅外延层，减少了CMOS晶体管中的热预算，从而提高了CMOS晶体管的生成效率，缩短生成周期；且热预算的减少，有利于提高第一应力层或第二应力层的质量，避免第一应力层或第二应力层因热处理过程造成退应力效应，从而提高了CMOS晶体管的载流子迁移率，进而提高了CMOS晶体管的驱动能力。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种CMOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有第一栅极结构，所述第二区域的半导体衬底表面形成有第二栅极结构；
在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；
在所述第一凹槽内填充满第一应力层；
在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；
在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层的类型相反；
在所述第一栅极结构两侧的半导体衬底表面形成第一碳化硅外延层，同时在所述第二栅极结构两侧的半导体衬底表面形成第二碳化硅外延层；
对所述第一栅极结构两侧的半导体衬底和第一碳化硅外延层进行掺杂，形成第一源区和第一漏区；
对所述第二栅极结构两侧的半导体衬底和第二碳化硅外延层进行掺杂，形成第二源区和第二漏区；
在所述第一碳化硅外延层表面淀积第一金属层，同时在第二碳化硅外延层表面淀积第二金属层；
对第一金属层和第二金属层进行退火处理，在第一源区和第一漏区表面形成第一金属硅化物层，同时在第二源区和第二漏区表面形成第二金属硅化物层。
2.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的材料中碳的原子百分比为0.5%至5%。
3.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的厚度为50埃至300埃。
4.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一碳化硅外延层或第二碳化硅外延层的形成工艺为：外延温度为450度至600度，反应腔室压强为1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括H2、HCl、CH4、CH3Cl或CH2Cl2中的一种或几种，硅源气体、碳源气体、HCl、CH4、CH3Cl、CH2Cl2的流量均为1sccm至1000sccm，H2流量为100sccm至50000sccm。
5.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述退火处理为一步退火处理或多步退火处理。
6.根据权利要求5所述的CMOS晶体管的形成方法，其特征在于，所述多步退火处理包括第一步退火处理和第二步退火处理。
7.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，所述第一步退火处理为浸入式退火，退火温度为250度至350度，退火时长为20秒至90秒。
8.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，所述第一步退火处理为毫秒退火，退火温度为650度至950度，退火时长为0.25毫秒至20毫秒。
9.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，所述第二步退火处理为浸入式退火，退火温度为350度至500度，退火时长为20秒至90秒。
10.根据权利要求6所述的CMOS晶体管的形成方法，其特征在于，所述第二步退火处理为尖峰退火，退火温度为350度至550度。
11.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一金属层或第二金属层的材料为Ni、Pt、W、Ti、Ta或Co的单金属或合金。
12.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层或第二应力层的材料为SiC或SiGe。
13.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层或第二应力层的材料为SiC时，SiC中C的原子百分比为0.1%至10%。
14.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层或第二应力层的材料为SiGe时，SiGe中Ge的原子百分比为10%至50%。
15.根据权利要求13所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层或第二应力层的形成工艺为：外延温度450度至600度，反应腔室压强1托至500托，反应气体包括硅源气体和碳源气体，硅源气体为SiH4或SiH2Cl2，碳源气体为C2H4、C3H8或C2H6，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。
16.根据权利要求14所述的CMOS晶体管的形成方法，其特征在于，所述第一应力层或第二应力层的形成工艺为：外延温度450度至700度，反应腔室压强1托至500托，反应气体包括硅源气体和锗源气体，硅源气体为SiH4或SiH2Cl2，锗源气体为GeH4，反应气体还包括HCl、CH4、CH3Cl、CH2Cl2或H2中的一种或几种。
17.根据权利要求1所述的CMOS晶体管的形成方法，其特征在于，所述第一凹槽或第二凹槽的形状为U形、方形或sigma形。
CN201310342916.0A 2013-08-07 2013-08-07 Cmos晶体管的形成方法 Active CN104347512B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310342916.0A CN104347512B (zh) 2013-08-07 2013-08-07 Cmos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310342916.0A CN104347512B (zh) 2013-08-07 2013-08-07 Cmos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104347512A CN104347512A (zh) 2015-02-11
CN104347512B true CN104347512B (zh) 2017-07-14

Family

ID=52502835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310342916.0A Active CN104347512B (zh) 2013-08-07 2013-08-07 Cmos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN104347512B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158654B (zh) * 2015-04-20 2019-04-26 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106373924B (zh) * 2015-07-23 2020-02-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108447823A (zh) * 2017-02-16 2018-08-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN109545664A (zh) * 2018-12-13 2019-03-29 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法
CN114267724B (zh) * 2022-03-01 2022-05-31 北京芯可鉴科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819202A (zh) * 2005-01-06 2006-08-16 索尼株式会社 绝缘栅极场效应晶体管及其制造方法
CN1926664A (zh) * 2004-05-14 2007-03-07 应用材料股份有限公司 使用选择沉积工艺制造mosfet器件的方法
CN101573795A (zh) * 2007-01-04 2009-11-04 国际商业机器公司 具有未合金硅化物的迁移率增加的结构和方法
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012277B2 (en) * 2012-01-09 2015-04-21 Globalfoundries Inc. In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1926664A (zh) * 2004-05-14 2007-03-07 应用材料股份有限公司 使用选择沉积工艺制造mosfet器件的方法
CN1819202A (zh) * 2005-01-06 2006-08-16 索尼株式会社 绝缘栅极场效应晶体管及其制造方法
CN101573795A (zh) * 2007-01-04 2009-11-04 国际商业机器公司 具有未合金硅化物的迁移率增加的结构和方法
CN103165457A (zh) * 2011-12-15 2013-06-19 中国科学院微电子研究所 半导体器件制造方法

Also Published As

Publication number Publication date
CN104347512A (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
US10734520B2 (en) MOS devices having epitaxy regions with reduced facets
US10797173B2 (en) MOS devices with non-uniform p-type impurity profile
US9806171B2 (en) Method for making source and drain regions of a MOSFET with embedded germanium-containing layers having different germanium concentration
CN101777516B (zh) 半导体集成电路的制造方法
KR100841806B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
TW200841468A (en) Silicon layer for stopping dislocation propagation
CN104347512B (zh) Cmos晶体管的形成方法
CN104752212B (zh) 晶体管的形成方法
CN105280492B (zh) 半导体结构的形成方法
KR101522792B1 (ko) 리세싱된 상부 표면을 갖는 소스 및 드레인 스트레서
CN101202305B (zh) 具有改进的源极和漏极的半导体器件及其制造方法
EP1856732A1 (en) Activated carbon selective epitaxial process
JP2012049248A (ja) 半導体装置およびその製造方法
JP5310722B2 (ja) 半導体装置の製造方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN105448723B (zh) 半导体器件及其形成方法
CN104253090B (zh) Cmos晶体管的形成方法
CN106158611B (zh) 半导体器件的形成方法
CN105575810B (zh) 晶体管的形成方法
CN108074870A (zh) 晶体管及其形成方法
CN104425379A (zh) 半导体器件的形成方法
CN102768993A (zh) 一种压变存储技术的nmos器件制作方法
KR101673920B1 (ko) 반도체 장치의 제조 방법
CN105719971A (zh) 半导体器件的形成方法
Bauer et al. SiCP selective epitaxial growth in recessed source/drain regions yielding to drive current enhancement in n-channel MOSFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant