CN105719971A

CN105719971A - 半导体器件的形成方法

Info

Publication number: CN105719971A
Application number: CN201410736211.1A
Authority: CN
Inventors: 禹国宾
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2014-12-04
Filing date: 2014-12-04
Publication date: 2016-06-29
Anticipated expiration: 2034-12-04
Also published as: CN105719971B

Abstract

一种半导体器件的形成方法，包括：提供具有隔离结构的衬底；在相邻隔离结构之间的部分衬底表面形成栅极结构；在栅极结构两侧的衬底内形成暴露出隔离结构侧壁的凹槽；对所述暴露出的隔离结构侧壁进行氮化处理，在隔离结构侧壁表面形成抗腐蚀层；在形成抗腐蚀层之后，对凹槽的底部和侧壁表面进行清洗处理；形成填充满所述凹槽的应力层。本发明能够防止清洗处理对隔离结构造成刻蚀，使得隔离结构保持有良好的形貌，为形成应力层提供良好的界面性能，并且，使得隔离结构保持有良好的电隔离性能，优化形成的半导体器件的电学性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造领域技术，特别涉及一种半导体器件的形成方法。

背景技术

随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。

现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高半导体器件的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS器件中的电子，PMOS器件中的空穴)迁移率，进而提高驱动电流，以此极大地提高半导体器件的性能。

目前，采用嵌入式锗硅(EmbeddedSiGe)或/和嵌入式碳硅(EmbeddedSiC)技术，即在需要形成PMOS区域的源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS器件的源区和漏区，在NMOS区域的源区和漏区的区域先形成碳硅材料，然后再进行掺杂形成NMOS器件的源区和漏区；形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，以提高PMOS器件的性能。形成所述碳硅材料是为了引入硅和碳硅(SiC)之间晶格失配形成的拉应力，以提高NMOS器件的性能。

但是在实际应用中发现，半导体器件的电学性能仍然有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，凹槽暴露出隔离结构的侧壁表面，在所述暴露出的侧壁表面形成抗腐蚀层，防止清洗处理对所述暴露出的隔离结构侧壁造成刻蚀，使得隔离结构保持有良好的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供具有隔离结构的衬底；在所述相邻隔离结构之间的部分衬底表面形成栅极结构；在所述栅极结构两侧的衬底内形成凹槽，且所述凹槽暴露出隔离结构的侧壁；对所述暴露出的隔离结构侧壁进行氮化处理，在所述隔离结构侧壁表面形成抗腐蚀层；在形成所述抗腐蚀层之后，对所述凹槽的底部和侧壁表面进行清洗处理；形成填充满所述凹槽的应力层。

可选的，所述抗腐蚀层还位于隔离结构的顶部表面。

可选的，所述隔离结构的填充材料为氧化硅或氮氧化硅。

可选的，所述凹槽暴露出的隔离结构侧壁的材料为氧化硅；所述抗腐蚀层的材料为含氮氧化硅。

可选的，所述抗腐蚀层中，氮原子浓度为5E12atom/cm³至1E16atom/cm³。

可选的，采用等离子体氮掺杂法或快速热氮化法进行所述氮化处理。

可选的，采用快速热氮化法进行氮化处理时，氮化处理的工艺参数为：反应气体包括NH₃、NO或N₂O，温度为600摄氏度至1100摄氏度，时间为5秒至180秒，腔室压强为0.5托至760托。

可选的，所述等离子体氮掺杂法为去耦合等离子体氮掺杂法。

可选的，采用去耦合等离子体氮掺杂法进行氮化处理时，氮化处理的工艺参数为：反应气体包括N₂、NH₃、NO或N₂O，温度为0摄氏度至800摄氏度，腔室压强为5毫托至50托，功率为400瓦至4000瓦。

可选的，在进行所述氮化处理之前、形成所述凹槽之后，还包括步骤：在所述凹槽底部表面、以及靠近栅极结构的侧壁表面形成有机材料层。

可选的，在形成所述抗腐蚀层之后、进行清洗处理之前，去除所述有机材料层。

可选的，所述有机材料层的材料为光刻胶或有机抗反射材料。

可选的，采用湿法刻蚀工艺进行所述清洗处理。

可选的，所述湿法刻蚀工艺的刻蚀液体包括氢氟酸溶液、含硫酸的双氧水溶液、含氨水和过氧化氢的水溶液、或含氯化氢和过氧化氢的水溶液。

可选的，通过SiCoNi刻蚀系统执行所述清洗处理，向刻蚀系统内通入的刻蚀气体包括NH₃和HF。

可选的，采用选择性外延工艺形成所述应力层。

可选的，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。

可选的，所述外延工艺的具体工艺参数为：向反应腔室内通入硅源气体、锗源气体、HCl和H₂，所述硅源气体为SiH₄或SiH₂Cl₂，所述锗源气体为GeH₄，其中硅源气体流量为1sccm至1000sccm，锗源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为600度至1000度。

可选的，所述外延工艺的具体工艺参数为：向反应腔室内通入硅源气体、碳源气体、HCl和H₂，所述锗源气体为SiH₄或SiH₂Cl₂，所述碳源气体为CH₄、CH₂Cl₂、CH₃Cl，其中，锗源气体流量为1sccm至1000sccm，碳源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为650度至850度。

可选的，所述凹槽的剖面形状为U形、方形或Σ形。

与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体器件的形成方法的技术方案中，在栅极结构两侧的衬底内形成凹槽，所述凹槽暴露出隔离结构的侧壁，然后对暴露出的隔离结构侧壁进行氮化处理，在所述隔离结构侧壁表面形成抗腐蚀层；在形成抗腐蚀层之后，对凹槽的底部和侧壁表面进行清洗处理，由于抗腐蚀层中含有较多的氮原子，使得清洗处理对抗腐蚀层的刻蚀速率很小，从而防止隔离结构的宽度尺寸减小，使得隔离结构具有良好的电隔离性能。并且由于暴露出的隔离结构侧壁表面形成了抗腐蚀层，清洗处理对抗腐蚀层的刻蚀速率很小，因此在清洗处理之后隔离结构侧壁仍具有良好的界面性能，有利于形成高质量的应力层。

进一步，本发明中抗腐蚀层还位于隔离结构的顶部表面，不仅降低了氮化处理的工艺难度，同时防止清洗处理对隔离结构顶部表面造成刻蚀，使得在清洗处理过程中隔离结构的厚度尺寸几乎保持不变，进一步防止半导体器件发生漏电或击穿。

进一步，抗腐蚀层中氮原子浓度为5E12atom/cm²至1E16atom/cm²。若抗腐蚀层中氮原子含量过低，则清洗处理对抗腐蚀层的刻蚀速率仍然很大；若抗腐蚀层中的氮原子含量过高，则后续在凹槽隔离结构侧壁表面生长应力层的质量差且速率慢，容易造成应力层与隔离结构之间的界面性能差甚至出现空隙。本发明中氮原子的浓度设置，既能够使抗腐蚀层的抗腐蚀能力较强，使得清洗处理对抗腐蚀层的刻蚀速率很低，又能够保证形成的应力层与隔离结构之间的界面性能好，防止应力层与隔离结构之间出现空隙。

更进一步，本发明在形成凹槽之后进行氮化处理之前，在凹槽底部表面、以及靠近栅极结构的侧壁表面形成有机材料层；在形成抗腐蚀层之后进行清洗处理之前，去除所述有机材料层。所述有机材料层能够避免对凹槽底部以及靠近栅极结构的侧壁进行氮化处理，防止半导体器件的电学性能受到氮化处理的不良影响；并且，由于凹槽底部和靠近栅极结构的侧壁未掺杂有氮原子，使得凹槽底部和靠近栅极结构的侧壁具有良好的晶格结构，有利于形成高质量的应力层，从而进一步改善半导体器件的电学性能。

附图说明

图1至图6为本发明一实施例提供的半导体器件形成过程的剖面结构示意图。

具体实施方式

有背景技术可知，现有技术形成的半导体器件的电学性能有待提高。

研究发现，为了形成嵌入式锗硅或嵌入式碳硅，通常需要预先刻蚀栅极结构两侧的衬底以形成凹槽；然后对所述凹槽底部和侧壁表面进行清洗处理，去除刻蚀工艺引入的杂质，为外延应力层提供良好的界面基础；在清洗处理之后，采用外延工艺形成填充满凹槽的应力层。

然而，一般的，衬底内具有起到电隔离效果的隔离结构，所述隔离结构的填充材料为SiO₂或SiON，且凹槽会暴露出隔离结构的侧壁表面；而在进行清洗处理过程中，所述清洗处理对SiO₂或SiON进行刻蚀，所述清洗处理对隔离结构侧壁造成刻蚀，导致带来的不良影响主要如下：一方面由于隔离结构被刻蚀，导致隔离结构的电隔离性能变差，半导体器件内容易发生穿通导电；另一方面，由于隔离结构的侧壁被刻蚀，使得凹槽的侧壁表面界面形貌变差，进而影响形成的应力层的质量。尤其是，当清洗处理刻蚀的材料为SiO₂时，所述清洗处理对SiO₂的刻蚀速率非常的大，导致隔离结构被严重刻蚀，带来的不良影响更加显著。

进一步研究发现，由于在刻蚀形成凹槽之前，隔离结构和衬底通常会经历一道或多道热退火工艺，在所述热退火工艺环境下，隔离结构和衬底之界面处容易发生热氧化反应，即，隔离结构中的氧原子与衬底中的硅原子相结合形成硅的热氧化物(ThermalOxide)，使得隔离结构侧壁的材料为硅的热氧化物，清洗处理对硅的热氧化物的刻蚀速率很大。因此即使隔离结构的填充材料为SiON，在形成凹槽之后，凹槽暴露出的隔离结构侧壁的材料也将为SiO₂，清洗处理会对暴露出的隔离结构造成严重的刻蚀，导致半导体器件的电学性能低下。

为此，本发明提供一种新的半导体器件的形成方法，在栅极结构两侧的衬底内形成凹槽，且所述凹槽暴露出隔离结构的侧壁之后，对所述暴露出的隔离结构侧壁进行氮化处理，在所述隔离结构侧壁表面形成抗腐蚀层；然后对凹槽的底部和侧壁表面进行清洗处理，由于清洗处理对抗腐蚀层的刻蚀速率很小甚至为零，因此避免了清洗处理对隔离结构的刻蚀，使得隔离结构保持有良好的性能，为形成应力层提供良好界面基础的同时，保证半导体器件具有优良的电隔离性能，优化形成的半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图1，提供具有隔离结构201的衬底200。

所述隔离结构201顶部与衬底200表面齐平或高于衬底200表面，且所述隔离结构201的材料与衬底200材料不同。

所述衬底200的材料为Si、Ge、SiGe或GaAs；所述衬底200还可以为绝缘体上的硅衬底。本实施例中，所述衬底200的材料为硅。

所述隔离结构201位于相邻的器件之间，用于防止相邻器件之间发生电连接，所述隔离结构201的填充材料为氧化硅或氮氧化硅。

本实施例中，所述隔离结构201为浅沟槽隔离结构，所述隔离结构201的填充材料为SiO₂，所述隔离结构201的顶部与衬底200表面平齐。

作为一个实施例，所述隔离结构201的形成过程为：在衬底200表面形成衬垫氧化层和掩膜层；图形化所述掩膜层；以图形化的掩膜层为掩膜，依次刻蚀衬垫氧化层和部分厚度的衬底200，在衬底200内形成沟槽；形成填充满所述沟槽且覆盖掩膜层的隔离厚膜，所述隔离厚膜的材料为SiO₂；去除位于掩膜层表面的隔离厚膜，同时去除掩膜层和衬垫氧化层暴露出衬底200表面，即在衬底200内形成隔离结构201。

需要说明的是，在隔离结构201形成之前，还可以在衬底200进行离子注入，形成阱区，调节半导体器件的阈值电压。

请参考图2，在所述相邻隔离结构201间的衬底200表面形成栅极结构。

为满足半导体器件不断小型化的发展趋势，在衬底200表面可以形成一个栅极结构，也可以形成多个栅极结构，且多个栅极结构的材料和结构可以相同也可以不同。本实施例以相邻隔离结构201之间的衬底200表面形成一个栅极结构作示范性说明。

所述栅极结构为多晶硅栅极结构、金属栅极结构或伪栅极结构。所述栅极结构为伪栅极结构时，后续再形成应力层之后会去除伪栅极结构，然后在所述伪栅极结构的位置形成最终的栅极结构。

所述栅极结构包括位于所述衬底200表面的栅介质层211、位于所述栅介质层211表面的栅电极层212。

所述栅介质层211的材料为氧化硅或高k介质材料，所述栅电极层212的材料为多晶硅、掺杂的多晶硅或金属。

本实施例以所述栅极结构为多晶硅栅极结构为例，栅介质层211的材料为氧化硅，栅电极层212的材料为多晶硅或掺杂的多晶硅。

本实施例中，在所述栅极结构还包括位于栅电极层212表面的栅掩膜层213，所述栅掩膜层213可以防止后续的离子注入工艺将杂质离子注入到栅介质层211或栅电极层212内，使栅极结构保持有良好的电学性能；所述栅掩膜层213还可以作为后续形成凹槽的掩膜版。所述栅掩膜层213的材料为氮化硅。

在栅极结构形成后，还可以包括步骤：形成覆盖于栅极结构侧壁表面的侧墙202，所述侧墙202还位于部分衬底200表面。所述侧墙202的材料为氧化硅或氮化硅，所述侧墙202可以为单层结构也可以为多层结构。所述侧墙202可以作为后续形成凹槽的掩膜版，所述侧墙202还可以保护栅极结构210两侧不被后续工艺破坏。本实施例中所述侧墙202的材料为氮化硅；在其他实施例中，侧墙还可以为氧化硅层还位于氧化硅层表面的氮化硅层。

在形成所述侧墙202之前，还可以对所述栅极结构两侧的衬底200进行轻掺杂离子注入，形成轻掺杂区(LDD)，防止半导体器件发生热载流子效应。

请参考图3，刻蚀位于栅极结构两侧的部分厚度的衬底200，在所述栅极结构两侧的衬底200内形成凹槽203，且所述凹槽203暴露出隔离结构201的侧壁。

本实施例中以凹槽203暴露出隔离结构201的部分侧壁为例，在其他实施例中，凹槽也可以暴露出隔离结构靠近栅极结构的全部侧壁。

所述凹槽203的形成过程为：以所述侧墙202和栅掩膜层213为掩膜，刻蚀栅极结构两侧的衬底200，在衬底200内形成所述凹槽203。

采用干法刻蚀工艺或干法刻蚀和湿法刻蚀相结合的工艺形成所述凹槽203。所述凹槽203的剖面形状为方形、U形或sigma(Σ)形。

作为一个实施例，形成的半导体器件为PMOS器件，所述凹槽203的剖面形状为Σ形。后续在Σ形的凹槽203内形成应力层时，能够减小形成的应力层与沟道区的距离，进而对PMOS器件沟道区产生更大的压应力，以更好的提高PMOS器件的性能。在其他实施例中，形成的半导体器件为PMOS器件时，所述凹槽203的剖面形状也可以为方形或U形。

作为另一个实施例，形成的半导体器件为NMOS器件，所述凹槽203的剖面形状为U形，所述U形凹槽203有利于提高后续形成应力层作用于NMOS器件沟道区的拉应力作用，从而提高NMOS器件的性能。在其他实施例中，形成的半导体器件为NMOS器件时，所述凹槽203的剖面形状也可以为方形或Σ形。

本实施例中，以所述凹槽203的剖面形状为Σ形作示范性说明。

作为一个实施例，所述Σ形凹槽203的形成工艺为：以所述侧墙202和所述栅掩膜层213为掩膜，采用干法刻蚀工艺，刻蚀栅极结构两侧的衬底200，形成倒梯形的预凹槽；然后采用湿法刻蚀工艺对所述预凹槽进行刻蚀，所述湿法刻蚀的刻蚀液体可以为四甲基氢铵(TMAH)溶液，由于TMAH溶液沿(100)和(110)晶面的刻蚀速度大于沿(111)晶面的刻蚀速度，因此，湿法刻蚀完成后，在衬底200内形成具有Σ形状的凹槽203，靠近隔离结构201的Σ形凹槽203将暴露出隔离结构201的部分侧壁。

由于在衬底200内形成有隔离结构201，在湿法刻蚀工艺完成后，由于湿法刻蚀具有横向刻蚀的特性，则位于隔离结构201附近区域的凹槽203除暴露出半导体衬底200外，所述凹槽203还暴露出隔离结构201的部分侧壁，所述凹槽203具有不完整的Σ形。

本实施例中，隔离结构201的填充材料为氧化硅，那么所述凹槽203暴露出的隔离结构201侧壁的材料也为氧化硅。

在其他实施例中，隔离结构的材料为氮氧化硅时，由于在形成凹槽之前，隔离结构和衬底会经历一道或多道退火处理，在退火处理的高温环境下，隔离结构中的氧原子会与衬底中的硅原子相结合形成新的化学键，使得隔离结构和衬底之间的界面处的材料为氧化硅，也可以理解为：与衬底交界的部分厚度的隔离结构转化成了热氧化层，其中，热氧化层的材料为氧化硅，因此凹槽暴露出的隔离结构侧壁的材料也为氧化硅。

请参考图4，对所述暴露出的隔离结构201侧壁进行氮化处理，在所述隔离结构201侧壁表面形成抗腐蚀层204。

后续会对凹槽203的底部和侧壁表面进行清洗处理，以去除刻蚀形成凹槽203的刻蚀工艺带来的杂质；若凹槽203暴露出的隔离结构201的侧壁表面的材料为氧化硅，后续的清洗处理对氧化硅材料的刻蚀速率很大，容易对隔离结构201造成较大程度的刻蚀，导致隔离结构201的宽度尺寸减小，影响隔离结构201的电隔离性能，并且凹槽203的侧壁表面界面性能变差，不利于后续形成高质量的应力层。

为此，本实施例在进行清洗处理之前，对暴露出的隔离结构201侧壁进行氮化处理，在所述隔离结构201侧壁表面形成抗腐蚀层204，使得在后续进行清洗处理后隔离结构201的宽度尺寸仍保持不变，防止半导体器件发生漏电或击穿，并且凹槽203暴露出的隔离结构201侧壁表面具有良好的表面性能，为后续形成高质量的应力层提供工艺基础。

本实施例中所述抗腐蚀层204还位于隔离结构201的顶部表面，避免在清洗处理过程中隔离结构201的厚度减小，从而进一步保证隔离结构201的电隔离效果。

在对暴露出的隔离结构201进行氮化处理后，在隔离结构201侧壁表面和顶部表面形成抗腐蚀层204，所述抗腐蚀层204内具有较大含量的氮原子，可以增强隔离结构201的稳定性，降低隔离结构201被后续清洗处理工艺刻蚀的速率，使得隔离结构201的宽度尺寸以及厚度尺寸几乎保持不变，保证隔离结构201具有良好的电隔离性能；且对隔离结构201掺杂氮原子，不会影响隔离结构201电隔离的相邻器件区的能力。

所述抗腐蚀层204的材料为含氮氧化硅。若抗腐蚀层204中的氮原子含量过低，则后续清洗处理对抗腐蚀层204的刻蚀速率仍然较大，抗腐蚀层204起到的减小清洗处理的刻蚀速率的效果较差；若抗腐蚀层204中的氮原子含量过高，那么后续再外延形成应力层的过程中，应力层将难以在隔离结构201侧壁表面外延，容易造成隔离结构201与应力层之间的界面缺陷多甚至造成较大的空隙。

为此，本实施例的抗腐蚀层204中，氮原子浓度为5E12atom/cm²至1E16atom/cm²。

采用等离子体氮掺杂法、快速热氮化法或SPA氮化法(SlotPlaneAntennaNitridation)进行所述氮化处理。

在一个实施例中，所述等离子体氮掺杂法为去耦合等离子体氮掺杂法；采用去耦合等离子体氮掺杂法进行氮化处理时，氮化处理的工艺参数为：反应气体包括N₂、NH₃、NO或N₂O，温度为0摄氏度至800摄氏度，腔室压强为5毫托至50托，功率为400瓦至4000瓦。还可以向氮化处理腔室内通入Ar或He。

在其他实施例中，采用快速热氮化法进行氮化处理时，氮化处理的工艺参数为：反应气体包括NH₃、NO或N₂O，温度为600摄氏度至1100摄氏度，时间为5秒至180秒，腔室压强为0.5托至760托。还可以向氮化处理腔室内通入N2、Ar或He。

在进行所述氮化处理之前、形成所述凹槽之后，还可以包括步骤：在所述凹槽底部表面、以及靠近栅极结构的侧壁表面形成有机材料层。在形成所述抗腐蚀层之后、进行清洗处理之前，去除所述有机材料层。所述有机材料层能够避免对凹槽底部以及靠近栅极结构的侧壁进行氮化处理，避免氮原子对半导体器件的电学性能带来不良影响；同时，由于凹槽底部和靠近栅极结构侧壁表面未进行氮化处理，因此凹槽底部和靠近栅极结构侧壁表面具有良好的晶格结构，更有利于提高后续生长致密度高性能优越的应力层。

所述有机材料层的材料为光刻胶或有机抗反射材料；采用灰化工艺去除所述有机材料层。并且即使灰化工艺会在凹槽底部和侧壁表面残留杂质，后续的清洗处理能够将灰化工艺带来的杂质去除。

请参考图5，对所述凹槽203的底部和侧壁表面进行清洗处理。

所述清洗处理的作用为：首先，在刻蚀形成凹槽203后，凹槽203的侧壁和表面残留了杂质，例如，氧离子、氮离子、碳离子或其他有机杂质，若不将所述杂质清除，则会影响后续形成应力层的质量；其次，凹槽203表面的Si-H键越多，在凹槽203内形成应力层的质量越高，所述清洗处理有利于形成Si-H键，且所述清洗处理时间越长，凹槽203表面的Si-H键越多，越有利于提高后续形成应力层的质量，从而提高作用于沟道区中的应力，提高半导体器件的载流子迁移率，进而提高半导体器件的驱动电流。

采用湿法刻蚀工艺进行所述清洗处理，湿法刻蚀工艺的刻蚀液体包括氢氟酸溶液、含硫酸的双氧水溶液、含氨水和过氧化氢的水溶液、或含氯化氢和过氧化氢的水溶液。还可以通过SiCoNi刻蚀系统执行所述清洗处理，向刻蚀系统内通入的刻蚀气体包括NH₃和HF，所述刻蚀气体还可以包括N₂、He或Ar。

当采用氢氟酸溶液对凹槽203进行清洗处理时，不仅能够将凹槽203中的杂质清洗去除，且由于氢氟酸溶液中含有氢原子，氢原子与凹槽203表面和侧壁的Si发生键合，形成Si-H键，所述Si-H键有利于提高后续形成应力层的质量。

当采用SiCoNi工艺进行清洗处理时，所述SiCoNi工艺为干法刻蚀工艺，且刻蚀气体为NF₃和NH₃，刻蚀气体中H原子与凹槽203中的Si原子键合形成Si-H键。

在本发明实施例中，由于在进行清洗处理之前，对隔离结构201的顶部表面进行了氮化处理，对凹槽203暴露出的隔离结构201侧壁表面进行了氮化处理，从而在隔离结构201的顶部表面和暴露出的侧壁表面形成了抗腐蚀层204；由于抗腐蚀层204的存在，使得清洗处理对隔离结构201的刻蚀速率非常小甚至为零，避免隔离结构201被清洗处理工艺刻蚀，因此在清洗处理过程中隔离结构201的宽度尺寸和厚度尺寸几乎保持不变，有利于提高半导体器件的可靠性，防止发生半导体器件的击穿或漏电。

同时，由于凹槽203暴露出的隔离结构201侧壁表面未被刻蚀，使得所述隔离结构201侧壁表面界面性能好，为后续形成高质量的应力层提供良好基础。

请参考图6，形成填充满所述凹槽203(参考图5)的应力层205。

所述应力层205为半导体器件的沟道区提供应力，从而增加半导体器件的载流子迁移率，提高半导体器件的驱动电流。

采用选择性外延工艺形成所述应力层205。

所述应力层205的材料为SiGe、SiGeB、SiC或SiCP。具体的，形成的半导体器件为NMOS器件时，所述应力层205的材料为SiC或SiCP，所述应力层205的材料中C原子百分比为1％至10％；形成的半导体器件为PMOS器件时，所述应力层205的材料为SiGe或SiGeB，所述应力层205的材料中Ge原子百分比为10％至55％。

作为一个实施例，所述应力层205的材料为SiGe，则采用选择性外延工艺形成所述应力层205的工艺参数为：向反应腔室内通入硅源气体、锗源气体、HCl和H₂，所述硅源气体为SiH₄或SiH₂Cl₂，所述锗源气体为GeH₄，其中硅源气体流量为1sccm至1000sccm，锗源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为600度至1000度。

在另一实施例中，所述应力层205的材料为SiC，所述选择性外延工艺的工艺参数为：向反应腔室内通入硅源气体、碳源气体、HCl和H₂，所述锗源气体为SiH₄或SiH₂Cl₂，所述碳源气体为CH₄、CH₂Cl₂、CH₃Cl，其中，锗源气体流量为1sccm至1000sccm，碳源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为650度至850度。

在对凹槽203进行清洗处理后，凹槽203表面的杂质被清洗去除，因此，在凹槽204内形成的应力层205致密度好，应力层205与凹槽203表面的界面态良好；且在对凹槽203进行清洗处理后，凹槽203表面具有较多的Si-H键，Si-H键越多，越有利于形成高质量的应力层205。

同时，由于本实施例清洗处理过程中未对隔离结构201侧壁进行刻蚀，因此隔离结构201侧壁表面性能良好，有利于形成高质量的应力层205。

本实施例中，以所述应力层205为单层结构作示范性说明。在本发明其他实施例中，所述应力层可以为多层结构，包括位于凹槽底部和侧壁的种子层、位于种子层表面的渐变层以及位于渐变层表面的体层。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体器件的形成方法，其特征在于，包括：

提供具有隔离结构的衬底；

在所述相邻隔离结构之间的部分衬底表面形成栅极结构；

在所述栅极结构两侧的衬底内形成凹槽，且所述凹槽暴露出隔离结构的侧壁；

对所述暴露出的隔离结构侧壁进行氮化处理，在所述隔离结构侧壁表面形成抗腐蚀层；

在形成所述抗腐蚀层之后，对所述凹槽的底部和侧壁表面进行清洗处理；

形成填充满所述凹槽的应力层。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述抗腐蚀层还位于隔离结构的顶部表面。

3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述隔离结构的填充材料为氧化硅或氮氧化硅。

4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽暴露出的隔离结构侧壁的材料为氧化硅；所述抗腐蚀层的材料为含氮氧化硅。

5.如权利要求1所述的半导体器件的形成方法，其特征在于，所述抗腐蚀层中，氮原子浓度为5E12atom/cm³至1E16atom/cm³。

6.如权利要求1所述的半导体器件的形成方法，其特征在于，采用等离子体氮掺杂法或快速热氮化法进行所述氮化处理。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，采用快速热氮化法进行氮化处理时，氮化处理的工艺参数为：反应气体包括NH₃、NO或N₂O，温度为600摄氏度至1100摄氏度，时间为5秒至180秒，腔室压强为0.5托至760托。

8.如权利要求6所述的半导体器件的形成方法，其特征在于，所述等离子体氮掺杂法为去耦合等离子体氮掺杂法。

9.如权利要求8所述的半导体器件的形成方法，其特征在于，采用去耦合等离子体氮掺杂法进行氮化处理时，氮化处理的工艺参数为：反应气体包括N₂、NH₃、NO或N₂O，温度为0摄氏度至800摄氏度，腔室压强为5毫托至50托，功率为400瓦至4000瓦。

10.如权利要求1所述的半导体器件的形成方法，其特征在于，在进行所述氮化处理之前、形成所述凹槽之后，还包括步骤：在所述凹槽底部表面、以及靠近栅极结构的侧壁表面形成有机材料层。

11.如权利要求10所述的半导体器件的形成方法，其特征在于，在形成所述抗腐蚀层之后、进行清洗处理之前，去除所述有机材料层。

12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述有机材料层的材料为光刻胶或有机抗反射材料。

13.如权利要求1所述的半导体器件的形成方法，其特征在于，采用湿法刻蚀工艺进行所述清洗处理。

14.如权利要求13所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体包括氢氟酸溶液、含硫酸的双氧水溶液、含氨水和过氧化氢的水溶液、或含氯化氢和过氧化氢的水溶液。

15.如权利要求1所述的半导体器件的形成方法，其特征在于，通过SiCoNi刻蚀系统执行所述清洗处理，向刻蚀系统内通入的刻蚀气体包括NH₃和HF。

16.如权利要求1所述的半导体器件的形成方法，其特征在于，采用选择性外延工艺形成所述应力层。

17.如权利要求16所述的半导体器件的形成方法，其特征在于，所述应力层的材料为SiGe、SiGeB、SiC或SiCP。

18.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外延工艺的具体工艺参数为：向反应腔室内通入硅源气体、锗源气体、HCl和H₂，所述硅源气体为SiH₄或SiH₂Cl₂，所述锗源气体为GeH₄，其中硅源气体流量为1sccm至1000sccm，锗源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为600度至1000度。

19.如权利要求1所述的半导体器件的形成方法，其特征在于，所述外延工艺的具体工艺参数为：向反应腔室内通入硅源气体、碳源气体、HCl和H₂，所述锗源气体为SiH₄或SiH₂Cl₂，所述碳源气体为CH₄、CH₂Cl₂、CH₃Cl，其中，锗源气体流量为1sccm至1000sccm，碳源气体流量为1sccm至1000sccm，HCl流量为1sccm至1000sccm，H₂流量为100sccm至50000sccm，反应腔室压强为1托至500托，反应腔室温度为650度至850度。

20.如权利要求1所述的半导体器件的形成方法，其特征在于，所述凹槽的剖面形状为U形、方形或Σ形。