CN1941297A - 制作应变硅晶体管的方法 - Google Patents
制作应变硅晶体管的方法 Download PDFInfo
- Publication number
- CN1941297A CN1941297A CN 200510107198 CN200510107198A CN1941297A CN 1941297 A CN1941297 A CN 1941297A CN 200510107198 CN200510107198 CN 200510107198 CN 200510107198 A CN200510107198 A CN 200510107198A CN 1941297 A CN1941297 A CN 1941297A
- Authority
- CN
- China
- Prior art keywords
- grid
- semiconductor substrate
- pmos
- carry out
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明是揭露一种制作应变硅晶体管的方法，该方法包括下列步骤：首先提供一半导体衬底，且该半导体衬底上包括至少一栅极结构。然后进行一蚀刻工艺，以于该栅极结构相对两侧的该半导体衬底中形成二凹槽，并对该半导体衬底进行一氧气冲洗(O2 flush)。接着对该半导体衬底进行一清洗工艺，然后进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作源极/漏极。
Description
技术领域
本发明涉及一种制作半导体晶体管的方法，尤其涉及一种利用选择性外延成长制作半导体晶体管的方法。
背景技术
选择性外延成长(selective epitaxial growth，SEG)技术主要是于一单晶基板表面形成一晶格排列与基板相同的外延层，其是应用于许多半导体元件的制作，例如具有增高式源极/漏极的晶体管以及应变硅金属氧化物半导体晶体管(strained-silicon MOS transistors)等。一般而言，选择性外延成长技术是先利用一表面清洗工艺完全地清除基板表面的原生氧化物(native oxide)或其它不纯物(impurity)，然后再于基板表面沉积外延层并使外延层沿着基板表面的晶格结构向上生长，而且由于基板表面的洁净程度是决定外延层的品质优劣，因此表面清洗工艺乃是选择性外延成长技术的关键。
请参考图1至图3，图1至图3为现有利用选择性外延成长制作一应变硅MOS晶体管的方法示意图。如图1所示，首先提供一半导体衬底10，例如一硅衬底，且半导体衬底10上包括一栅极结构12。其中，栅极结构12包括一栅极氧化层(gate oxide)14、一位于栅极氧化层14上的栅极16、一位于栅极16顶表面的覆盖层(cap layer)18以及一氧化物-氮化物-氧化物偏位间隙壁(ONO offset spacer)20。一般而言，栅极氧化层14是由二氧化硅(silicondioxide，SiO2)所构成，栅极16是由掺杂多晶硅(doped polysilicon)所构成，而覆盖层18则是由一氮化硅层所组成，用以保护栅极16。此外，栅极结构12所在的有源区(active area)外围的半导体衬底10内还环绕有一浅沟隔离(STI)22。
如图2所示，随后利用栅极结构12当作掩模来进行一蚀刻工艺，例如一各向异性干蚀刻，以于未被栅极16与间隙壁20覆盖的半导体衬底10中形成两深度约为400埃的凹槽24。接着如图3所示，待半导体衬底10完成湿式清洗步骤(wet cleaning step)之后，再进行一选择性外延成长工艺，以于凹槽24中填入一由锗化硅所构成的外延层26，分别形成该应变硅MOS晶体管的源极/漏极区域。
值得注意的是，一般在蚀刻凹槽24时，通常会于凹槽24表面残留一些不纯物，例如碳、氟以及氢等原子，而且这些不纯物(尤其是碳原子)往往会造成凹槽24表面无法生成外延层26。因此现有技术是于凹槽24形成后会再进行一表面清洗工艺，利用一含有硫酸、过氧化氢与去离子水的SPM混合溶液(sulfuric acid-hydrogen peroxide mixture，SPM)来去除凹槽24表面的不纯物质。然而，现有利用SPM混合溶液并无法有效清除残留于凹槽表面的原子，进而造成缺陷(defects)，甚至影响后续选择性外延的成长工艺。
发明内容
因此本发明的主要目的在于提供一种制作应变硅晶体管的方法，以改善现有技术无法于蚀刻工艺后完全清除衬底表面的残留物的问题。
根据本发明，揭露了一种制作应变硅晶体管的方法，该方法包括下列步骤：首先提供一半导体衬底，且该半导体衬底上包括有至少一栅极结构。然后进行一蚀刻工艺，以于该栅极结构相对两侧的该半导体衬底中形成二凹槽，并对该半导体衬底进行一氧气冲洗(O2 flush)。接着对该半导体衬底进行一清洗工艺，然后进行一选择性外延成长(selective epitaxial growth，SEG)工艺，以于该些凹槽内分别形成一外延层，当作源极/漏极。
根据本发明，还揭露一种制作应变硅晶体管的方法，包括下列步骤：首先提供一半导体衬底，该半导体衬底上包括有至少一栅极结构。然后进行一蚀刻工艺，以于该栅极结构相对两侧的该半导体衬底内形成二凹槽，并利用一含有臭氧的清洗溶液来进行一清洗工艺，来去除该半导体衬底上的蚀刻残留物。最后进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作源极/漏极。
根据本发明，还揭露一种制作应变硅互补式金属氧化物半导体(strained-silicon CMOS)晶体管的方法，该方法包括下列步骤：首先提供一半导体衬底，该半导体衬底具有一NMOS晶体管区以及一PMOS晶体管区，且于该NMOS晶体管区及该PMOS晶体管区上各形成有一NMOS栅极以及一PMOS栅极。然后于该半导体衬底表面形成一牺牲层并覆盖该NMOS栅极及该PMOS栅极，接着进行一第一蚀刻工艺，蚀刻该PMOS晶体管区的部分该牺牲层，以于该PMOS栅极周围形成一间隙壁。随后利用该牺牲层、该PMOS栅极与该间隙壁当作掩模进行一第二蚀刻工艺，以于该PMOS栅极与该间隙壁相对两侧的该半导体衬底内形成二凹槽。然后对该半导体衬底进行一氧气冲洗(O2 flush)，并对该半导体衬底进行一清洗工艺。接着进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作该PMOS晶体管的源极/漏极。最后去除该牺牲层及该间隙壁，并形成该NMOS晶体管的源极/漏极。
根据本发明，还揭露一种制作应变硅互补式金属氧化物半导体(strained-silicon CMOS)晶体管的方法，该方法包括下列步骤：首先提供一半导体衬底，该半导体衬底具有一NMOS晶体管区以及一PMOS晶体管区，且于该NMOS晶体管区及该PMOS晶体管区上各形成有一NMOS栅极以及一PMOS栅极。然后于该半导体衬底表面形成一牺牲层并覆盖该NMOS栅极及该PMOS栅极，接着进行一第一蚀刻工艺，蚀刻该PMOS晶体管区的部分该牺牲层，以于该PMOS栅极周围形成一间隙壁。随后利用该牺牲层、该PMOS栅极与该间隙壁当作掩模进行一第二蚀刻工艺，以于该PMOS栅极与该间隙壁相对两侧的该半导体衬底内形成二凹槽。然后利用一含有臭氧的清洗溶液来进行一清洗工艺，用以去除该半导体衬底上的蚀刻残留物，并进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作该PMOS晶体管的源极/漏极。最后去除该牺牲层及该间隙壁，并形成该NMOS晶体管的源极/漏极。
由于本发明是于蚀刻完应变硅MOS晶体管的源极/漏极预定区域后进行一原位(in-situ)氧气冲洗并配合一湿式清洗溶液，或直接利用含有臭氧的清洗溶液来进行非原位(ex-situ)的湿式清洗步骤(wet cleaning step)，因此能有效清除残留于半导体衬底表面上的碳原子等杂质，并同时平坦化经过蚀刻工艺后的凹槽表面，进而确保后续选择性外延成长工艺的良率。
附图说明
图1至图3为现有利用选择性外延成长制作一晶体管的方法示意图；
图4至图6为本发明制作一应变硅PMOS晶体管的方法示意图；
图7至图10为本发明制作一应变硅CMOS晶体管的方法示意图。
主要元件符号说明
10 半导体衬底 12 栅极结构
14 栅极氧化层 16 栅极
18 覆盖层 20 间隙壁
22 浅沟隔离 24 凹槽
26 外延层 60 半导体衬底
62 浅沟隔离 63 栅极结构
64 栅极氧化层 66 栅极
68 覆盖层 70 间隙壁
72 凹槽 74 外延层
80 半导体衬底 82 NMOS晶体管区
84 PMOS晶体管区 86 浅沟隔离
88 NMOS栅极 90 PMOS栅极
92 覆盖层 94 栅极介电层
100 牺牲层 102 光致抗蚀剂层
104 间隙壁 106 凹槽
108 外延层 110 源极/漏极
具体实施方式
请参照图4至图6，图4至图6为本发明制作一应变硅PMOS晶体管的方法示意图。如图4所示，首先提供一半导体衬底60，例如一硅晶片(wafer)或一硅覆绝缘(SOI)衬底，且半导体衬底60上包括一栅极结构63。其中，栅极结构63包括一栅极介电层64、一位于栅极介电层64上的栅极66、一位于栅极66顶表面的覆盖层68以及一氧化物-氮化物-氧化物偏位间隙壁(ONO offset spacer)70。一般而言，栅极介电层64可为一利用热氧化或沉积等工艺所形成的氧化硅层所构成，而覆盖层68则可由一用以保护栅极66的氮化硅层或多晶金属硅化物(polycide)所组成。此外，栅极结构63所在的有源区(AA)外围的半导体衬底60内还环绕一浅沟隔离(STI)62。
接着如图5所示，利用栅极结构63当作掩模来进行一蚀刻工艺，例如一各向异性干蚀刻，以于栅极结构63相对两侧的半导体衬底60中形成二深度约为400埃的凹槽72，随后再于此蚀刻工艺的工艺室(process chamber)中，利用一氧气冲洗(flush)来对半导体衬底60进行一原位(in-situ)清洗工艺。最后，将半导体衬底60移出此工艺室，并利用一含有硫酸(H2SO4)、过氧化氢(H2O2)与去离子水的SPM混合溶液(sulfuric acid-hydrogen peroxide mixture，SPM)以及一含有氢氧化铵(NH4OH)、过氧化氢(H2O2)的RCA标准清洗溶液SC1的清洗溶液来去除半导体衬底60表面的蚀刻残留物。
除此之外，本发明又可于凹槽72形成后，直接利用一含有臭氧的清洗溶液来进行一非原位(ex-situ)清洗工艺。在本发明的优选实施例中，该可包括臭氧的清洗溶液包括有RCA标准清洗溶液SC1、SPM混合溶液以及溶有臭氧的去离子水(deionized water+O3，DI-O3)。
值得注意的是，由于一般在进行先前所述形成间隙壁70的回蚀刻工艺以及蚀刻凹槽72的各向异性蚀刻工艺时，往往会于半导体衬底60表面附着一些蚀刻残留物、高分子杂质等不纯物质或碳、氟、氢等原子，进而影响后续外延层的形成。因此本发明是利用上述的原位(in-situ)氧气冲洗并配合一湿式清洗溶液，或直接利用含有臭氧的清洗溶液来进行非原位(ex-situ)的湿式清洗步骤(wet cleaning step)，以有效清除残留于半导体衬底60表面上的碳原子等杂质，并同时平坦化经过蚀刻工艺后的凹槽表面，进而确保后续选择性外延成长工艺的良率。
如图6所示，在完成清洗工艺之后，随即进行一选择性外延成长(SEG)工艺，以于凹槽72中填入一由锗化硅(SixGe1-x，其中0＜x＜1)所构成的外延层74，分别用来当作本发明的应变硅PMOS晶体管的源极/漏极区域。一般而言，在进行选择性外延成长工艺时，填入源极/漏极预定区域的锗化硅虽能增进应变硅PMOS的空穴迁移率，但也会同时折损NMOS的电子迁移率，进而影响晶体管的效能。因此在本实施中，应变硅MOS晶体管为一PMOS晶体管。
请参照图7至图10，图7至图10为本发明制作一应变硅CMOS晶体管的方法示意图。如图7所示，首先提供一个以浅沟隔离86分隔出NMOS晶体管区82以及PMOS晶体管区84的半导体衬底80，且该NMOS晶体管区82以及该PMOS晶体管区84上分别具有一NMOS栅极88以及一PMOS栅极90，以及一设置于各栅极88、90与半导体衬底80中的栅极介电层94。接着于NMOS栅极88与PMOS栅极90的顶部及侧壁表面分别形成一由硅氧层与氮化硅层所构成的覆盖层92。然后进行一化学气相沉积工艺，以于半导体衬底80表面形成一由氧化硅所构成的牺牲层100并覆盖在NMOS栅极88以及PMOS栅极90之上。随后进行一光致抗蚀剂涂布、曝光、显影工艺，用以形成一图案化的光致抗蚀剂层102并覆盖整个NMOS晶体管区82。
如同先前所述，由于后续在进行选择性外延成长工艺时，填入于源极/漏极区域的锗化硅将会折损NMOS的电子迁移率，进而影响NMOS晶体管的效能，因此本实施例是利用牺牲层100以及图案化的光致抗蚀剂层102，来保护不需进行选择性外延成长工艺的NMOS晶体管区82，以避免后续填入锗化硅时对NMOS造成不良的影响。
如图8所示，随后进行一回蚀刻工艺来蚀刻部分的牺牲层100，以于PMOS栅极90周围形成一间隙壁104。由于位于NMOS晶体管区82的牺牲层100是由先前沉积的光致抗蚀剂层102所保护，因此NMOS栅极88周围于该回蚀刻工艺后并不会如同PMOS栅极90般形成间隙壁。
接着如图9所示，在去除光致抗蚀剂层102之后，利用牺牲层100、覆盖层92、PMOS栅极90与间隙壁104当作蚀刻掩模来进行一各向异性蚀刻工艺，以于PMOS栅极90与间隙壁104相对两侧的半导体衬底80内形成二深度约为500埃的凹槽106。如同先前所述，由于在进行形成间隙壁104的回蚀刻工艺以及蚀刻凹槽106的各向异性蚀刻工艺后，往往会于半导体衬底80表面残留一些蚀刻残留物、高分子杂质等不纯物质或碳、氟、氢等原子，尤其是蚀刻凹槽106的各向异性蚀刻工艺，更是进而影响后续外延层形成的重要关键。因此本发明可于进行上述的蚀刻工艺后，立即于该蚀刻工艺的工艺室中，利用一氧气冲洗来对半导体衬底80进行一原位清洗工艺。最后再将半导体衬底80移出此工艺室，并利用一含有硫酸(H2SO4)、过氧化氢(H2O2)与去离子水的SPM混合溶液(SPM)以及一含有氨水(NH4OH)、过氧化氢(H2O2)的RCA标准清洗溶液SC1的清洗溶液来去除半导体衬底80表面的蚀刻残留物。
除此之外，本发明又可于凹槽106形成后，直接将半导体衬底80移出工艺室，再利用一含有臭氧的清洗溶液来对半导体衬底80表面进行一非原位清洗工艺。在本发明的优选实施例中，该含有臭氧的清洗溶液包括有RCA标准清洗溶液SC1、SPM混合溶液以及溶有臭氧的去离子水(deionized water+O3，DI-O3)。
如图10所示，接着进行一选择性外延成长工艺，以于PMOS晶体管区84内的二凹槽106中分别填入由锗化硅所组成的外延层108，以形成PMOS晶体管的源极/漏极区域。最后再移除覆盖于NMOS栅极88上的牺牲层100与PMOS栅极90侧壁周围的间隙壁104，并利用一掩模覆盖PMOS晶体管区84来进行一离子注入工艺，以形成NMOS晶体管的源极/漏极110。
有别于现有制作MOS晶体管的方法，本发明是于蚀刻完应变硅MOS晶体管的源极/漏极预定区域之后，随即进行一原位(in-situ)氧气冲洗并配合一湿式清洗溶液，或利用含有臭氧的清洗溶液来进行非原位(ex-situ)的湿式清洗步骤(wet cleaning step)，以有效清除残留于半导体衬底80表面上的碳原子等杂质，并同时平坦化经过蚀刻工艺后的凹槽表面，进而确保后续选择性外延成长工艺的良率。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (27)
1.一种制作应变硅晶体管的方法，该方法包括下列步骤：
提供一半导体衬底，且该半导体衬底上包括至少一栅极结构；
进行一蚀刻工艺，以于该栅极结构相对两侧的该半导体衬底中形成二凹槽；
对该半导体衬底进行一氧气冲洗；
对该半导体衬底进行一清洗工艺；以及
进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作源极/漏极。
2.如权利要求1所述的方法，其中该栅极结构还包括：
一栅极介电层；
一栅极，位于该栅极介电层之上；
一覆盖层，位于该栅极之上；以及
一氧化物-氮化物-氧化物偏位间隙壁。
3.如权利要求1所述的方法，其中该氧气冲洗为一原位步骤，实施于该蚀刻工艺的工艺室中。
4.如权利要求1所述的方法，其中该清洗工艺的清洗溶液包括硫酸、过氧化氢、与去离子水的SPM混合溶液及RCA标准清洗溶液，用以去除该半导体衬底表面的蚀刻残留物。
5.如权利要求1所述的方法，其中该外延层包括锗化硅(SixGe1-x，其中0＜x＜1)。
6.如权利要求1所述的方法，其中该应变硅晶体管包括P型金属氧化物半导体晶体管。
7.一种制作应变硅晶体管的方法，包括以下步骤：
提供一半导体衬底，该半导体衬底上包括至少一栅极结构；
进行一蚀刻工艺，以于该栅极结构相对两侧的该半导体衬底内形成二凹槽；
利用一含有臭氧的清洗溶液来进行一清洗工艺，用以去除该半导体衬底上的蚀刻残留物；以及
进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作源极/漏极。
8.如权利要求7所述的方法，其中该栅极结构还包括：
一栅极介电层；
一栅极，位于该栅极介电层之上；
一覆盖层，位于该栅极之上；以及
一氧化物-氮化物-氧化物偏位间隙壁。
9.如权利要求7所述的方法，其中该清洗工艺为一非原位清洗工艺。
10.如权利要求7所述的方法，其中该含有臭氧的清洗溶液包括RCA标准清洗溶液、SPM混合溶液以及溶有臭氧的去离子水。
11.如权利要求7所述的方法，其中该外延层包括锗化硅(SixGe1-x，其中0＜x＜1)。
12.如权利要求7所述的方法，其中该应变硅晶体管包括PMOS晶体管。
13.一种制作应变硅互补式金属氧化物半导体晶体管的方法，该方法包括下列步骤：
提供一半导体衬底，该半导体衬底具有一NMOS晶体管区以及一PMOS晶体管区，且于该NMOS晶体管区及该PMOS晶体管区上各形成有一NMOS栅极以及一PMOS栅极；
于该半导体衬底表面形成一牺牲层并覆盖该NMOS栅极及该PMOS栅极；
进行一第一蚀刻工艺，蚀刻该PMOS晶体管区的部分该牺牲层，以于该PMOS栅极周围形成一间隙壁；
利用该牺牲层、该PMOS栅极与该间隙壁当作掩模进行一第二蚀刻工艺，以于该PMOS栅极与该间隙壁相对两侧的该半导体衬底内形成二凹槽；
对该半导体衬底进行一氧气冲洗；
对该半导体衬底进行一清洗工艺；
进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作该PMOS晶体管的源极/漏极；
去除该牺牲层及该间隙壁；以及
形成该NMOS晶体管的源极/漏极。
14.如权利要求13所述的方法，其中该NMOS栅极、该PMOS栅极与该半导体衬底之间均还包括有一栅极介电层，且该NMOS栅极及该PMOS栅极表面皆形成有一覆盖层。
15.如权利要求14所述的方法，其中该覆盖层包括一硅氧层与一氮化硅层，而该牺牲层包括一硅氧层。
16.如权利要求13所述的方法，其中该氧气冲洗为一原位步骤，实施于该第二蚀刻工艺的工艺室中。
17.如权利要求13所述的方法，其中该清洗工艺的清洗溶液包括SPM混合溶液及RCA标准清洗溶液，用以去除该半导体衬底上的蚀刻残留物。
18.如权利要求13所述的方法，其中该外延层包括锗化硅。
19.如权利要求13所述的方法，其中在进行该第一蚀刻工艺之前，还包括一光致抗蚀剂层的形成步骤，用以覆盖该NMOS晶体管区。
20.如权利要求13所述的方法，其中形成该NMOS晶体管的该源极/漏极的步骤是利用一离子注入工艺。
21.一种制作应变硅互补式金属氧化物半导体晶体管的方法，该方法包括下列步骤：
提供一半导体衬底，该半导体衬底具有一NMOS晶体管区以及一PMOS晶体管区，且于该NMOS晶体管区及该PMOS晶体管区上各形成有一NMOS栅极以及一PMOS栅极；
于该半导体衬底表面形成一牺牲层并覆盖该NMOS栅极及该PMOS栅极；
进行一第一蚀刻工艺，蚀刻该PMOS晶体管区的部分该牺牲层，以于该PMOS栅极周围形成一间隙壁；
利用该牺牲层、该PMOS栅极与该间隙壁当作掩模进行一第二蚀刻工艺，以于该PMOS栅极与该间隙壁相对两侧的该半导体衬底内形成二凹槽；
利用一含有臭氧的清洗溶液来进行一清洗工艺，用以去除该半导体衬底上的蚀刻残留物；
进行一选择性外延成长工艺，以于该些凹槽内分别形成一外延层，当作该PMOS晶体管的源极/漏极；
去除该牺牲层及该间隙壁；以及
形成该NMOS晶体管的源极/漏极。
22.如权利要求21所述的方法，其中该NMOS栅极、该PMOS栅极与该半导体衬底之间均还包括有一栅极介电层，且该NMOS栅极及该PMOS栅极表面皆形成有一覆盖层。
23.如权利要求21所述的方法，其中该覆盖层包括一硅氧层与一氮化硅层，而该牺牲层包括一硅氧层。
24.如权利要求21所述的方法，其中该含有臭氧的清洗溶液包括RCA标准清洗溶液、SPM混合溶液以及溶有臭氧的去离子水。
25.如权利要求21所述的方法，其中该外延层包括锗化硅。
26.如权利要求21所述的方法，其中在进行该第一蚀刻工艺之前，还包括一光致抗蚀剂层的形成步骤，用以覆盖该NMOS晶体管区。
27.如权利要求21所述的方法，其中形成该NMOS晶体管的该源极/漏极的步骤是利用一离子注入工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101071984A CN100514579C (zh) | 2005-09-28 | 2005-09-28 | 制作应变硅晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101071984A CN100514579C (zh) | 2005-09-28 | 2005-09-28 | 制作应变硅晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1941297A true CN1941297A (zh) | 2007-04-04 |
| CN100514579C CN100514579C (zh) | 2009-07-15 |
Family
ID=37959310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101071984A Active CN100514579C (zh) | 2005-09-28 | 2005-09-28 | 制作应变硅晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100514579C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719971A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN111218715A (zh) * | 2019-11-28 | 2020-06-02 | 上海华力集成电路制造有限公司 | 应变硅成长于不同版图特征下的改善方法 |
-
2005
- 2005-09-28 CN CNB2005101071984A patent/CN100514579C/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105719971A (zh) * | 2014-12-04 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105719971B (zh) * | 2014-12-04 | 2019-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN108630526A (zh) * | 2018-05-03 | 2018-10-09 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN108630526B (zh) * | 2018-05-03 | 2020-11-06 | 武汉新芯集成电路制造有限公司 | 一种改善层间介质层空洞的方法 |
| CN111218715A (zh) * | 2019-11-28 | 2020-06-02 | 上海华力集成电路制造有限公司 | 应变硅成长于不同版图特征下的改善方法 |
| CN111218715B (zh) * | 2019-11-28 | 2021-04-13 | 上海华力集成电路制造有限公司 | 应变硅成长于不同版图特征下的改善方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100514579C (zh) | 2009-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11664376B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7491615B2 (en) | Method of fabricating strained-silicon transistors and strained-silicon CMOS transistors | |
| US8598661B2 (en) | Epitaxial process for forming semiconductor devices | |
| US8283226B2 (en) | Method for manufacturing semiconductor device | |
| KR101600553B1 (ko) | 에피택셜 성장된 스트레스-유도 소오스 및 드레인 영역들을 가지는 ｍｏｓ 디바이스들의 제조 방법 | |
| CN1507056A (zh) | 半导体器件结构及其制造方法 | |
| CN1825569A (zh) | 改善非易失存储器元件擦除的制造方法 | |
| CN1725470A (zh) | 制造快闪存储器元件的方法 | |
| US8993445B2 (en) | Selective removal of gate structure sidewall(s) to facilitate sidewall spacer protection | |
| US20070287244A1 (en) | ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS | |
| US20030219938A1 (en) | CMOS gate electrode using selective growth and a fabrication method thereof | |
| CN100514579C (zh) | 制作应变硅晶体管的方法 | |
| CN101894799B (zh) | 提高nmos晶体管电子迁移率的方法 | |
| US20070284668A1 (en) | CMOS S/D SiGe DEVICE MADE WITH ALTERNATIVE INTEGRATION PROCESS | |
| JPH07202179A (ja) | 半導体ｍｏｓトランジスタの製造方法 | |
| CN105097457A (zh) | 半导体器件的形成方法 | |
| TWI585861B (zh) | 具有磊晶成長之應力引發源極與汲極區之金氧半導體裝置的製造方法 | |
| US20120241866A1 (en) | Transistor structure and manufacturing method which has channel epitaxial equipped with lateral epitaxial structure | |
| KR100678465B1 (ko) | 선택적인 에피택셜 반도체층의 형성방법 | |
| JP6083150B2 (ja) | 半導体装置の製造方法 | |
| CN1933113A (zh) | 形成硅锗源漏结构的集成工艺方法 | |
| CN101593728B (zh) | 具有应力膜的互补金属氧化物半导体器件及其制造方法 | |
| US20150087127A1 (en) | Mosfet with source side only stress | |
| CN1207759C (zh) | 一种防止mos晶体管发生栅极贫化现象的方法 | |
| CN1933181A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |