CN101894799B - 提高nmos晶体管电子迁移率的方法 - Google Patents
提高nmos晶体管电子迁移率的方法 Download PDFInfo
- Publication number
- CN101894799B CN101894799B CN 200910085435 CN200910085435A CN101894799B CN 101894799 B CN101894799 B CN 101894799B CN 200910085435 CN200910085435 CN 200910085435 CN 200910085435 A CN200910085435 A CN 200910085435A CN 101894799 B CN101894799 B CN 101894799B
- Authority
- CN
- China
- Prior art keywords
- etching
- stop layer
- stress film
- etching stop
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种提高NMOS电子迁移率的方法，所述方法包括下列步骤：提供CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管；在所述NMOS晶体管和PMOS晶体管表面利用化学气相淀积的方法沉积刻蚀停止层；在所述刻蚀停止层表面沉积应力膜；在所述应力膜表面形成掩模图案，所述掩模图案覆盖所述NMOS晶体管表面的应力膜并露出所述PMOS晶体管表面的应力膜；进行刻蚀，露出PMOS晶体管表面；对具有所述刻蚀停止层和所述应力膜的CMOS器件进行高温退火；刻蚀去除所述应力膜和所述刻蚀停止层。该方法降低了CMOS器件中PMOS晶体管和NMOS晶体管表面存在的损伤缺陷。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及提高NMOS晶体管电子迁移率的方法。
背景技术
在半导体制造工业里，已知在掺杂区上形成应力膜可向其下层的掺杂区产生机械应力，从而使得掺杂区内产生应力来增加相关半导体元件的速度。这样的应力增进了掺杂杂质的迁移率。迁移率增加的掺杂杂质或电荷载流子可使半导体元件，例如晶体管，有更高的运转速度，因此各种适当应用中使用应力膜是有益的。
在过去的十几年之间，利用缩减金属氧化物半导体场效应晶体管(Metal-oxide-semiconductor Field-effect Transistors，MOSFET)尺寸的方式，借以持续地改善集成电路的每一功能元件的操作速度、效能表现、电路的元件密度以及成本，缩减的方法主要包括缩小栅极长度以及栅极氧化层的厚度。为了进一步提升晶体管的效能，利用位于半导体衬底中一部分的应变通道区域来制造MOSFET元件。对于互补金属氧化物半导体场效应晶体管(CMOS)而言，以NMOS晶体管或是PMOS晶体管来说，使用应变通道区域可以提高载流子的迁移率，以增加元件的效能。公开号为“CN1770425A”的中国专利中公开了一种具有区域化应力结构的金属氧化物半导体场效应晶体管，该金属氧化物半导体场效应晶体管在沿着源极一漏极的方向上，于NMOS晶体管的n型通道中形成拉伸应变(Tensile Strain)的薄膜，可以增加电子的迁移率。图1为现有的具有拉伸应变的薄膜的CMOS器件的结构示意图。如图1所示，在NMOs晶体管10上形成拉伸应变(Tensile Strain)的薄膜11，可以增加电子的迁移率。在后续的工艺中通常在该薄膜11上形成层间介质层，然后该薄膜11可以作为刻蚀层间介质层的停止层。
对于65nm以下的技术领域，通常会在形成上述薄膜11之前，通过在CMOS器件上生长一层具有高拉伸应力的应力膜，然后选择性刻蚀掉PMOS区域的应力膜，保留NMOS区域的应力膜。最后再经过高温退火把这种高的拉伸应力记忆到NMOS中，然后把应力膜去除，从而更大程度上增加电子的迁移速度。
但是，在对上述方法形成的CMOS器件测试中发现，在PMOS晶体管和NMOS晶体管的栅极以及源/漏极表面容易存在损伤缺陷。
发明内容
本发明的目的是提供了提高NMOS晶体管电子迁移率的方法，降低了CMOS器件中PMOS晶体管和NMOS晶体管表面存在的损伤缺陷。
为了达到上述目的，本发明提供了一种提高NMOS晶体管电子迁移率的方法，所述方法包括下列步骤：
提供CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管；
在所述NMOS晶体管和PMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
在所述应力膜表面形成掩模图案，所述掩模图案覆盖所述NMOS晶体管表面的应力膜并露出所述PMOS晶体管表面的应力膜；
进行刻蚀，露出PMOS晶体管表面；
对具有所述刻蚀停止层和所述应力膜的CMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层。
可选的，所述刻蚀的步骤包括：
进行第一刻蚀，去除所述PMOS晶体管表面的应力膜；
进行第二刻蚀，去除所述PMOS晶体管表面的刻蚀停止层。
可选的，化学气相淀积方法为热分解化学气相淀积方法。
可选的，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
可选的，所述刻蚀停止层的材料为氧化硅。
相应的，本发明还提供了一种提高NMOS晶体管电子迁移率的方法，所述方法包括下列步骤：
提供NMOS器件，所述NMOS器件包括NMOS晶体管；
在所述NMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
对具有所述刻蚀停止层和所述应力膜的NMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层。
可选的，化学气相淀积方法为热分解化学气相淀积方法。
可选的，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
可选的，所述刻蚀停止层的材料为氧化硅。
与现有技术相比，本发明具有以下优点：
本发明的技术方案中在形成应力膜之前先在CMOS器件表面长一层刻蚀停止层，然后再在刻蚀停止层表面形成应力膜。
因此一方面，由于刻蚀停止层和应力膜的材料不同，从而在刻蚀去除PMOS晶体管上的应力膜时，当刻蚀到刻蚀停止层时刻蚀速率发生变化，刻蚀过程出现拐点，从而可以更加精确地监控刻蚀过程，这样可以减小过刻蚀对PMOS晶体管的栅/源/漏极造成的损伤，从而提高了CMOS器件的质量。
另一方面，本发明采用化学气相淀积方法(CVD)形成刻蚀停止层，主要采用热分解化学气相沉积，包括低于大气压化学气相沉积(SACVD)和低压化学气相沉积(LPCVD)。该方式完全采用热分解方式，与传统的等离子增强化学气相沉积方式(PECVD)相比，没有使用等离子体，不会造成等离子损伤，进而造成阈值电压漂移，跨导退化，结漏电增加等现象。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1为现有的具有拉伸应变的薄膜的CMOS器件结构示意图；
图2-图3为本发明的提高NMOS晶体管电子迁移率的方法一实施例的流程图；
图4-图9为本发明的提高NMOS晶体管电子迁移率的方法一实施例的示意图；
图10为本发明的提高NMOS晶体管电子迁移率的方法另一实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
目前根据研究发现，对NMOS晶体管来说，使用应变通道区域可以提高载流子的迁移率，以增加元件的效能，因此通常在CMOS器件的NMOS晶体管上沿着源极一漏极的方向形成具有拉伸应变的薄膜来增加电子的迁移率，提高CMOS器件的效能。例如图1所示，在NMOS晶体管10上形成薄膜11，在后续的工艺中通常在该薄膜11上形成层间介质层，然后该薄膜11可以作为刻蚀层间介质层的停止层。对于65nm以下的技术领域，通常还会在形成上述薄膜11之前，通过在CMOS器件上生长一层具有高拉伸应力的应力膜，然后选择性刻蚀掉PMOS区域的应力膜，保留NMOS区域的应力膜。最后再经过高温退火把这种高的拉伸应力记忆到NMOS中，然后把应力膜去除，从而更大程度上增加电子的迁移速度。
但是，在对上述方法形成的CMOS器件测试中发现在NMOS晶体管和PMOS晶体管表面存在损伤缺陷。本发明的发明人研究后认为：一方面，传统技术中，在形成上述薄膜11之前，通过在CMOS器件上生长一层具有高拉伸应力的应力膜，然后选择性刻蚀掉PMOS区域的应力膜，保留NMOS区域的应力膜，在去除PMOS晶体管上的应力膜时，刻蚀过程不好控制，容易对PMOS器件造成损伤。
另一方面，传统技术中应力膜是采用增强型等离子体(PECVD)方法，直接长在CMOS器件的表面的一层应力膜，这种方法容易导致表面电势的产生，从而产生电流流经薄栅氧，而造成损伤，进而造成CMOS器件的阈值电压漂移，跨导退化，结漏电增加等现象。
因此，本发明提供了一种提高NMOS晶体管电子迁移率的方法，所述方法包括下列步骤：
提供CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管；
在所述NMOS晶体管和PMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
在所述应力膜表面形成掩模图案，所述掩模图案覆盖所述NMOS晶体管表面的应力膜并露出所述PMOS晶体管表面的应力膜；
进行刻蚀，露出PMOS晶体管表面；
对具有所述刻蚀停止层和所述应力膜的CMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层。
可选的，所述刻蚀的步骤包括：
进行第一刻蚀，去除所述PMOS晶体管表面的应力膜；
进行第二刻蚀，去除所述PMOS晶体管表面的刻蚀停止层。
可选的，化学气相淀积方法为热分解化学气相淀积方法。
可选的，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
可选的，所述刻蚀停止层的材料为氧化硅。
相应的，本发明还提供了一种提高NMOS晶体管电子迁移率的方法，所述方法包括下列步骤：
提供NMOS器件，所述NMOS器件包括NMOS晶体管；
在所述NMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
对具有所述刻蚀停止层和所述应力膜的NMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层。
可选的，化学气相淀积方法为热分解化学气相淀积方法。
可选的，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
可选的，所述刻蚀停止层的材料为氧化硅。本发明的技术方案中在形成应力膜之前先在CMOS器件表面长一层刻蚀停止层，然后再在刻蚀停止层表面形成应力膜，由于刻蚀停止层和应力膜的材料不同，从而在刻蚀去除PMOS晶体管上的应力膜时，当刻蚀到刻蚀停止层时刻蚀速率发生变化，刻蚀过程出现拐点，从而可以更加精确地监控刻蚀过程，这样可以减小过刻蚀对PMOS晶体管表面造成的损伤，从而提高了CMOS器件的质量。
进一步的，本发明采用化学气相淀积方法(CVD)形成刻蚀停止层，主要采用热分解化学气相沉积，包括低于大气压化学气相沉积(SACVD)和低压化学气相沉积(LPCVD)。该方式完全采用热分解方式，与传统的等离子增强化学气相沉积方式(PECVD)相比，没有使用等离子体，不会造成等离子损伤，进而造成阈值电压漂移，跨导退化，结漏电增加等现象。
本发明提供的应力膜的方法涉及CMOS器件中的NMOS晶体管。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
图2为本发明的提高NMOS晶体管电子迁移率的方法一实施例的流程图；图4-图8为本发明的提高NMOS晶体管电子迁移率的方法一实施例的示意图。下面结合图4-图8对本发明的提高NMOS晶体管电子迁移率的方法进行说明。
本发明的提高NMOS晶体管电子迁移率的方法包括下列步骤：
S110：提供CMOS器件。
如图4所示，具体的，在半导体衬底100上形成的CMOS器件包括NMOS晶体管110和PMOS晶体管120，NMOS晶体管110和PMOS晶体管120包括栅极、栅极氧化层和栅极两侧的侧壁间隔物(offset spacer)，以及栅极两侧衬底中的源区和漏区。在衬底中还包括起隔离作用的STI隔离沟槽。半导体衬底100可以是包括半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。
S120：在所述NMOS晶体管110和PMOS晶体管120表面利用化学气相淀积的方法沉积刻蚀停止层。
如图5所示，具体的，在所述NMOS晶体管110和PMOS晶体管120上利用利用化学气相淀积的方法(CVD)沉积刻蚀停止层130。
在较佳实施例中，刻蚀停止层130为利用热分解CVD方法形成，例如使用低于大气压化学气相沉积(SACVD)方法或低压化学气相沉积(LPCVD)方法。
在本实施例中，具体的，以TEOS(Tetraetheyl Orthosilicate)和O3为原料进行SACVD，反应腔室压力为100Torr～700Torr，例如200Torr、300Torr、400Torr、500Torr、600Torr，温度为400℃～480℃，例如420℃、430℃、450℃、460℃、470℃，进行高温分解，形成厚度为
例如
的氧化硅层，该氧化硅层本身也具有一定的张应力，可以控制在100Mpa～700Mpa，例如200Mpa、300Mpa、400Mpa、500Mpa、600Mpa。
在其他实施例中，还可以以SiH4和N2O，或SiH4和O2为原料进行PECVD，反应腔室压力为1Torr～7mTorr，例如2Torr、3Torr、4Torr、5Torr，温度为400℃～480℃，例如420℃、430℃、450℃、460℃、470℃，进行高温分解，形成厚度为
例如的氧化硅层，该氧化硅层本身也具有一定的张应力，可以控制在100Mpa～700Mpa。
利用该方法与传统的等离子增强化学气相沉积方式(PECVD)相比，没有使用等离子体，不会造成等离子损伤，进而造成阈值电压漂移，跨导退化，结漏电增加等现象。
S130：在所述刻蚀停止层130表面沉积应力膜。
如图6所示，具体的，沉积的方法可采用化学气相淀积(CVD)工艺、物理气相淀积(PVD)工艺或原子层沉积(ALD)工艺，例如在本实施例中采用PECVD。应力膜140的材料为氮化硅，应力膜140的厚度为
S140：在所述应力膜140表面形成掩模图案，所述掩模图案覆盖所述NMOS晶体管110表面的应力膜140并露出所述PMOS晶体管表面的应力膜140。
如图7所示，具体的，在应力膜110表面利用旋涂(spin on)工艺涂布光刻胶。并通过曝光、显影等光刻工艺将光刻胶图案化，形成掩模图形150。掩模图形150覆盖所述NMOS晶体管110表面的应力膜140，并露出所述PMOS晶体管120表面的应力膜140。
S150：进行刻蚀，露出PMOS晶体管120表面。
具体的，以掩模图形150为掩膜，刻蚀PMOS晶体管120表面的应力膜140和刻蚀停止层130。
在本实施例中，优选的，分为两步刻蚀，参考图3：
S1501：进行第一刻蚀，去除所述PMOS晶体管表面的应力膜。
具体的，可使用各种适合的干法刻蚀刻蚀应力膜140，例如反应离子刻蚀或等离子刻蚀。在刻蚀过程中，在反应室内，采用等离子体刻蚀工艺进行刻蚀。在刻蚀期间，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是半导体衬底)偏压功率来实现。例如具体采用：刻蚀气体包括氩气Ar和含氟气体，含氟气体可以包括：四氟甲烷CF4、六氟乙烷C2F6和三氟甲烷CHF3等。在反应室内通入上述刻蚀气体，其中氩气Ar起到稀释刻蚀气体的作用。因为刻蚀停止层130和应力层140采用不同的材料，因此刻蚀选择比不同，从而在刻蚀到刻蚀停止层时，刻蚀的速率出现拐点，使得刻蚀装置可以感知已经刻蚀到刻蚀停止层，从而第一刻蚀停止，从而形成如图8所示的结构。
S1502：进行第二刻蚀，去除所述PMOS晶体管表面的刻蚀停止层。
具体的，可使用各种适合的干法刻蚀刻蚀停止层130，例如反应离子刻蚀或等离子刻蚀。在刻蚀过程中，在反应室内，采用等离子体刻蚀工艺进行刻蚀。在刻蚀期间，刻蚀的方向性可以通过控制等离子源的偏置功率和阴极(也就是半导体衬底)偏压功率来实现。刻蚀PMOS晶体管表面的刻蚀停止层130的刻蚀气体包括氩气Ar和含氟气体。之后去除掩模图形150，从而形成如图9所示的CMOS器件的应力膜。
在其他实施例中，也可以将刻蚀停止层130和应力膜140在一步刻蚀中完成。
S160：对具有所述刻蚀停止层和所述应力膜的CMOS器件进行高温退火。
具体的，通过高温退火技术将NMOS晶体管上方张应力薄膜的高拉伸应力记忆到NMOS晶体管。该退火步骤可以采用本领域技术人员熟知的方法。
S170：刻蚀去除应力膜和刻蚀停止层。
该步骤可使用各种适合的湿法或干法刻蚀，具体的可以采用和S150相同的方法，因此不再赘述。
上述实施例中是先在NMOS晶体管和PMOS晶体管上形成刻蚀停止层，然后再在刻蚀停止层上形成具有拉伸应力的应力膜，因此在对PMOS120表面的应力膜和刻蚀停止层刻蚀的时候，当刻蚀到刻蚀停止层的表面时，由于刻蚀速率发生变化，从而可以从刻蚀速率的变化，从而可以知道应力膜140已经刻尽，由于刻蚀停止层的厚度较薄容易控制，再继续刻蚀去除刻蚀停止层对PMOS晶体管表面的损伤很小。这样利用本发明的技术方案有效的去除了PMOS晶体管表面的应力膜，并且对PMOS晶体管表面的损伤小。
进一步的，由于刻蚀停止层的材料为氧化硅，因此可以采用热分解CVD，与传统的等离子增强化学气相沉积方式(PECVD)相比，没有使用等离子体，不会造成等离子损伤，进而造成阈值电压漂移，跨导退化，结漏电增加等现象。
另外，本发明还提供了一种提高NMOS晶体管电子迁移率的方法，所述方法包括下列步骤：
提供NMOS器件，所述NMOS器件包括NMOS晶体管；
在所述NMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
对具有所述刻蚀停止层和所述应力膜的NMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层。
优选的，化学气相淀积方法为热分解化学气相淀积方法。
优选的，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
优选的，所述刻蚀停止层的材料为氧化硅。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种提高NMOS晶体管电子迁移率的方法，其特征在于，所述方法包括下列步骤：
提供CMOS器件，所述CMOS器件包括NMOS晶体管和PMOS晶体管；
在所述NMOS晶体管和PMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
在所述应力膜表面形成掩模图案，所述掩模图案覆盖所述NMOS晶体管表面的应力膜并露出所述PMOS晶体管表面的应力膜；
进行刻蚀，露出PMOS晶体管表面；
对具有所述刻蚀停止层和所述应力膜的CMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层；
其中，所述化学气相淀积方法为热分解化学气相淀积方法；所述刻蚀停止层的材料为氧化硅；所述刻蚀停止层的张应力为100Mpa～700Mpa。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀的步骤包括：
进行第一刻蚀，去除所述PMOS晶体管表面的应力膜；
进行第二刻蚀，去除所述PMOS晶体管表面的刻蚀停止层。
3.根据权利要求1所述的方法，其特征在于，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
4.一种提高NMOS晶体管电子迁移率的方法，其特征在于，所述方法包括下列步骤：
提供NMOS器件，所述NMOS器件包括NMOS晶体管；
在所述NMOS晶体管表面利用化学气相淀积方法沉积刻蚀停止层；
在所述刻蚀停止层表面沉积应力膜；
对具有所述刻蚀停止层和所述应力膜的NMOS器件进行高温退火；
刻蚀去除所述应力膜和所述刻蚀停止层；
其中，所述化学气相淀积方法为热分解化学气相淀积方法；所述刻蚀停止层的材料为氧化硅；所述刻蚀停止层的张应力为100Mpa～700Mpa。
5.根据权利要求4所述的方法，其特征在于，所述热分解化学气相淀积方法为：以TEOS和O3为原料，反应腔室压力为100Torr～700Torr，温度为400℃～480℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910085435 CN101894799B (zh) | 2009-05-22 | 2009-05-22 | 提高nmos晶体管电子迁移率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910085435 CN101894799B (zh) | 2009-05-22 | 2009-05-22 | 提高nmos晶体管电子迁移率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101894799A CN101894799A (zh) | 2010-11-24 |
| CN101894799B true CN101894799B (zh) | 2012-12-12 |
Family
ID=43103946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910085435 Expired - Fee Related CN101894799B (zh) | 2009-05-22 | 2009-05-22 | 提高nmos晶体管电子迁移率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101894799B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420119B (zh) * | 2011-04-29 | 2013-06-26 | 上海华力微电子有限公司 | 一种增强应力记忆效应的栅多晶硅刻蚀方法 |
| CN103021849B (zh) * | 2011-09-20 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 一种采用应力记忆技术的nmos器件制作方法 |
| CN103107234B (zh) * | 2012-12-06 | 2016-03-23 | 杭州赛昂电力有限公司 | 异质结太阳能电池及其制作方法 |
| CN104022081A (zh) * | 2013-03-01 | 2014-09-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN112993106B (zh) * | 2020-09-16 | 2022-07-22 | 重庆康佳光电技术研究院有限公司 | 蓝宝石基底图案化方法及蓝宝石基底 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855431A (zh) * | 2005-03-31 | 2006-11-01 | 国际商业机器公司 | 制造半导体器件的方法 |
-
2009
- 2009-05-22 CN CN 200910085435 patent/CN101894799B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855431A (zh) * | 2005-03-31 | 2006-11-01 | 国际商业机器公司 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101894799A (zh) | 2010-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| US7892928B2 (en) | Method of forming asymmetric spacers and methods of fabricating semiconductor device using asymmetric spacers | |
| US8680576B2 (en) | CMOS device and method of forming the same | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| US7517766B2 (en) | Method of removing a spacer, method of manufacturing a metal-oxide-semiconductor transistor device, and metal-oxide-semiconductor transistor device | |
| US8222100B2 (en) | CMOS circuit with low-k spacer and stress liner | |
| CN1838417A (zh) | 半导体结构及其形成方法 | |
| US7591659B2 (en) | Method and structure for second spacer formation for strained silicon MOS transistors | |
| CN101894799B (zh) | 提高nmos晶体管电子迁移率的方法 | |
| JP2008041981A (ja) | 半導体装置の製造方法 | |
| US20100308382A1 (en) | Semiconductor structures and methods for reducing silicon oxide undercuts in a semiconductor substrate | |
| US11295986B2 (en) | Vertical field-effect transistor (VFET) devices and methods of forming the same | |
| CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| US20100123173A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100499079C (zh) | Cmos器件应力膜的形成方法 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN100517652C (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| CN107706153B (zh) | 半导体器件的形成方法 | |
| CN101989548B (zh) | 半导体器件及其制造方法 | |
| CN102054686A (zh) | 形成cmos器件应力膜的方法 | |
| US10269900B2 (en) | Semiconductor film with adhesion layer and method for forming the same | |
| KR100540339B1 (ko) | 반도체 제조 공정에 있어서의 게이트 구조 형성 방법 | |
| CN105826234A (zh) | 半导体结构的形成方法 | |
| CN103000522B (zh) | Nmos晶体管的制造方法 | |
| US20170103899A1 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121212 Termination date: 20200522 |