CN104022081A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN104022081A
CN104022081A CN201310066237.5A CN201310066237A CN104022081A CN 104022081 A CN104022081 A CN 104022081A CN 201310066237 A CN201310066237 A CN 201310066237A CN 104022081 A CN104022081 A CN 104022081A
Authority
CN
China
Prior art keywords
stressor layers
high resistance
resistance area
photoresist
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310066237.5A
Other languages
English (en)
Inventor
刘达
沈旭昭
刘磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310066237.5A priority Critical patent/CN104022081A/zh
Publication of CN104022081A publication Critical patent/CN104022081A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的制造方法包括：提供一衬底，所述衬底上包括NMOSFET区域、PMOSFET区域、非高电阻区域和高电阻区域；在所述衬底上形成应力层；对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层；对所述应力层进行退火处理；对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层。采用上述半导体器件的制造方法，省略了形成高电阻区域的自对准金属硅化物阻挡层的沉积工艺和刻蚀工艺，减少了工艺步骤，缩短了生产周期，从而降低了生产成本。

Description

一种半导体器件的制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种使用应力记忆技术（SMT）的半导体器件的制造方法。
背景技术
运用应力是改善金属氧化物半导体场效应晶体管（MOSFET）的载流子迁移率并降低MOSFET的串联电阻的有效方式，只需要对半导体工艺进行相对较小的修改，就可以有效提高MOSFET的性能。
当将应力施加到半导体晶体管的沟道时，载流子的迁移率和晶体管的导通电流都会发生变化。这是因为在沟道内的半导体结构上所施加的应力与导致的应变会影响带隙结构并能改变载流子的有效质量。该应力的效果取决于沟道面的晶向、晶向内的沟道方向以及所施加应力的方向。具体来说，对于PMOSFET而言，沟道中少数载流子（即空穴）的迁移率在沿着沟道方向的单轴压缩应力下增加。相反，对于NMOSFET而言，沟道中的少数载流子（即电子）在沿着沟道方向的单轴拉伸应力下增加。也就是说，提高PMOSFET和NMOSFET的载流子迁移率的所要施加的应力类型并不同。
应力记忆效应（SMT，Stress memorization technique）是一种CMOSFET工艺中引入应力的方法，其工艺流程为：在器件源/漏注入之后，依次沉积氧化硅层和氮化硅层，紧接着进行源/漏退火，在源/漏退火过程中，会产生氧化硅层、氮化硅层和多晶硅栅之间的热应力和内应力效应，这些应力会被记忆在多晶硅栅之中，在多晶硅中沿垂直沟道平面方向（out-of-plane）会产生张应力，而沟道方向（longitudinal）会产生压应力；在接下来的工艺中，氮化硅层被刻蚀掉，但记忆在多晶硅栅中的应力，仍然会传导到CMOSFET的沟道之中，传导到沟道中的应力为垂直沟道平面方向（out-of-plane）的压应力以及沟道方向（longitudinal）上的拉伸应力，由上述应力对CMOSFET载流子迁移率的影响可以得出，这样的应力效果对提高NMOSFET器件电子迁移率有益，可提高NMOSFET器件性能，但是这样的应力反而会降低PMOSFET器件的电子迁移，因此只能在NMOSFET上施加上述应力，在PMOSFET上并不能施加上述应力。为此，需要保留NMOSFET上产生应力的氧化硅层和氮化硅层，而要去除PMOSFET上产生应力的氧化硅层和氮化硅层。为了定义出NMOSFET对应的需要施加应力的区域，需要对产生应力的氧化硅层和氮化硅层进行光刻。
另外，对于半导体集成电路而言，经常要集成一些高电阻的器件。为此需要在高电阻区域，形成自对准金属硅化物阻挡层（SAB）。为了定义出高电阻区域，需要对自对准金属硅化物阻挡层进行光刻。通常，自对准金属硅化物阻挡层都采用氧化硅层和氮化硅层。
也就是说，为了定义需要施加应力的区域和高电阻区域需要分别进行两次光刻。具体的说，需要进行4次沉积工艺，2次曝光工艺和4次刻蚀工艺。导致整个工艺过程繁锁冗长、生产周期被严重拉长，最终使生产成本上升。
发明内容
本发明提供一种半导体器件的制造方法，以解决上述现有技术中的工艺过程繁琐、生产周期较长的问题，缩短工艺流程和生产周期，从而达到降低生产成本的目的。
为解决上述技术问题，本发明提供一种半导体器件的制造方法，包括：
提供一衬底，所述衬底上包括NMOSFET区域、PMOSFET区域、非高电阻区域和高电阻区域；
在所述衬底上形成应力层；
对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层；
对所述应力层进行退火处理；
对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层。
可选的，所述应力层包括依次形成于所述衬底上的氧化硅层和氮化硅层。
可选的，所述氧化硅层的厚度为所述氮化硅层的厚度为
可选的，所述退火处理包括瞬间退火处理以及激光脉冲退火处理。
可选的，在对所述应力层进行第二次光刻，去除NMOSFET区域上的应力层，保留所述高电阻区域上的应力层步骤中，保留所述高电阻区域上的应力层作为高电阻区域上的自对准金属硅化物阻挡层。
可选的，对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层的步骤包括：
在所述应力层上形成第一光刻胶；
对所述第一光刻胶进行曝光和显影，去除一部分第一光刻胶，暴露出所述PMOSFET区域和非高电阻区域上的应力层；
刻蚀暴露出的所述PMOSFET区域和非高电阻区域上的应力层，保留所述NMOSFET区域和高电阻区域上的应力层；
去除剩余的第一光刻胶。
可选的，对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层的步骤包括：
在所述应力层、PMOSFET区域和非高电阻区域上形成第二光刻胶；
对所述第二光刻胶进行曝光和显影，去除一部分第二光刻胶，暴露所述NMOSFET区域上的应力层，保留所述PMOSFET区域、高电阻区域和非高电阻区域上第二光刻胶；
刻蚀暴露出的所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层；
去除剩余的第二光刻胶。
可选的，对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层的步骤包括：
在所述应力层上形成第一光刻胶；
对所述第一光刻胶进行曝光和显影，去除一部分第一光刻胶，暴露出所述PMOSFET区域上的应力层；
刻蚀暴露出的所述PMOSFET区域上的应力层，保留所述NMOSFET区域、非高电阻区域和高电阻区域上的应力层；
去除剩余的第一光刻胶。
可选的，对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层的步骤包括：
在所述应力层和PMOSFET区域上形成第二光刻胶；
对所述第二光刻胶进行曝光和显影，去除一部分第二光刻胶，暴露出所述NMOSFET区域和非高电阻区域的应力层，保留所述PMOSFET区域和点电阻区域上的第二光刻胶；
刻蚀暴露出NMOSFET区域和非高电阻区域的应力层，保留所述高电阻区域上的应力层；
去除剩余的第二光刻胶。
可选的，在所述NMOSFET区域上形成有NMOSFET。
可选的，在所述PMOSFET区域上形成有PMOSFET。
在本发明的半导体器件的制造方法中，先在所述衬底上形成应力层，并对所述应力层进行第一次光刻，去除所述PMOSFET区域和非高电阻区域上的应力层，然后对所述衬底进行退火处理，接着对所述应力层进行第二次光刻，去除NMOSFET区域上的应力层。只需要沉积形成应力层，并进行两次光刻，就形成并定义了NMOSFET区域的应力层和高电阻区域的自对准金属硅化物阻挡层。其中，自对准金属硅化物阻挡层并不需要沉积新的薄膜层，而是由应力层刻蚀形成。相对于现有技术来说，省略了形成高电阻区域的自对准金属硅化物阻挡层的沉积工艺和刻蚀工艺，减少了工艺步骤，缩短了生产周期，从而降低了生产成本。
附图说明
图1为本发明实施例一的半导体器件的制造方法的流程图；
图2至图11为本发明实施例一的半导体器件的制造方法中器件的剖面示意图；
图12至图17为本发明实施例二的半导体器件的制造方法中器件的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的半导体器件的制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本实施例的半导体器件的制造方法的流程图，图2至图11为本实施例的半导体器件的制造方法中器件的剖面示意图。下面结合图1至图11详细说明本发明的使用应力记忆技术的半导体器件制造方法，该制造方法包括下列步骤：
步骤S111:提供一衬底100；
如图2所示，所述衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅（SOI）等，所述衬底100中通常形成有浅沟槽隔离结构（STI）200。在本实施例中，在所述衬底100上包括NMOSFET区域101、PMOSFET区域102、高电阻区域103和非高电阻区域104。应当理解的是，在其它实施例中，所述衬底100的全部区域也可以没有非高电阻区域104，或者包含其它公知的器件区域，此处不再赘述。
本实施例中，在所述NMOSFET区域101上形成有NMOSFET，所述NMOSFET包括栅极结构、源/漏极1012和沟道1013，所述栅极结构包括栅电极1011a和栅氧化层1011b。在所述PMOSFET区域102上形成有PMOSFET，所述PMOSFET包括栅极结构、源/漏极1022和沟道1023，所述栅极结构包括栅电极1021a和栅氧化层1021b。
步骤S112：在所述衬底100上形成应力层105；
如图3所示，在所述衬底100上依次形成氧化硅层1051和氮化硅层1052。其中，氮化硅层1052是用来提供应力的，但是为了避免应力过大出现氮化硅层1052剥离的现象，需要在氮化硅层1052和栅极结构之间沉积氧化硅层1051以作为缓冲层，所述氧化硅层1051和氮化硅层1051一起作为应力层105，所述应力层105覆盖衬底100和栅极结构的表面。所述氧化硅层1051的厚度为 所述氮化硅层1052的厚度为在其它实施例中，根据应力的需要，可以在氮化硅层进行不同的掺杂，也可以采用不同的工艺形成氮化硅。
步骤S113：对所述应力层105进行第一次光刻；
如图4所示，在所述应力层105上形成第一光刻胶106；
如图5所示，对所述第一光刻胶106进行曝光和显影，去除一部分所述第一光刻胶106，暴露出所述PMOSFET区域102和非高电阻区域104上的应力层105；
如图6所示，刻蚀暴露出的所述PMOSFET区域102和非高电阻区域104上的氮化硅层1052，以暴露出所述PMOSFET区域102和非高电阻区域104上的氧化硅层1051，再刻蚀去除暴露出的氧化硅层1051，从而去除所述PMOSFET区域102和非高电阻区域104上的应力层105，同时保留所述NMOSFET区域101和高电阻区域103上的应力105；
如图7所示，去除剩余的第一光刻胶106。
步骤S114：对所述应力层105进行退火处理；
所述退火处理包括瞬间退火处理（Spike anneal）和激光脉冲退火处理（Laseranneal）工艺。在退火处理过程中，应力层105和NMOSFET的栅极结构之间会产生应力，这些应力会被记忆在栅极结构中，在栅极结构中沿垂直沟道1013平面方向（out-of-plane）会产生张应力，而沟道1013方向（longitudinal）会产生压应力；在接下来的工艺中应力层105被刻蚀掉，但记忆在栅极结构中的应力仍然会传导到沟道1013之中，有利于提高NMOSFET的载流子迁移率。
因为PMOSFET区域102上的应力层105已经在步骤S113中已经被刻蚀去除，因此在PMOSFET的沟道1023上不会产生压应力，因此不会对PMOSFET的载流子的迁移率造成影响。
步骤S115：对所述应力层105进行第二次光刻；
如图8所示，在所述应力层105、PMOSFET区域102和非高电阻区域104上形成第二光刻胶107；
如图9所示，对所述第二光刻胶107进行曝光和显影，去除一部分第二光刻胶107，暴露出NMOSFET区域101的应力层105，同时保留PMOSFET区域102、高电阻区域103和非高电阻区域104上的光刻胶107，以保护该区域免受后续刻蚀工艺的损伤；
如图10所示，刻蚀暴露出的NMOSFET区域101上的应力层105，去除NMOSFET区域101上的应力层105，保留下高电阻区域103上的应力层105，尽管高电阻区域103上的应力层105是经过退火处理的，但是因为退火处理而产生的应力并不会影响应力层105作为阻挡层的性能，因此高电阻区域103上的应力层105可以作为高电阻区域105的自对准金属硅化物阻挡层；
如图11所示，去除剩余的第二光刻胶107。
至此，在NMOSFET区域101的NMOSFET的沟道1013上形成了压应力，并在高电阻区域103上形成了自对准金属硅化物阻挡层。
实施例二
在本实施例与实施例一的区别在于，非高电阻区域上的应力层是在第二次光刻中去除的。
下面结合图12至图17详细说明本实施例的使用应力记忆技术的半导体器件制造方法，该制造方法包括下列步骤：
步骤S111:提供一衬底100；
如图12所示，在所述衬底100上包括NMOSFET区域101、PMOSFET区域102、高电阻区域103和非高电阻区域104。
步骤S112：在所述衬底100上形成应力层105；
如图13所示，在所述衬底100上依次形成氧化硅层1051和氮化硅层1052。
步骤S113：对所述应力层105进行第一次光刻；
如图14所示，在所述应力层105上形成第一光刻胶106，对所述第一光刻胶106进行曝光和显影，去除一部分所述第一光刻胶106，暴露出所述PMOSFET区域102上的应力层105，刻蚀暴露出的所述PMOSFET区域102上的应力层105，同时保留所述NMOSFET区域101、非高电阻区域104和高电阻区域103上的应力105；
如图15所示，去除剩余的第一光刻胶106。
步骤S114：对所述应力层105进行退火处理；
步骤S115：对所述应力层105进行第二次光刻；
如图16所示，在所述应力层105、PMOSFET区域102和非高电阻区域104上形成第二光刻胶107，对所述第二光刻胶107进行曝光和显影，去除一部分第二光刻胶107，暴露出NMOSFET区域101和非高电阻区域104的应力层105，保留PMOSFET区域102和高电阻区域103上的第二光刻胶107。接着，刻蚀去除暴露出的NMOSFET区域101和非高电阻区域104上的应力层105，保留下高电阻区域103上的应力层105作为高电阻区域103的自对准金属硅化物阻挡层；
如图17所示，去除剩余的第二光刻胶107。至此，在NMOSFET区域101的NMOSFET的沟道1013上形成了压应力，并在高电阻区域103上形成了自对准金属硅化物阻挡层。
综上所述，在本发明的半导体器件的制造方法中，在衬底上沉积形成应力层，并进行两次光刻后，就形成并定义了NMOSFET区域的应力层和高电阻区域的自对准金属硅化物阻挡层。其中，自对准金属硅化物阻挡层并不需要沉积新的薄膜层，而是由应力层刻蚀形成。相对于现有技术来说，省略了形成高电阻区域的自对准金属硅化物阻挡层的沉积工艺和刻蚀工艺，减少了工艺步骤，缩短了生产周期，从而降低了生产成本。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (11)

1.一种半导体器件的制造方法，包括：
提供一衬底，所述衬底上包括NMOSFET区域、PMOSFET区域、非高电阻区域和高电阻区域；
在所述衬底上形成应力层；
对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层；
对所述应力层进行退火处理；
对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述应力层包括依次形成于所述衬底上的氧化硅层和氮化硅层。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，所述氧化硅层的厚度为所述氮化硅层的厚度为
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述退火处理包括瞬间退火处理以及激光脉冲退火处理。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，在对所述应力层进行第二次光刻，去除NMOSFET区域上的应力层，保留所述高电阻区域上的应力层步骤中，保留所述高电阻区域上的应力层作为高电阻区域上的自对准金属硅化物阻挡层。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层的步骤包括：
在所述应力层上形成第一光刻胶；
对所述第一光刻胶进行曝光和显影，去除一部分第一光刻胶，暴露出所述PMOSFET区域和非高电阻区域上的应力层；
刻蚀暴露出的所述PMOSFET区域和非高电阻区域上的应力层，保留所述NMOSFET区域和高电阻区域上的应力层；
去除剩余的第一光刻胶。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层的步骤包括：
在所述应力层、PMOSFET区域和非高电阻区域上形成第二光刻胶；
对所述第二光刻胶进行曝光和显影，去除一部分第二光刻胶，暴露所述NMOSFET区域上的应力层，保留所述PMOSFET区域、高电阻区域和非高电阻区域上第二光刻胶；
刻蚀暴露出的所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层；
去除剩余的第二光刻胶。
8.如权利要求5所述的半导体器件的制造方法，其特征在于，对所述应力层进行第一次光刻，去除所述PMOSFET区域上的应力层的步骤包括：
在所述应力层上形成第一光刻胶；
对所述第一光刻胶进行曝光和显影，去除一部分第一光刻胶，暴露出所述PMOSFET区域上的应力层；
刻蚀暴露出的所述PMOSFET区域上的应力层，保留所述NMOSFET区域、非高电阻区域和高电阻区域上的应力层；
去除剩余的第一光刻胶。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，对所述应力层进行第二次光刻，去除所述NMOSFET区域上的应力层，保留所述高电阻区域上的应力层的步骤包括：
在所述应力层和PMOSFET区域上形成第二光刻胶；
对所述第二光刻胶进行曝光和显影，去除一部分第二光刻胶，暴露出所述NMOSFET区域和非高电阻区域的应力层，保留所述PMOSFET区域和高电阻区域上的第二光刻胶；
刻蚀暴露出NMOSFET区域和非高电阻区域的应力层，保留所述高电阻区域上的应力层；
去除剩余的第二光刻胶。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述NMOSFET区域上形成有NMOSFET。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述PMOSFET区域上形成有PMOSFET。
CN201310066237.5A 2013-03-01 2013-03-01 一种半导体器件的制造方法 Pending CN104022081A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310066237.5A CN104022081A (zh) 2013-03-01 2013-03-01 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310066237.5A CN104022081A (zh) 2013-03-01 2013-03-01 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN104022081A true CN104022081A (zh) 2014-09-03

Family

ID=51438771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310066237.5A Pending CN104022081A (zh) 2013-03-01 2013-03-01 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN104022081A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871710A (zh) * 2016-09-23 2018-04-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770425A (zh) * 2004-11-05 2006-05-10 台湾积体电路制造股份有限公司 半导体元件及其制造方法
TW200945501A (en) * 2008-03-31 2009-11-01 Freescale Semiconductor Inc Method of forming a semiconductor device using stress memorization
CN101894799A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(北京)有限公司 提高nmos晶体管电子迁移率的方法
CN102915968A (zh) * 2011-08-01 2013-02-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1770425A (zh) * 2004-11-05 2006-05-10 台湾积体电路制造股份有限公司 半导体元件及其制造方法
TW200945501A (en) * 2008-03-31 2009-11-01 Freescale Semiconductor Inc Method of forming a semiconductor device using stress memorization
CN101894799A (zh) * 2009-05-22 2010-11-24 中芯国际集成电路制造(北京)有限公司 提高nmos晶体管电子迁移率的方法
CN102915968A (zh) * 2011-08-01 2013-02-06 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107871710A (zh) * 2016-09-23 2018-04-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US8802533B1 (en) Semiconductor device and method of manufacturing the same
CN105990239B (zh) 半导体元件及其制作方法
CN103985636A (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
US20150097197A1 (en) Finfet with sigma cavity with multiple epitaxial material regions
JP5798923B2 (ja) 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
CN102110710A (zh) 形成有沟道应力层的半导体结构及其形成方法
US20080057665A1 (en) Strained semiconductor device and method of making same
CN202633241U (zh) 晶体管
CN102709249B (zh) 使用应力记忆技术的半导体器件制造方法
CN102709250B (zh) 使用应力记忆技术的半导体器件制造方法
CN202948903U (zh) 晶体管
JP2018515914A5 (ja) 三次元デバイスの製造方法及びマルチゲート型トランジスタの製造方法
CN103871887A (zh) Pmos晶体管、nmos晶体管及其各自的制作方法
CN102903639A (zh) Mos晶体管、具有应力层的衬底及其形成方法
US11038063B2 (en) Semiconductor structure and fabrication method thereof
CN103545257A (zh) Cmos晶体管的制作方法
US20120196421A1 (en) Stress adjusting method
CN104022081A (zh) 一种半导体器件的制造方法
CN102420191B (zh) 应力记忆作用的半导体器件及其制造方法
CN104064448A (zh) SiGe源/漏区的制造方法
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
CN103646877A (zh) 一种双应力薄膜的制造方法
CN103646954A (zh) 双应力薄膜的制造方法及具有双应力薄膜的半导体器件
CN103972173A (zh) Cmos晶体管的形成方法
US9041119B2 (en) Forming CMOS with close proximity stressors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140903

RJ01 Rejection of invention patent application after publication