CN102420191B - 应力记忆作用的半导体器件及其制造方法 - Google Patents

应力记忆作用的半导体器件及其制造方法 Download PDF

Info

Publication number
CN102420191B
CN102420191B CN201110388942.8A CN201110388942A CN102420191B CN 102420191 B CN102420191 B CN 102420191B CN 201110388942 A CN201110388942 A CN 201110388942A CN 102420191 B CN102420191 B CN 102420191B
Authority
CN
China
Prior art keywords
territory
nmos area
layer
stress
pmos region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110388942.8A
Other languages
English (en)
Other versions
CN102420191A (zh
Inventor
周军
傅昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110388942.8A priority Critical patent/CN102420191B/zh
Publication of CN102420191A publication Critical patent/CN102420191A/zh
Application granted granted Critical
Publication of CN102420191B publication Critical patent/CN102420191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种应力记忆作用半导体器件的制造方法，包括：在半导体衬底上形成栅氧化层和栅极；在NMOS区域和PMOS区域上沉积疏松多孔的侧墙层，之后形成侧墙；在PMOS区域上形成第一光刻胶层，对NMOS区域进行N+离子注入，并去除NMOS区域上的侧墙；在NMOS区域上形成第二光刻胶层，对PMOS区域进行P+离子注入；在NMOS区域和PMOS区域上形成缓冲氧化层和高应力氮化硅层；进行尖峰退火工艺，去除缓冲氧化层、高应力氮化硅层以及PMOS区域上的侧墙。本发明还提供了利用该制造方法的半导体器件。本发明提供的制造方法，采用疏松多孔结构的侧墙，在应力作用下产生形变，释放应力，使应力不会传导到PMOS区域的导电沟道中去，避免PMOS器件的性能下降，同时能够提高NMOS器件的电子迁移率。

Description

应力记忆作用的半导体器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及应力记忆(stress memorization)作用的半导体器件及其制造方法。
背景技术
随着半导体工艺进入亚微米时代，CMOS器件的驱动电流提升问题日趋得到重视，驱动电流的提升将大大改善元件的延迟时间(time delay)，提高元件的响应速率。
操控应力是改善CMOS器件，尤其是场效应晶体管中载流子迁移率以及增大MOS器件的跨导(或者减小串联电阻)，进而提高驱动电流的有效方式。在现有的半导体制造工艺中，引入了一种应力记忆技术(SMT，StressMemorization Technology)工艺，用于源极/漏极(S/D)离子注入步骤后，以诱发应力于金属氧化物半导体场效应管(MOSFET)的沟道区域，借此改善所制造的半导体元器件的电学特性。
当应力施加到半导体晶体管的沟道时，载流子的迁移率从它们在无应力半导体情况下的原始值发生改变，因而晶体管的跨导和导通电流也从它们在无应力半导体情况下的原始值发生改变。这是因为在沟道内施加的应力和对半导体结构产生的应力会影响带隙结构(即，破坏带结构的简并度)并改变载流子的有效质量。对于NMOS晶体管来说，受到沿着沟道方向(即空穴的移动方向或者将漏极连接到源极的方向)的拉伸应力，可以使得沟道区域中的分子排列更加疏松，从而提高电子的迁移率；反之，对于PMOS晶体管来说，受到沿着沟道方向的压缩应力，可以使得沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率。
应力记忆技术的典型工艺方法是：在器件源漏注入之后，沉积一应力层，例如氮化硅薄膜保护层(cap layer)，紧接着进行源漏退火，在源漏退火的过程中，会产生氮化硅薄膜保护层、多晶硅栅以及侧墙之间的热应力和内应力效应，这些应力会被记忆在多晶硅栅之中，然后，去除应力层。但记忆在多晶硅栅中的应力，仍然会传导到CMOS半导体器件的沟道之中。这种应力产生的原因来源于退火时多晶硅晶粒重结晶的同时，覆盖的氮化硅阻挡多晶硅应力向外释放，在多晶硅中沿Z方向(out-plane)会产生张应力，而沟道X方向(in-plane)会产生压应力。传导至沟道中的应力为Z方向的压应力以及沟道方向的张应力。这样的应力效果，对提高NMOS器件电子迁移率有益，但是会使PMOS器件的性能降低，有时甚至达到20％左右。如何在提高NMOS器件电子迁移率的同时，不使PMOS器件的性能降低，这成为SMT技术在应用中的重要课题。
发明内容
本发明所要解决的技术问题是提供了应力记忆作用的半导体器件及其制造方法，以解决NMOS器件和PMOS器件不同性能要求的问题。
为了解决上述技术问题，本发明的技术方案是：提供了一种应力记忆作用半导体器件的制造方法，包括：在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；在所述NMOS区域和所述PMOS区域上沉积疏松多孔的侧墙层，并对所述侧墙层进行垂直于所述半导体衬底表面方向的定向刻蚀以形成侧墙；在PMOS区域上形成第一光刻胶层，对NMOS区域进行N+离子注入，并去除NMOS区域上的所述侧墙；去除所述第一光刻胶层；在NMOS区域上形成第二光刻胶层，对PMOS区域进行P+离子注入；去除所述第二光刻胶层；在所述NMOS区域和所述PMOS区域上形成缓冲氧化层和高应力氮化硅层；进行尖峰退火工艺，去除所述缓冲氧化层、所述高应力氮化硅层以及所述PMOS区域上的所述侧墙。
进一步的，所述侧墙层的材料为SiOC。
进一步的，采用化学气相沉积工艺在所述栅氧化层和所述栅极上沉积侧墙层。
进一步的，采用化学气相沉积工艺在所述NMOS区域和所述PMOS区域上形成缓冲氧化层和高应力氮化硅层。
本发明还提供了一种应力记忆作用的半导体器件，所述应力记忆作用的半导体器件包括PMOS区域以及NMOS区域，并且仅在NMOS区域的导电沟道带有压应力。
本发明提供的应力记忆作用半导体器件的制造方法，在进行尖峰退火工艺后，所述PMOS区域上的所述侧墙由于具有疏松多孔的结构能够在应力作用下产生形变，释放应力，使应力不会传导到PMOS区域的导电沟道中去，避免PMOS器件的性能下降，然而在尖峰退火工艺之前，NMOS区域的所述侧墙已经去除，因此不影响尖峰退火工艺后应力传导至NMOS区域的导电沟道中，从而能够提高NMOS器件的电子迁移率。
本发明提供的应力记忆作用的半导体器件，在PMOS区域的导电沟道中不带有应力，从而能够保持形成的PMOS器件的性能不受应力影响，在NMOS区域的导电沟道带有的压应力，能够提高NMOS器件电子迁移率。
附图说明
图1是本发明实施例提供的应力记忆作用半导体器件的制造方法的步骤流程图；
图2A～2G为本发明实施例提供的应力记忆作用的半导体器件的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的应力记忆作用的半导体器件及其制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供的应力记忆作用半导体器件的制造方法，在进行尖峰退火工艺后，所述PMOS区域上的所述侧墙由于具有疏松多孔的结构能够在应力作用下产生形变，释放应力，使应力不会传导到PMOS区域的导电沟道中去，避免PMOS器件的性能下降，然而在尖峰退火工艺之前，NMOS区域的所述侧墙已经去除，因此不影响尖峰退火工艺后应力传导至NMOS区域的导电沟道中，从而能够提高NMOS器件的电子迁移率。本发明提供的应力记忆作用的半导体器件，在PMOS区域的导电沟道中不带有应力，从而能够保持形成的PMOS器件的性能不受应力影响，在NMOS区域的导电沟道带有的压应力，能够提高NMOS器件电子迁移率。
图1是本发明实施例提供的应力记忆作用半导体器件的制造方法的步骤流程图。参照图1，提供的应力记忆作用半导体器件的制造方法，包括：
S11、在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；
S12、在所述NMOS区域和所述PMOS区域上沉积疏松多孔的侧墙层，并对所述侧墙层进行垂直于所述半导体衬底表面方向的定向刻蚀以形成侧墙；
S13、在PMOS区域上形成第一光刻胶层，对NMOS区域进行N+离子注入，并去除NMOS区域上的所述侧墙；
S14、去除所述第一光刻胶层；
S15、在NMOS区域上形成第二光刻胶层，对PMOS区域进行P+离子注入；
S16、去除所述第二光刻胶层；
S17、在所述NMOS区域和所述PMOS区域上形成缓冲氧化层和高应力氮化硅层；
S18、进行尖峰退火工艺，去除所述缓冲氧化层、所述高应力氮化硅层以及所述PMOS区域上的所述侧墙。
下面将结合剖面结构示意图对本发明的应力记忆作用半导体器件的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
图2A～2G为本发明实施例提供的应力记忆作用的半导体器件的剖面结构示意图。参照图2A并结合步骤S11，在具有PMOS区域201和NMOS区域202的半导体衬底200上形成栅氧化层203a、203b和栅极204a、204b，PMOS区域201与NMOS区域202之间具有STI(浅沟槽隔离)；
参照图2B、图2C并结合步骤S12，在所述NMOS区域201和所述PMOS区域202上沉积疏松多孔的侧墙层205，并对所述侧墙层205进行垂直于所述半导体衬底200表面方向的定向刻蚀以形成侧墙206；
参照图2D并结合步骤S13，在PMOS区域202上形成第一光刻胶层207，对NMOS区域201进行N+离子注入，以形成NMOS区域内的源漏极，并去除NMOS区域201上的所述侧墙206，以防止结构疏松多孔的侧墙206影响NMOS区域应力的传导；
参照图2E并结合步骤S14和步骤S15，去除所述第一光刻胶层207，在NMOS区域201上形成第二光刻胶层208，对PMOS区域202进行P+离子注入，以形成PMOS区域内的源漏极；
参照图2F并结合步骤S16和步骤S17，去除所述第二光刻胶层208，在所述NMOS区域201和所述PMOS区域202上形成缓冲氧化层209和高应力氮化硅层210；
参照图2G并结合步骤S18，进行尖峰退火工艺，去除所述缓冲氧化层209、所述高应力氮化硅层210以及所述PMOS区域202上的所述侧墙206。
根据本发明的另一面，还提供一种利用上述方法制造而成的应力记忆作用的半导体器件，半导体器件包括PMOS区域202以及NMOS区域201，并且仅在NMOS区域201的导电沟道带有压应力。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (4)

1.一种应力记忆作用半导体器件的制造方法，其特征在于，包括：
在具有PMOS区域和NMOS区域的半导体衬底上形成栅氧化层和栅极；
在所述NMOS区域和所述PMOS区域上沉积疏松多孔的侧墙层，并对所述侧墙层进行垂直于所述半导体衬底表面方向的定向刻蚀以形成侧墙，所述侧墙层的材料为SiOC；
在PMOS区域上形成第一光刻胶层，对NMOS区域进行N+离子注入，并去除NMOS区域上的所述侧墙；
去除所述第一光刻胶层；
在NMOS区域上形成第二光刻胶层，对PMOS区域进行P+离子注入；
去除所述第二光刻胶层；
在所述NMOS区域和所述PMOS区域上形成缓冲氧化层和高应力氮化硅层；
进行尖峰退火工艺，去除所述缓冲氧化层、所述高应力氮化硅层以及所述PMOS区域上的所述侧墙。
2.根据权利要求1所述的应力记忆作用半导体器件的制造方法，其特征在于，采用化学气相沉积工艺在所述栅氧化层和所述栅极上沉积侧墙层。
3.根据权利要求1所述的应力记忆作用半导体器件的制造方法，其特征在于，采用化学气相沉积工艺在所述NMOS区域和所述PMOS区域上形成缓冲氧化层和高应力氮化硅层。
4.一种利用权利要求1-3中任一项所述的方法制造的应力记忆作用的半导体器件，其特征在于，包括PMOS区域以及NMOS区域，并且仅在NMOS区域的导电沟道带有压应力。
CN201110388942.8A 2011-11-30 2011-11-30 应力记忆作用的半导体器件及其制造方法 Active CN102420191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110388942.8A CN102420191B (zh) 2011-11-30 2011-11-30 应力记忆作用的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110388942.8A CN102420191B (zh) 2011-11-30 2011-11-30 应力记忆作用的半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102420191A CN102420191A (zh) 2012-04-18
CN102420191B true CN102420191B (zh) 2014-04-16

Family

ID=45944528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110388942.8A Active CN102420191B (zh) 2011-11-30 2011-11-30 应力记忆作用的半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102420191B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155238B (zh) * 2017-12-13 2020-08-11 电子科技大学 一种具有表面应力调制结构的应变nmosfet器件
CN112349586A (zh) * 2019-08-09 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038924A (zh) * 2006-03-16 2007-09-19 恩益禧电子股份有限公司 半导体存储装置及其制造方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN102117808A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
CN202003995U (zh) * 2011-01-31 2011-10-05 中国科学院微电子研究所 具有应力结构的场效应晶体管器件
CN102214598A (zh) * 2011-06-01 2011-10-12 电子科技大学 一种记忆浅槽隔离局部应力的mos器件栅的形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038924A (zh) * 2006-03-16 2007-09-19 恩益禧电子股份有限公司 半导体存储装置及其制造方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102117808A (zh) * 2009-12-31 2011-07-06 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
CN102117773A (zh) * 2010-01-04 2011-07-06 中芯国际集成电路制造(上海)有限公司 半导体器件和使用应力记忆技术工艺制造半导体器件的方法
CN202003995U (zh) * 2011-01-31 2011-10-05 中国科学院微电子研究所 具有应力结构的场效应晶体管器件
CN102214598A (zh) * 2011-06-01 2011-10-12 电子科技大学 一种记忆浅槽隔离局部应力的mos器件栅的形成方法

Also Published As

Publication number Publication date
CN102420191A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
Khanna et al. Short-channel effects in MOSFETs
US8067291B2 (en) MOS field-effect transistor and manufacturing method thereof
CN103985636A (zh) 调整多阈值电压的FinFET/三栅极沟道掺杂
US9153668B2 (en) Tuning tensile strain on FinFET
CN102110611B (zh) 具有改善的载流子迁移率的nmos的制造方法
TW200616095A (en) Ultra-thin body super-steep retrograde well (SSRW) fet devices
US8541814B2 (en) Minimizing leakage current and junction capacitance in CMOS transistors by utilizing dielectric spacers
EP2750197A3 (en) Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof
US8362560B2 (en) Field effects transistor with asymmetric abrupt junction implant
WO2015096605A1 (zh) 分裂栅功率半导体场效应晶体管
US7704823B2 (en) Strained semiconductor device and method of making same
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
CN102420191B (zh) 应力记忆作用的半导体器件及其制造方法
Dupré et al. 3D nanowire gate-all-around transistors: Specific integration and electrical features
CN102376578A (zh) 实现双应力应变技术的方法
US7157374B1 (en) Method for removing a cap from the gate of an embedded silicon germanium semiconductor device
US20120196421A1 (en) Stress adjusting method
US20160300947A1 (en) Complex semiconductor devices of the soi type
US20190067114A1 (en) Semiconductor device and manufacture thereof
US20130146950A1 (en) Semiconductor device and manufacturing method thereof
US9041119B2 (en) Forming CMOS with close proximity stressors
US9257530B1 (en) Methods of making integrated circuits and components thereof
US8470678B2 (en) Tensile stress enhancement of nitride film for stressed channel field effect transistor fabrication
KR20060064631A (ko) 증가된 캐리어 이동도를 갖는 전계 효과 트랜지스터
US6835611B1 (en) Structure of metal oxide semiconductor field effect transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant