CN108155238B - 一种具有表面应力调制结构的应变nmosfet器件 - Google Patents
一种具有表面应力调制结构的应变nmosfet器件 Download PDFInfo
- Publication number
- CN108155238B CN108155238B CN201711327045.XA CN201711327045A CN108155238B CN 108155238 B CN108155238 B CN 108155238B CN 201711327045 A CN201711327045 A CN 201711327045A CN 108155238 B CN108155238 B CN 108155238B
- Authority
- CN
- China
- Prior art keywords
- region
- nmosfet
- silicon nitride
- layer
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 11
- 230000002411 adverse Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体技术，具体为一种具有表面应力调制结构的应变NMOSFET器件。本发明通过两个绝缘介质层分别紧靠设置于源区和漏区外侧表面，并且位于浅槽隔离区的正上方，在栅两侧到绝缘介质层之间的源区和漏区上方区域分别形成两个槽形结构，从而控制NMOSFET器件沟道区域内的应力，使其弛豫，实现抑制压应变氮化硅盖帽层对NMOSFET性能的不利影响。本发明对使用压应变氮化硅盖帽层来提升PMOSFET性能的CMOS集成电路，由于避免了对NMOSFET表面的压应变氮化硅盖帽层进行刻蚀，有效地抑制了压应变氮化硅盖帽层所造成的NMOSFET性能的下降，从而降低工艺的复杂度。
Description
技术领域
本发明涉及半导体技术，特别涉及应变金属氧化物半导体场效应晶体管(MOSFET，metal oxide semiconductor Field-Effect Transistor)，具体为一种具有表面应力调制结构的应变NMOSFET器件。
背景技术
随着集成电路的发展，器件的尺寸变得越来越小，通过等比例缩小来提高硅基MOSFET(金属氧化物半导体场效应晶体管)性能的方法受到越来越多物理、工艺的限制，在小尺寸的制造工艺下，应变硅(Strained Silicon，SSi)技术通过应力的引入使得器件的载流子迁移率有较大的提高，使得器件的输出电流得以提升，进而提高电路的性能，并且能够与现有Si工艺兼容，因此受到广泛地关注和研究，并被应用于集成电路的制造中。
目前氮化硅盖帽层技术在应变CMOS(互补金属氧化物半导体)中有着广泛应用。在CMOS集成电路制造中，经常会在芯片表面淀积压应变氮化硅盖帽层以提升PMOSFET性能，但该盖帽层往往会造成NMOSFET性能退化(引入压应变氮化硅盖帽层的CMOS剖面图如图1所示)。为了避免由于压应变氮化硅盖帽层所造成的NMOSFET性能退化的问题，工业界一般采用选择性刻蚀去掉NMOSFET表面压应变氮化硅盖帽层的方法来解决该问题，但这种方法又同时带来了工艺复杂性增加的问题，进而直接导致了工艺成本的增大及成品率的降低(刻蚀NMOSFET表面的压应变氮化硅盖帽层的CMOS剖面图如图2所示)。因此，要避免刻蚀NMOSFET表面压应变氮化硅盖帽层刻蚀工艺，应采取某种方式，能在不去除NMOSFET表面的压应变氮化硅盖帽层的情况下有效地抑制NMOSFET性能的下降，从而达到降低工艺复杂度的目的。
发明内容
针对上述存在问题或不足，为解决目前CMOS集成电路中，在芯片表面淀积压应变氮化硅盖帽层提升PMOSFET性能时，须采用选择性刻蚀去掉NMOSFET表面压应变氮化硅盖帽层的方法来避免NMOSFET性能退化，从而带来的工艺复杂性增加的问题。本发明提供了一种具有表面应力调制结构的应变NMOSFET器件，可使上述压应变氮化硅盖帽层造成的NMOSFET性能退化得到有效抑制。采用该结构后，可避免刻蚀NMOSFET表面压应变氮化硅盖帽层，从而降低工艺复杂度。
该具有表面应力调制结构的应变NMOSFET器件，包括栅氧化层、栅极、两个侧墙、半导体衬底、源极、漏极、源区、漏区、两个轻掺杂漏区(LDD区)、两个绝缘介质层、两个浅槽隔离区及压应变氮化硅盖帽层。
源区与一个LDD区并列设置在半导体衬底上表面靠近源极位置，漏区与另一个LDD区并列设置在半导体衬底上表面靠近漏极位置，两个LDD区之间的半导体衬底上表面设置有栅氧化层，栅极设置在栅氧化层上方，栅极靠近源极和漏极的两侧各设置有一个侧墙，侧墙下表面与LDD区上表面相接触；两个浅槽隔离区分别与源区与漏区紧靠，其中填充有绝缘介质。
所述两个绝缘介质层分别紧靠设置于源区和漏区外侧表面，并且位于浅槽隔离区的正上方，在栅两侧到上述绝缘介质层之间的源区和漏区上方区域分别形成槽形结构，共计两个；压应变氮化硅盖帽层覆盖于包括上述槽形结构的整个器件上表面；两个绝缘介质层的厚度不低于0.5倍栅高。
进一步的，所述两个绝缘介质层为单层或多层结构，其材料选用二氧化硅、氮化硅或其他与CMOS工艺兼容的绝缘介质材料。
本发明采用表面应力调制结构来控制NMOSFET器件沟道区域内的应力，使其弛豫，从而抑制压应变氮化硅盖帽层对NMOSFET性能的不利影响。由于避免了对NMOSFET表面的压应变氮化硅盖帽层进行刻蚀，工艺复杂度得以降低。
对常规的采用压应变氮化硅盖帽层作为应力源的应变MOSFET器件而言，在源漏区域、侧墙以及栅极三个区域的氮化硅盖帽层共同作用下，器件沟道区域内形成了压应力。其中侧墙和栅极区的氮化硅盖帽层向沟道区域引入的应力类型为张应力，而源漏区的氮化硅盖帽层向沟道区域引入的应力类型为压应力。由于源漏区的氮化硅盖帽层在沟道区域引入的压应力大于侧墙、栅极引入的张应力，从而最终在沟道区域形成了压应力。
而本发明采用如图8所示的具有表面应力调制结构的应变NMOSFET后，由于紧靠NMOSFET源区、漏区外侧表面处的绝缘介质层(即表面应力调制结构)的存在，这改变了源漏区域的压应变氮化硅盖帽层原有的几何结构和力学特性，使得其在沟道内引入的压应力减小，这导致沟道区域内的力学平衡发生改变，使得器件沟道区域的压应力有了很大程度的弛豫。沟道区域内压应力的降低有效地抑制了NMOSFET性能的退化。
本发明的有益效果是，对于使用压应变氮化硅盖帽层来提升PMOSFET性能的CMOS集成电路而言，在采用具有上述表面应力调制结构的NMOSFET后，有效地抑制了压应变氮化硅盖帽层所造成的NMOSFET性能的下降。采用该结构可避免NMOSFET表面压应变氮化硅盖帽层刻蚀工艺，从而降低工艺的复杂度。
附图说明
图1为引入压应变氮化硅盖帽层的CMOS剖面图；
图2为刻蚀NMOSFET表面的压应变氮化硅盖帽层的CMOS剖面图；
图3为实施例中在半导体衬底上淀积氧化层和氮化层的剖视图；
图4为实施例中刻蚀浅槽结构的剖视图；
图5为实施例中形成浅槽隔离区的剖视图；
图6为实施例中在紧靠源漏外侧表面处形成两个绝缘介质层的剖视图；
图7为实施例中在形成绝缘介质层和浅槽隔离区的半导体衬底上生长栅氧化层、制作栅极、侧墙及进行栅源漏掺杂后的剖视图；
图8为实施例中的具有表面应力调制结构的应变NMOSFET中紧靠源区、漏区外侧表面的两个绝缘介质层为单层结构时的剖视图；
图9为实施例中的具有表面应力调制结构的应变NMOSFET中紧靠源区、漏区外侧表面的两个绝缘介质层为多层结构时的剖视图；
图10为45nm沟道长度下具有表面应力调制结构的应变NMOSFET与常规结构的应变NMOSFET的沟道应力分布示意图；
图11为具有表面应力调制结构的应变NMOSFET器件结构立体示意图；
附图标记：1-半导体衬底，2-栅氧化层，3-栅极，4-侧墙，5-源区，6-漏区，7-轻掺杂漏区，8-绝缘介质层，9-浅槽隔离区，10-压应变氮化硅盖帽层，11-表面应力调制结构，12-氧化层，13-氮化层。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
如图8所示的具有表面应力调制结构的应变NMOSFET，包括栅氧化层2、栅极3、两个侧墙4、半导体衬底1、源极、漏极、源区5、漏区6、两个轻掺杂漏区(LDD区)7、两个绝缘介质层8、两个浅槽隔离区9及压应变氮化硅盖帽层10，其中，源区5与一个LDD区7并列设置在半导体衬底1上表面靠近源极位置，漏区6与另一个LDD区7并列设置在半导体衬底1上表面靠近漏极位置，两个LDD区7之间的半导体衬底1上表面设置有栅氧化层2，栅极3设置在栅氧化层2上方，栅极3靠近源极和漏极的两侧各设置有一个侧墙4，侧墙4下表面与LDD区7上表面相接触，两个浅槽隔离区9分别与源区5与漏区6紧靠，两个浅槽隔离区9中填充有绝缘介质，两个绝缘介质层8分别紧靠源区5、漏区6外侧表面，并且位于浅槽隔离区9的正上方，在栅3两侧到上述绝缘介质层8之间的源5和漏6上方区域分别形成两个槽形结构，并且在包括上述槽形结构的整个器件上表面覆盖有一层压应变氮化硅盖帽层10，压应变氮化硅盖帽层的厚度为70nm。
这里，表面应力调制结构的垂直高度，即紧靠源区、漏区外侧表面处的两个绝缘介质层的厚度不低于0.5倍栅高；所述表面应力调制结构中紧靠源区、漏区外侧表面的两个绝缘介质层可以为单层或者多层结构：两个绝缘介质层为单层结构时的剖视图如图8所示，两个绝缘介质层为多层结构时的剖视图如图9所示。
本例在CMOS工艺环境下，具有表面应力调制结构的应变NMOSFET的制作方法，包括如下步骤：
步骤1、在已掺杂的P型半导体衬底1上依次覆盖氧化层12和氮化层13，如图3所示；
步骤2、图形化刻蚀氮化层13、氧化层12和半导体衬底1，在半导体衬底1中形成一个浅槽结构，如图4所示；
步骤3、在已有浅槽结构的半导体衬底1上方淀积绝缘介质8，使得绝缘介质8填满整个槽，再对绝缘介质层8进行CMP处理，退火，最后湿法去氮化层13和氧化层12，从而形成浅槽隔离区9，如图5所示；
步骤4、在形成浅槽隔离区9的半导体衬底1的表面淀积一定厚度的绝缘介质层8，并对其进行图形化刻蚀，从而在半导体衬底1上方预定区域形成两个绝缘介质层8，如图6所示；
步骤5、对已形成浅槽隔离区9和两个绝缘介质层8的半导体衬底1进行离子注入确定两个有源区，两个有源区包括以后的源区5、漏区6及两个轻掺杂漏区7的位置；
步骤6、在两个有源区之间的半导体衬底1上生长栅氧化层2，并在其上淀积栅材料，刻蚀形成栅电极3，再形成侧墙4；
步骤7、利用栅自对准工艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区7、源区5及漏区6，如图7所示；
步骤8、在整个器件上表面淀积一层本征压应变氮化硅盖帽层10，该本征压应变氮化硅盖帽层10的厚度为70nm，本征压应力为-1Gpa，如图8所示。
如图10，为在CMOS工艺环境下，对于采用压应变氮化硅盖帽层技术的45nm沟道长度的NMOSFET，具有表面应力调制结构的应变NMOSFET与常规结构的应变NMOSFET的沟道应力分布示意图。从沟道区的应力分布可以看出，具有表面应力调制结构的应变NMOSFET相对于常规结构的应变NMOSFET而言，表面应力调制结构能有效地弛豫NMOSFET沟道中的压应力，沟道区压应力弛豫的幅度约为常规结构的2/3。因此，使用如图8所示的具有表面应力调制结构的应变NMOSFET后，有效地抑制了压应变氮化硅盖帽层所造成的NMOSFET性能的下降。采用该结构可避免NMOSFET表面压应变氮化硅盖帽层刻蚀工艺，从而降低工艺的复杂度。
Claims (3)
1.一种具有表面应力调制结构的应变NMOSFET器件，包括栅氧化层、栅极、两个侧墙、半导体衬底、源极、漏极、源区、漏区、两个轻掺杂漏区LDD区、两个浅槽隔离区及压应变氮化硅盖帽层，其特征在于：还包括两个绝缘介质层；
源区与一个LDD区并列设置在半导体衬底上表面靠近源极位置，漏区与另一个LDD区并列设置在半导体衬底上表面靠近漏极位置，两个LDD区之间的半导体衬底上表面设置有栅氧化层，栅极设置在栅氧化层上方，栅极靠近源极和漏极的两侧各设置有一个侧墙，侧墙下表面与LDD区上表面相接触；两个浅槽隔离区分别与源区与漏区紧靠，其中填充有绝缘介质；
所述两个绝缘介质层分别紧靠设置于源区和漏区外侧表面，并且位于浅槽隔离区的正上方，在栅两侧到上述绝缘介质层之间的源区和漏区上方区域分别形成槽形结构，共计两个；压应变氮化硅盖帽层覆盖于包括上述槽形结构的整个器件上表面；两个绝缘介质层的厚度不低于0.5倍栅高。
2.如权利要求1所述具有表面应力调制结构的应变NMOSFET器件，其特征在于：所述绝缘介质层为单层或多层结构。
3.如权利要求1所述具有表面应力调制结构的应变NMOSFET器件，其特征在于：所述绝缘介质层选用二氧化硅、氮化硅或与CMOS工艺兼容的绝缘介质材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327045.XA CN108155238B (zh) | 2017-12-13 | 2017-12-13 | 一种具有表面应力调制结构的应变nmosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711327045.XA CN108155238B (zh) | 2017-12-13 | 2017-12-13 | 一种具有表面应力调制结构的应变nmosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108155238A CN108155238A (zh) | 2018-06-12 |
| CN108155238B true CN108155238B (zh) | 2020-08-11 |
Family
ID=62467095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711327045.XA Active CN108155238B (zh) | 2017-12-13 | 2017-12-13 | 一种具有表面应力调制结构的应变nmosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108155238B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118928A (zh) * | 2006-08-02 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 应变沟道mos元件 |
| CN102420191A (zh) * | 2011-11-30 | 2012-04-18 | 上海华力微电子有限公司 | 应力记忆作用的半导体器件及其制造方法 |
| CN102931222A (zh) * | 2011-08-08 | 2013-02-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
| CN102983173B (zh) * | 2012-12-18 | 2016-10-05 | 电子科技大学 | 具有槽型结构的应变nmosfet及其制作方法 |
-
2017
- 2017-12-13 CN CN201711327045.XA patent/CN108155238B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118928A (zh) * | 2006-08-02 | 2008-02-06 | 台湾积体电路制造股份有限公司 | 应变沟道mos元件 |
| CN102931222A (zh) * | 2011-08-08 | 2013-02-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102420191A (zh) * | 2011-11-30 | 2012-04-18 | 上海华力微电子有限公司 | 应力记忆作用的半导体器件及其制造方法 |
| CN102983173B (zh) * | 2012-12-18 | 2016-10-05 | 电子科技大学 | 具有槽型结构的应变nmosfet及其制作方法 |
| CN103280461A (zh) * | 2013-05-23 | 2013-09-04 | 电子科技大学 | 具有槽型结构与硅化物电极的mosfet器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108155238A (zh) | 2018-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101023208B1 (ko) | 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법 | |
| US8802533B1 (en) | Semiconductor device and method of manufacturing the same | |
| US20120068268A1 (en) | Transistor structure and method of fabricating the same | |
| CN100485964C (zh) | 半导体装置及其形成方法 | |
| US8823109B2 (en) | Transistor structure | |
| US20140097402A1 (en) | Semiconductor structure and method for forming the same | |
| WO2011160477A1 (zh) | 一种应变沟道场效应晶体管及其制备方法 | |
| US20140091395A1 (en) | Transistor | |
| US8062952B2 (en) | Strain transformation in biaxially strained SOI substrates for performance enhancement of P-channel and N-channel transistors | |
| TWI415261B (zh) | 用於提昇內嵌矽碳之ｎ型金氧半場效電晶體之效能的凸起淺溝構隔離結構及超鑲嵌技術 | |
| US8441045B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8030148B2 (en) | Structured strained substrate for forming strained transistors with reduced thickness of active layer | |
| KR20110135771A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| US8853752B2 (en) | Performance enhancement in transistors by providing a graded embedded strain-inducing semiconductor region with adapted angles with respect to the substrate surface | |
| US8816392B2 (en) | Semiconductor device having gate structures to reduce the short channel effects | |
| CN103280459A (zh) | 具有深槽结构的图形化应变nmos器件及其制作方法 | |
| CN108155238B (zh) | 一种具有表面应力调制结构的应变nmosfet器件 | |
| CN103579308A (zh) | Mos晶体管器件及其制造方法 | |
| CN108400169B (zh) | 一种具有表面应力调制结构的应变pmosfet | |
| US11121254B2 (en) | Transistor with strained superlattice as source/drain region | |
| US8890209B2 (en) | Strained GE-ON-insulator structure and method for forming the same | |
| US20120305986A1 (en) | Semiconductor structure and method for forming the same | |
| CN103545366B (zh) | 半导体器件及其制造方法 | |
| CN111755336B (zh) | 场效应管的制备方法、场效应管及半导体衬底 | |
| US20130183801A1 (en) | Method for manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |