CN108400169B - 一种具有表面应力调制结构的应变pmosfet - Google Patents

一种具有表面应力调制结构的应变pmosfet Download PDF

Info

Publication number
CN108400169B
CN108400169B CN201810224830.0A CN201810224830A CN108400169B CN 108400169 B CN108400169 B CN 108400169B CN 201810224830 A CN201810224830 A CN 201810224830A CN 108400169 B CN108400169 B CN 108400169B
Authority
CN
China
Prior art keywords
region
pmosfet
drain
layer
strained
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810224830.0A
Other languages
English (en)
Other versions
CN108400169A (zh
Inventor
罗谦
孟思远
檀长桂
王向展
文厚东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810224830.0A priority Critical patent/CN108400169B/zh
Publication of CN108400169A publication Critical patent/CN108400169A/zh
Application granted granted Critical
Publication of CN108400169B publication Critical patent/CN108400169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种具有表面应力调制结构的应变PMOSFET，属于半导体技术领域。包括半导体衬底、栅氧化层、栅极、源极、漏极和两个重掺杂区，半导体衬底上从下至上依次设置栅氧化层和栅极，两个重掺杂区设置在半导体衬底内并位于栅极两侧，两个重掺杂区分别为源区和漏区，源极设置在源区上，漏极设置在漏区上，半导体衬底上还设置有至少一个绝缘介质层，绝缘介质层设置在重掺杂区远离栅极的一侧并与重掺杂区相邻；整个器件上表面覆盖有一层张应变盖帽层。本发明通过绝缘介质层到栅极之间的槽形结构，抑制了张应变氮化硅盖帽层造成的PMOSFET性能的下降；应用于使用张应变氮化硅盖帽层的CMOS时，还避免了刻蚀PMOSFET表面张应变盖帽层，降低了工艺的复杂度。

Description

一种具有表面应力调制结构的应变PMOSFET
技术领域
本发明涉及半导体技术，特别涉及应变金属氧化物半导体场效应晶体管(MOSFET，metal oxide semiconductor Field-Effect Transistor)，具体为一种具有表面应力调制结构的应变PMOSFET。
背景技术
随着集成电路的发展，器件的尺寸变得越来越小，通过等比例缩小来提高硅基MOSFET(金属氧化物半导体场效应晶体管)性能的方法受到越来越多物理、工艺的限制，在小尺寸的制造工艺下，应变硅(Strained Silicon，SSi)技术通过应力的引入使得器件的载流子迁移率有较大的提高，使得器件的输出电流得以提升，进而提高电路的性能，并且能够与现有Si工艺兼容，因此受到广泛地关注和研究，并被应用于集成电路的制造中。
目前氮化硅盖帽层技术在应变CMOS(互补金属氧化物半导体)中有着广泛应用。在CMOS集成电路制造中，经常会在芯片表面淀积张应变氮化硅盖帽层以提升NMOSFET性能，但该盖帽层往往会造成PMOSFET性能退化，引入张应变氮化硅盖帽层的CMOS剖面图如图1所示。为了避免由于张应变氮化硅盖帽层所造成的PMOSFET性能退化的问题，工业界一般采用选择性刻蚀去掉PMOSFET表面张应变氮化硅盖帽层的方法来解决该问题，刻蚀PMOSFET表面的张应变氮化硅盖帽层的CMOS剖面图如图2所示，但这种方法又同时带来了工艺复杂性增加的问题，进而直接导致了工艺成本的增大及成品率的降低。
发明内容
针对上述张应变盖帽层造成的PMOSFET性能退化的问题，本发明提供了一种具有表面应力调制结构的应变PMOSFET，能够在抑制张应变盖帽层造成的PMOSFET性能退化的同时，避免刻蚀PMOSFET表面张应变盖帽层，从而降低工艺复杂度。
本发明的技术方案为：
一种具有表面应力调制结构的应变PMOSFET，包括半导体衬底1、栅氧化层2、栅极3、源极、漏极和两个重掺杂区，所述半导体衬底1上从下至上依次设置所述栅氧化层2和所述栅极3，所述两个重掺杂区设置在所述半导体衬底1内并位于所述栅极3两侧，所述两个重掺杂区分别为源区5和漏区6，所述源极设置在所述源区5上并与所述源区5接触，所述漏极设置在所述漏区6上并与所述漏区6接触；
所述半导体衬底1上还设置有至少一个绝缘介质层8，所述绝缘介质层8设置在所述重掺杂区远离所述栅极3的一侧并与所述重掺杂区相邻；
包括所述绝缘介质层8、重掺杂区和栅极3的上表面覆盖有一层张应变盖帽层10。
具体的，所述绝缘介质层8为两个，分别位于所述源区5和漏区6远离栅极3的一侧。
具体的，还包括设置在半导体衬底1上的两个轻掺杂漏区7，所述两个轻掺杂漏区7分别与所述源区5和漏区6并列设置在所述栅极3两侧，所述栅氧化层2设置在两个轻掺杂漏区7之间的所述半导体衬底1上。
具体的，所述栅极3靠近所述源极和漏极的两侧各设置有一个侧墙4，所述两个侧墙4的下表面分别与所述两个轻掺杂漏区7的上表面接触。
具体的，所述重掺杂区远离所述栅极3的一侧设置有浅槽隔离区9，所述浅槽隔离区9与所述重掺杂区接触，所述绝缘介质层8设置在所述浅槽隔离区9上。
具体的，所述绝缘介质层8的垂直高度不低于所述栅极3的垂直高度的0.5倍。
具体的，所述绝缘介质层8为多层结构。
具体的，所述绝缘介质层8的材料为二氧化硅、氮化硅或其他与CMOS工艺兼容的材料。
具体的，所述张应变盖帽层10的材料为氮化硅。
具体的，选择性刻蚀源区5上方覆盖的部分张应变盖帽层10形成接触孔，在接触孔中淀积源极材料，所述源极材料与源区5上表面接触反应形成源极；选择性刻蚀漏区6上方覆盖的部分张应变盖帽层10形成接触孔，在接触孔中淀积漏极材料，所述漏极材料与漏区6上表面接触形成漏极。
本发明的原理为：
对常规的采用张应变盖帽层作为应力源的应变MOSFET器件而言，在源漏区域、侧墙以及栅极三个区域的盖帽层的共同作用下，器件沟道区域内形成了张应力。其中侧墙和栅极区的盖帽层向沟道区域引入的应力类型为压应力，而源漏区的盖帽层向沟道区域引入的应力类型为张应力。由于源漏区的盖帽层在沟道区域引入的张应力大于侧墙、栅极引入的压应力，从而最终在沟道区域形成了张应力。
本发明提供的具有表面应力调制结构的应变PMOSFET，由于在紧靠重掺杂区设置了绝缘介质层8，从而在栅极3到绝缘介质层8之间形成了槽形结构11，这改变了源漏区域的张应变盖帽层10原有的几何结构和力学特性，使得其在沟道内引入的张应力减小，这导致沟道区域内的力学平衡发生改变，使得器件沟道区域的张应力有了很大程度的弛豫，沟道区域内张应力的降低有效地抑制了PMOSFET性能的退化。
本发明的有益效果是：本发明提出的应变PMOSFET，通过绝缘介质层8到栅极3之间的槽形结构11构成表面应力调制结构，抑制了张应变盖帽层10造成的PMOSFET性能的下降；对于使用张应变盖帽层来提升NMOSFET性能的CMOS集成电路而言，在采用具有上述表面应力调制结构的PMOSFET后，能够避免PMOSFET表面张应变盖帽层刻蚀工艺，从而降低工艺的复杂度。
附图说明
图1为引入张应变氮化硅盖帽层的CMOS剖面图。
图2为刻蚀PMOSFET表面的张应变氮化硅盖帽层的CMOS剖面图。
图3为实施例中在半导体衬底上淀积氧化层12和氮化层13的剖视图。
图4为实施例中刻蚀浅槽结构的剖视图。
图5为实施例中形成浅槽隔离区9的剖视图。
图6为实施例中在紧靠源漏外侧表面处形成两个绝缘介质层8的剖视图。
图7为实施例中在形成绝缘介质层8和浅槽隔离区9的半导体衬底1上生长栅氧化层2、制作栅极3、侧墙4及进行栅源漏掺杂后的剖视图。
图8为实施例中的具有表面应力调制结构的应变PMOSFET中紧靠源区5、漏区6外侧表面的两个绝缘介质层8为单层结构时的剖视图。
图9为实施例中的具有表面应力调制结构的应变PMOSFET中紧靠源区5、漏区6外侧表面的两个绝缘介质层8为多层结构时的剖视图。
图10为45nm沟道长度下具有表面应力调制结构的应变PMOSFET与常规结构的应变PMOSFET的沟道应力分布示意图。
图11为具有表面应力调制结构的应变PMOSFET的立体结构示意图。
附图标记：1-半导体衬底，2-栅氧化层，3-栅极，4-侧墙，5-源区，6-漏区，7-轻掺杂漏区，8-绝缘介质层，9-浅槽隔离区，10-张应变盖帽层，11-槽形结构(即表面应力调制结构)，12-氧化层，13-氮化层。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
本发明提供的一种具有表面应力调制结构的应变PMOSFET，包括半导体衬底1、栅氧化层2、栅极3、源极、漏极和两个重掺杂区，半导体衬底1上从下至上依次设置栅氧化层2和栅极3，两个重掺杂区设置在半导体衬底1内并位于栅极3两侧，两个重掺杂区分别为源区5和漏区6，源极设置在源区5上并于源区5接触，漏极设置在漏区6上并与漏区6接触，半导体衬底1上还设置有至少一个绝缘介质层8，绝缘介质层8设置在重掺杂区远离栅极3的一侧并与重掺杂区相邻；包括绝缘介质层8、重掺杂区和栅极3的上表面覆盖有一层张应变盖帽层10。
下面以绝缘介质层8为两个作为实施例详细描述本发明，如图8所示，两个绝缘介质层8分别位于源区5和漏区6远离栅极3的一侧并分别与源区5和漏区6上表面的边界接触。本实施例中通过选择性刻蚀源区5上方覆盖的部分张应变盖帽层10形成接触孔，在接触孔中淀积源极材料，所述源极材料与源区5上表面接触反应形成源极；选择性刻蚀漏区6上方覆盖的部分张应变盖帽层10形成接触孔，在接触孔中淀积漏极材料，所述漏极材料与漏区6上表面接触形成漏极。本实施例中还包括设置在半导体衬底1上的两个轻掺杂漏区7，源区5与一个轻掺杂漏区7并列设置在半导体衬底1上表面靠近源极的位置，漏区6与另一个轻掺杂漏区7并列设置在半导体衬底1上表面靠近漏极位置，栅氧化层2设置在两个轻掺杂漏区7之间的半导体衬底1上。栅极3靠近源极和漏极的两侧各设置有一个侧墙4，两个侧墙4的下表面分别与两个轻掺杂漏区7的上表面接触。本实施例中源区5和漏区6远离栅极的一侧各设置有一个浅槽隔离区9，浅槽隔离区9内填充绝缘介质，两个浅槽隔离区9分别紧靠源区5和漏区6的侧面，两个绝缘介质层8分别设置在两个浅槽隔离区9上。这样在栅极3两侧到两个绝缘介质层8之间的源区5和漏区6上方区域分别形成了两个槽形结构11，槽形结构11即为表面应力调制结构，在包括上述槽形结构11、绝缘介质层8、栅极3的整个器件表面覆盖一层张应变盖帽层10，本实施例中的张应变盖帽层10的材料为氮化硅，厚度为80nm。
绝缘介质层8的材料可以为二氧化硅、氮化硅或其他与CMOS工艺兼容的材料。
绝缘介质层8可以为单层结构或多层结构，绝缘介质层8为单层结构时的剖视图如图8所示，绝缘介质层8为多层结构时的剖视图如图9所示。
一些实施例中绝缘介质层8的垂直高度不低于栅极3的垂直高度的0.5倍。
在CMOS工艺环境下，本实施例提出的具有表面应力调制结构的应变PMOSFET的制作方法，包括如下步骤：
步骤1、在已掺杂的N型半导体衬底1上依次覆盖氧化层12和氮化层13，如图3所示；
步骤2、图形化刻蚀氮化层13、氧化层12和半导体衬底1，在半导体衬底1中形成两个浅槽结构，如图4所示；
步骤3、在已有浅槽结构的半导体衬底1上方淀积绝缘介质，使得绝缘介质填满浅槽结构，然后进行化学机械抛光CMP处理，退火，最后湿法去氮化层13和氧化层12，从而形成浅槽隔离区9，如图5所示；
步骤4、在形成浅槽隔离区9的半导体衬底1的表面淀积绝缘介质层8，该绝缘介质层8厚度为150nm，并对其进行图形化刻蚀，从而在浅槽隔离区9上方的半导体衬底1表面形成两个绝缘介质层8，如图6所示；
步骤5、对已形成浅槽隔离区9和两个绝缘介质层8的半导体衬底1进行离子注入确定两个有源区，两个有源区包括以后的源区5、漏区6及两个轻掺杂漏区7的位置；
步骤6、在两个有源区之间的半导体衬底1上生长栅氧化层2，并在其上淀积栅材料，刻蚀形成栅电极3，再在栅电极3两侧形成侧墙4；
步骤7、利用栅自对准工艺对有源区进行两次P型离子注入，分别形成两个轻掺杂漏区7、源区5及漏区6，如图7所示；
步骤8、在整个器件上表面淀积一层本征张应变氮化硅盖帽层10，该本征张应变氮化硅盖帽层10的厚度为80nm，本征张应力为1Gpa，如图8所示。后续工艺与现有CMOS制作工艺一致，最终得到具有表面应力调制结构的应变PMOSFET。
如图10，为在CMOS工艺环境下，对于采用张应变氮化硅盖帽层技术的45nm沟道长度的PMOSFET，具有表面应力调制结构的应变PMOSFET与常规结构的应变PMOSFET的沟道应力分布示意图。从沟道区的应力分布可以看出，具有表面应力调制结构的应变PMOSFET相对于常规结构的应变PMOSFET而言，表面应力调制结构能有效地弛豫PMOSFET沟道中的张应力，沟道区张应力弛豫的幅度约为常规结构的3/4。因此，使用如图8所示的具有表面应力调制结构的应变PMOSFET后，有效地抑制了张应变氮化硅盖帽层所造成的PMOSFET性能的下降。采用该结构可避免PMOSFET表面张应变氮化硅盖帽层刻蚀工艺，从而降低工艺的复杂度。
本发明采用表面应力调制结构来控制PMOSFET器件沟道区域内的张应力，使其弛豫，从而抑制张应变氮化硅盖帽层10对PMOSFET性能的不利影响。由于避免了对PMOSFET表面的张应变氮化硅盖帽层进行刻蚀，工艺复杂度得以降低。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (9)

1.一种具有表面应力调制结构的应变PMOSFET，包括半导体衬底(1)、栅氧化层(2)、栅极(3)、源极、漏极和两个重掺杂区，所述半导体衬底(1)上从下至上依次设置所述栅氧化层(2)和所述栅极(3)，所述两个重掺杂区设置在所述半导体衬底(1)内并位于所述栅极(3)两侧，所述两个重掺杂区分别为源区(5)和漏区(6)，所述源极设置在所述源区(5)上并与所述源区(5)接触，所述漏极设置在所述漏区(6)上并与所述漏区(6)接触；
其特征在于，所述半导体衬底(1)上还设置有至少一个绝缘介质层(8)，所述绝缘介质层(8)设置在所述重掺杂区远离所述栅极(3)的一侧并与所述重掺杂区相邻；
包括所述绝缘介质层(8)、重掺杂区和栅极(3)的上表面覆盖有一层张应变盖帽层(10)；
所述绝缘介质层(8)的垂直高度不低于所述栅极(3)的垂直高度的0.5倍，在所述栅极(3)到所述绝缘介质层(8)之间形成槽形结构(11)，所述槽形结构(11)用于减小所述应变PMOSFET的沟道内引入的张应力。
2.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述绝缘介质层(8)为两个，分别位于所述源区(5)和漏区(6)远离栅极(3)的一侧。
3.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，还包括设置在半导体衬底(1)上的两个轻掺杂漏区(7)，所述两个轻掺杂漏区(7)分别与所述源区(5)和漏区(6)并列设置在所述栅极(3)两侧，所述栅氧化层(2)设置在两个轻掺杂漏区(7)之间的所述半导体衬底(1)上。
4.根据权利要求3所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述栅极(3)靠近所述源极和漏极的两侧各设置有一个侧墙(4)，所述两个侧墙(4)的下表面分别与所述两个轻掺杂漏区(7)的上表面接触。
5.根据权利要求1或2所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述重掺杂区远离所述栅极(3)的一侧设置有浅槽隔离区(9)，所述浅槽隔离区(9)与所述重掺杂区接触，所述绝缘介质层(8)设置在所述浅槽隔离区(9)上。
6.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述绝缘介质层(8)为多层结构。
7.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述绝缘介质层(8)的材料为二氧化硅、氮化硅或其他与CMOS工艺兼容的材料。
8.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，所述张应变盖帽层(10)的材料为氮化硅。
9.根据权利要求1所述的具有表面应力调制结构的应变PMOSFET，其特征在于，选择性刻蚀源区(5)上方覆盖的部分张应变盖帽层(10)形成接触孔，在接触孔中淀积源极材料，所述源极材料与源区(5)上表面接触反应形成源极；选择性刻蚀漏区(6)上方覆盖的部分张应变盖帽层(10)形成接触孔，在接触孔中淀积漏极材料，所述漏极材料与漏区(6)上表面接触形成漏极。
CN201810224830.0A 2018-03-19 2018-03-19 一种具有表面应力调制结构的应变pmosfet Active CN108400169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810224830.0A CN108400169B (zh) 2018-03-19 2018-03-19 一种具有表面应力调制结构的应变pmosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810224830.0A CN108400169B (zh) 2018-03-19 2018-03-19 一种具有表面应力调制结构的应变pmosfet

Publications (2)

Publication Number Publication Date
CN108400169A CN108400169A (zh) 2018-08-14
CN108400169B true CN108400169B (zh) 2021-02-12

Family

ID=63092951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810224830.0A Active CN108400169B (zh) 2018-03-19 2018-03-19 一种具有表面应力调制结构的应变pmosfet

Country Status (1)

Country Link
CN (1) CN108400169B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822392A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件
CN102983173A (zh) * 2012-12-18 2013-03-20 电子科技大学 具有槽型结构的应变nmosfet及其制作方法
CN104051265A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种mos晶体管的制作方法
CN105321884A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 金属栅极器件形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172936B2 (en) * 2004-09-24 2007-02-06 Texas Instruments Incorporated Method to selectively strain NMOS devices using a cap poly layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822392A (zh) * 2005-02-18 2006-08-23 富士通株式会社 半导体器件
CN102983173A (zh) * 2012-12-18 2013-03-20 电子科技大学 具有槽型结构的应变nmosfet及其制作方法
CN104051265A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种mos晶体管的制作方法
CN105321884A (zh) * 2015-10-19 2016-02-10 上海华力微电子有限公司 金属栅极器件形成方法

Also Published As

Publication number Publication date
CN108400169A (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US10998425B2 (en) FinFET structure and method for fabricating the same
KR101023208B1 (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
US8236658B2 (en) Methods for forming a transistor with a strained channel
US8106456B2 (en) SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US10312155B2 (en) FinFET device and fabrication method thereof
KR101057651B1 (ko) 반도체 소자의 제조방법
US8828832B2 (en) Strained structure of semiconductor device
US20120217583A1 (en) Semiconductor device and method for forming the same
US20060131657A1 (en) Semiconductor integrated circuit device and method for the same
KR100639679B1 (ko) 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터
US20110108894A1 (en) Method of forming strained structures in semiconductor devices
US20100078735A1 (en) Cmos device comprising nmos transistors and pmos transistors having increased strain-inducing sources and closely spaced metal silicide regions
TWI415261B (zh) 用於提昇內嵌矽碳之ｎ型金氧半場效電晶體之效能的凸起淺溝構隔離結構及超鑲嵌技術
US8030148B2 (en) Structured strained substrate for forming strained transistors with reduced thickness of active layer
KR20110135771A (ko) 반도체 집적 회로 장치의 제조 방법
KR20090020847A (ko) 스트레인드 채널을 갖는 모스 트랜지스터의 제조 방법 및그에 의해 제조된 모스 트랜지스터
KR20090066491A (ko) 수직형 트랜지스터 및 그의 형성방법
CN108400169B (zh) 一种具有表面应力调制结构的应变pmosfet
CN108155238B (zh) 一种具有表面应力调制结构的应变nmosfet器件
US20210083111A1 (en) Methods of forming a transistor device with source/drain regions comprising an interface layer that comprises a non-semiconductor material
TW201624614A (zh) 半導體元件及其製造方法
CN107799421B (zh) 半导体器件的形成方法
CN112951765A (zh) 半导体结构及其形成方法
CN103545366B (zh) 半导体器件及其制造方法
CN112103249B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant