CN102983173A - 具有槽型结构的应变nmosfet及其制作方法 - Google Patents
具有槽型结构的应变nmosfet及其制作方法 Download PDFInfo
- Publication number
- CN102983173A CN102983173A CN2012105517763A CN201210551776A CN102983173A CN 102983173 A CN102983173 A CN 102983173A CN 2012105517763 A CN2012105517763 A CN 2012105517763A CN 201210551776 A CN201210551776 A CN 201210551776A CN 102983173 A CN102983173 A CN 102983173A
- Authority
- CN
- China
- Prior art keywords
- trench structure
- strain
- nmosfet
- semiconductor substrate
- strained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 30
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 16
- 150000004767 nitrides Chemical group 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 abstract description 5
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Abstract
本发明涉及半导体技术。本发明解决了现有应变NMOSFET采用DSL技术提升性能时相关工艺复杂的问题，提供了一种具有槽型结构的应变NMOSFET及其制作方法，其技术方案可概括为：具有槽型结构的应变NMOSFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。本发明的有益效果是，制作工艺得到了简化，适用于应变NMOSFET。
Description
技术领域
本发明涉及半导体技术，特别涉及应变N沟道金属氧化物半导体场效应晶体管（NMOSFET）。
背景技术
自Gordon Moore于1965年提出摩尔定律以来，通过等比例缩小来提高硅基MOS（场效应管）器件性能的方法受到越来越多物理、工艺的限制，应变硅（Strained Silicon，SSi）技术通过“调节”硅能带来提升载流子迁移率，从而提升器件的输出电流，进而提高电路的工作速度而备受关注，并已获得广泛的应用。
现有的应变NMOSFET器件剖视图如图1所示，包括源极、漏极、源区9、漏区10、栅氧化层6、栅极7、两个LDD区（轻掺杂漏区）12、两个浅槽隔离区13、两个侧墙8、张应变刻蚀阻挡层11及半导体衬底1，所述源区9与一个LDD区12并列设置在半导体衬底1上表面靠近源极位置，漏区10与另一个LDD区12并列设置在半导体衬底1上表面靠近漏极位置，两个LDD区12之间的半导体衬底1上表面设置有栅氧化层6，栅极7设置在栅氧化层6上方，栅极7靠近源极和漏极的两侧各设置有一个侧墙8，侧墙8下表面与LDD区12上表面相接触，两个浅槽隔离区13分别设置在源区9与漏区10的外延，两个浅槽隔离区13中填充有二氧化硅，其上表面与源区9及漏区10的上表面齐平，整个器件的上表面淀积有一层张应变刻蚀阻挡层14，浅槽隔离区13的上表面到下表面的垂直距离一般为300nm以内。
目前DSL（双应力线）技术在应变CMOS中得到广泛应用。DSL技术能够同时提升CMOS（互补金属氧化物半导体）工艺下的NMOSFET（N沟道金属氧化物半导体场效应晶体管）和PMOSFET（P沟道金属氧化物半导体场效应晶体管）的性能，其通过淀积张应变SiN薄膜于NMOS表面以在沟道引入张应力，并同时淀积压应变薄膜于PMOS表面以在沟道引入压应力，进而改善沟道载流子迁移率。但在同一硅片上同时淀积具有张应力和压应力的CESL（刻蚀阻挡层），相关的工艺是很复杂的，这限制了DSL技术的应用。现有的DSL技术剖视图如图2所示，该技术是利用CESL作为应力源同时制作应变NMOSFET和应变PMOSFET。张应变的CESL14覆盖NMOSFET，压应变的CESL11覆盖PMOSFET，同时提升NMOSFET和PMOSFET的性能。
发明内容
本发明的目的是克服目前应变NMOSFET采用DSL技术提升性能时相关工艺复杂的缺点，提供一种具有槽型结构的应变NMOSFET及其制作方法。
本发明解决其技术问题，采用的技术方案是，具有槽型结构的应变NMOSFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。
具体的，所述槽型结构的上表面到下表面的垂直距离至少为0.4μm。
进一步的，所述槽型结构为矩形。
具体的，所述槽型结构为梯形或阶梯形，所述梯形或阶梯形的长边位于槽型结构的上表面。
再进一步的，所述压应变刻蚀阻挡层的厚度为10nm到600nm之间。
具有槽型结构的应变NMOSFET的制作方法，其特征在于，包括以下步骤：
步骤1、对半导体衬底进行P型掺杂；
步骤2、在半导体衬底上淀积一层氧化层；
步骤3、在氧化层上方淀积氮化物；
步骤4、在氮化物上方涂一层光刻胶，所述光刻胶的刻印图形涂于氮化物上方除预留的槽型结构外的地方；
步骤5、刻蚀掉没有光刻胶保护区域的氮化物、氧化层及半导体衬底从而形成槽型结构，并抛光去除光刻胶、氮化物和氧化层；
步骤6、离子注入确定两个有源区，两个有源区包括以后的源区、漏区及两个轻掺杂漏区的位置；
步骤7、在两个有源区之间的半导体衬底上生长栅氧化层，并在其上淀积栅材料，刻蚀形成栅电极，再形成侧墙；
步骤8、利用栅自对准工艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区、源区及漏区；
步骤9、在整个器件及槽型结构上淀积一层本征压应变刻蚀阻挡层。
具体的，步骤5中，所述刻蚀的深度为从半导体衬底上表面起向半导体衬底下方延伸至少0.4μm。
进一步的，步骤2中，所述氧化层的厚度为15nm。
具体的，步骤9中，所述本征压应变刻蚀阻挡层的厚度为10nm到600nm之间。
本发明的有益效果是，通过上述具有槽型结构的应变NMOSFET，利用淀积在整个NMOSFET上表面的压应变CESL和槽型结构能够使压应变CESL在NMOSFET沟道区域引入张应力，提升应变NMOSFET的性能，且根据上述具有槽型结构的应变NMOSFET的制作方法可以看出，该方法采用具有单一应变性质的CESL来增强NMOSFET的性能，制作工艺得到了简化。
附图说明
图1为现有的应变NMOSFET器件剖视图；
图2为现有的DSL技术剖视图；
图3为本实施例中在半导体衬底上淀积氧化层的剖视图；
图4为本实施例中在氧化层的上方淀积氮化物的剖视图；
图5为本实施例中在氮化物上涂光刻胶的剖视图；
图6为本实施例中刻蚀槽型结构的剖视图；
图7为本实施例中抛光去除光刻胶、氮化物和氧化层后的剖视图；
图8为本实施例的具有槽型结构的应变NMOSFET中槽型结构为矩形时的剖视图；
图9为本实施例的具有槽型结构的应变NMOSFET中槽型结构为梯形时的剖视图；
图10为本实施例的具有槽型结构的应变NMOSFET中槽型结构为阶梯形时的剖视图；
图11为具有槽型结构的应变NMOSFET与传统应变NMOSFET的沟道应力分布线示意图；
其中，1为半导体衬底，2为氧化层，3为氮化物，4为光刻胶，5为槽型结构，6为栅氧化层，7为栅极，8为侧墙，9为源区，10为漏区，11为压应变刻蚀阻挡层，12为轻掺杂漏区，13为浅槽隔离区，14为张应变刻蚀阻挡层，A曲线指具有槽型结构的应变NMOSFET的沟道应力分布线，B曲线指传统应变NMOSFET的沟道应力分布线，C为MOS器件的沟道区。
具体实施方式
下面结合附图及实施例，详细描述本发明的技术方案。
本发明所述的具有槽型结构的应变NMOSFET，包括源极、漏极、源区9、漏区10、栅氧化层6、栅极7、两个轻掺杂漏区12、两个侧墙8、半导体衬底1、两个槽型结构5及压应变刻蚀阻挡层11，其中，两个槽型结构5分别设置在源区9与漏区10外延，压应变刻蚀阻挡层11覆盖在槽型结构5、源区9、漏区10、栅极7及侧墙8的上表面。本发明所述的具有槽型结构的应变NMOSFET的制作方法为：首先对半导体衬底1进行P型掺杂，然后在半导体衬底1上淀积一层氧化层2，再在氧化层2上方淀积氮化物3，再在氮化物3上方涂一层光刻胶4，所述光刻胶4的刻印图形涂于氮化物3上方除预留的槽型结构5外的地方，然后刻蚀掉没有光刻胶4保护区域的氮化物3、氧化层2及半导体衬底1从而形成槽型结构5，并抛光去除光刻胶4、氮化物3和氧化层2，然后再经过离子注入确定两个有源区，两个有源区包括以后的源区9、漏区10及两个轻掺杂漏区12的位置，再在两个有源区之间的半导体衬底1上生长栅氧化层6，并在其上淀积栅材料，刻蚀形成栅电极7，再形成侧墙8，再利用栅自对准工艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区12、源区9及漏区10，最后在整个器件及槽型结构5上淀积一层本征压应变刻蚀阻挡层11。
实施例
本例中，槽型结构的上表面到下表面的垂直距离至少为0.4μm。
本例的具有槽型结构的应变NMOSFET，包括源极、漏极、源区9、漏区10、栅氧化层6、栅极7、两个轻掺杂漏区12、两个侧墙8、半导体衬底1、两个槽型结构5及压应变刻蚀阻挡层11，其中，源区9与一个LDD区12并列设置在半导体衬底1上表面靠近源极位置，漏区10与另一个LDD区12并列设置在半导体衬底1上表面靠近漏极位置，两个LDD区12之间的半导体衬底1上表面设置有栅氧化层6，栅极7设置在栅氧化层6上方，栅极7靠近源极和漏极的两侧各设置有一个侧墙8，侧墙8下表面与LDD区12上表面相接触，两个槽型结构5分别设置在源区9与漏区10外延，压应变刻蚀阻挡层11覆盖在槽型结构5、源区9、漏区10、栅极7及侧墙8的上表面，压应变刻蚀阻挡层的厚度为10nm到600nm之间，其本征应力值最大可达-3GPa。
这里，槽型结构的上表面到下表面的垂直距离至少为0.4μm，槽型结构可以为矩形或梯形或阶梯形，当槽型结构为梯形或阶梯形时，梯形或阶梯形的长边位于槽型结构的上表面，槽型结构为矩形时的剖视图如图8所示，槽型结构为梯形时的剖视图如图9所示，槽型结构为阶梯形时的剖视图如图10。
本例的具有槽型结构的应变NMOSFET的制作方法中，包括如下步骤：
步骤1、对半导体衬底1进行P型掺杂；
步骤2、在半导体衬底1上淀积一层氧化层2，如图3所示；
本步骤中，氧化层2的厚度在15nm左右，其作用是作为隔离层保护硅片在去掉氮化物3时免受化学玷污。
步骤3、在氧化层2上方淀积氮化物3，如图4所示；
步骤4、在氮化物3上方涂一层光刻胶4，所述光刻胶4的刻印图形涂于氮化物3上方除预留的槽型结构5外的地方，如图5所示；
步骤5、刻蚀掉没有光刻胶4保护区域的氮化物3、氧化层2及半导体衬底1从而形成槽型结构5，如图6所示，并抛光去除光刻胶4、氮化物3和氧化层2，如图7所示，该槽型结构5刻蚀的深度为从半导体衬底上表面起向半导体衬底下方延伸至少0.4μm；
步骤6、离子注入确定两个有源区，两个有源区包括以后的源区9、漏区10及两个轻掺杂漏区12的位置；
步骤7、在两个有源区之间的半导体衬底1上生长栅氧化层6，并在其上淀积栅材料，刻蚀形成栅电极7，再形成侧墙8；
步骤8、利用栅自对准工艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区12、源区9及漏区10；
步骤9、在整个器件及槽型结构上淀积一层本征压应变刻蚀阻挡层11，该本征压应变刻蚀阻挡层11的厚度为10nm到600nm之间，其本征应力值最大可达-3GPa。
如图11，为具有槽型结构的应变NMOSFET与传统应变NMOSFET的沟道应力分布线示意图，根据其中传统应变NMOSFET的沟道应力分布线B与具有槽型结构的应变NMOSFET的沟道应力分布线A在MOS器件的沟道区C的对比可以看出本发明中的具有槽型结构的应变NMOSFET同样能够达到应力要求。
Claims (9)
1.具有槽型结构的应变NMOSFET，包括源极、漏极、源区、漏区、栅氧化层、栅极、两个轻掺杂漏区、两个侧墙及半导体衬底，其特征在于，还包括分别设置在源区与漏区外延的两个槽型结构，所述槽型结构、源区、漏区、栅极及侧墙的上表面覆盖有一层压应变刻蚀阻挡层。
2.根据权利要求1所述具有槽型结构的应变NMOSFET，其特征在于，所述槽型结构的上表面到下表面的垂直距离至少为0.4μm。
3.根据权利要求1所述具有槽型结构的应变NMOSFET，其特征在于，所述槽型结构为矩形。
4.根据权利要求1所述具有槽型结构的应变NMOSFET，其特征在于，所述槽型结构为梯形或阶梯形，所述梯形或阶梯形的长边位于槽型结构的上表面。
5.根据权利要求1或2或3或4所述具有槽型结构的应变NMOSFET，其特征在于，所述压应变刻蚀阻挡层的厚度为10nm到600nm之间。
6.具有槽型结构的应变NMOSFET的制作方法，其特征在于，包括以下步骤：
步骤1、对半导体衬底进行P型掺杂；
步骤2、在半导体衬底上淀积一层氧化层；
步骤3、在氧化层上方淀积氮化物；
步骤4、在氮化物上方涂一层光刻胶，所述光刻胶的刻印图形涂于氮化物上方除预留的槽型结构外的地方；
步骤5、刻蚀掉没有光刻胶保护区域的氮化物、氧化层及半导体衬底从而形成槽型结构，并抛光去除光刻胶、氮化物和氧化层；
步骤6、离子注入确定两个有源区，两个有源区包括以后的源区、漏区及两个轻掺杂漏区的位置；
步骤7、在两个有源区之间的半导体衬底上生长栅氧化层，并在其上淀积栅材料，刻蚀形成栅电极，再形成侧墙；
步骤8、利用栅自对准工艺对有源区进行两次N型离子注入，分别形成两个轻掺杂漏区、源区及漏区；
步骤9、在整个器件及槽型结构上淀积一层本征压应变刻蚀阻挡层。
7.根据权利要求6所述具有槽型结构的应变NMOSFET的制作方法，其特征在于，步骤5中，所述刻蚀的深度为从半导体衬底上表面起向半导体衬底下方延伸至少0.4μm。
8.根据权利要求6所述具有槽型结构的应变NMOSFET的制作方法，其特征在于，步骤2中，所述氧化层的厚度为15nm。
9.根据权利要求6或7或8所述具有槽型结构的应变NMOSFET的制作方法，其特征在于，步骤9中，所述本征压应变刻蚀阻挡层的厚度为10nm到600nm之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551776.3A CN102983173B (zh) | 2012-12-18 | 2012-12-18 | 具有槽型结构的应变nmosfet及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210551776.3A CN102983173B (zh) | 2012-12-18 | 2012-12-18 | 具有槽型结构的应变nmosfet及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102983173A true CN102983173A (zh) | 2013-03-20 |
| CN102983173B CN102983173B (zh) | 2016-10-05 |
Family
ID=47857030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210551776.3A Active CN102983173B (zh) | 2012-12-18 | 2012-12-18 | 具有槽型结构的应变nmosfet及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102983173B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400169A (zh) * | 2018-03-19 | 2018-08-14 | 电子科技大学 | 一种具有表面应力调制结构的应变pmosfet |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155238B (zh) * | 2017-12-13 | 2020-08-11 | 电子科技大学 | 一种具有表面应力调制结构的应变nmosfet器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070181950A1 (en) * | 2006-01-24 | 2007-08-09 | Nec Electronics Corporation | Semiconductor device and its manufacturing method capable of suppressing junction leakage current |
| CN101086967A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN101636835A (zh) * | 2007-03-19 | 2010-01-27 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
| CN102299154A (zh) * | 2010-06-22 | 2011-12-28 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
-
2012
- 2012-12-18 CN CN201210551776.3A patent/CN102983173B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070181950A1 (en) * | 2006-01-24 | 2007-08-09 | Nec Electronics Corporation | Semiconductor device and its manufacturing method capable of suppressing junction leakage current |
| CN101086967A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN101636835A (zh) * | 2007-03-19 | 2010-01-27 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
| CN102299154A (zh) * | 2010-06-22 | 2011-12-28 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400169A (zh) * | 2018-03-19 | 2018-08-14 | 电子科技大学 | 一种具有表面应力调制结构的应变pmosfet |
| CN108400169B (zh) * | 2018-03-19 | 2021-02-12 | 电子科技大学 | 一种具有表面应力调制结构的应变pmosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102983173B (zh) | 2016-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110059588A1 (en) | Mos transistor for reducing short-channel effects and its production | |
| CN101986423A (zh) | 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构 | |
| US20130285117A1 (en) | CMOS WITH SiGe CHANNEL PFETs AND METHOD OF FABRICATION | |
| CN106653751A (zh) | 半导体器件及其制造方法 | |
| CN103681846A (zh) | 半导体装置及其制造方法 | |
| CN103943502B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20120132990A1 (en) | Semiconductor structure and method for manufacturing the same | |
| CN102903639A (zh) | Mos晶体管、具有应力层的衬底及其形成方法 | |
| CN102983173A (zh) | 具有槽型结构的应变nmosfet及其制作方法 | |
| US9159567B1 (en) | Replacement low-K spacer | |
| CN107731752A (zh) | 半导体结构的形成方法 | |
| US10026841B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
| US20160190318A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN102983174A (zh) | 具有槽型结构的应变pmosfet及其制作方法 | |
| US10249729B1 (en) | Method for fabricating metal replacement gate semiconductor device using dummy gate and composite spacer structure | |
| US9923056B2 (en) | Method of fabricating a MOSFET with an undoped channel | |
| CN104916540A (zh) | 一种应变沟道晶体管及其制备方法 | |
| CN107799421B (zh) | 半导体器件的形成方法 | |
| CN102983174B (zh) | 具有槽型结构的应变pmosfet及其制作方法 | |
| CN100578810C (zh) | 降低源极/漏极的晶体管及其制造方法 | |
| CN103378151B (zh) | 一种降低负载效应的硅锗结构及其形成方法 | |
| CN103545366B (zh) | 半导体器件及其制造方法 | |
| US8669616B2 (en) | Method for forming N-shaped bottom stress liner | |
| CN102610506A (zh) | Bcd工艺中双栅极氧化层的刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |