CN103378151B - 一种降低负载效应的硅锗结构及其形成方法 - Google Patents
一种降低负载效应的硅锗结构及其形成方法 Download PDFInfo
- Publication number
- CN103378151B CN103378151B CN201210121139.2A CN201210121139A CN103378151B CN 103378151 B CN103378151 B CN 103378151B CN 201210121139 A CN201210121139 A CN 201210121139A CN 103378151 B CN103378151 B CN 103378151B
- Authority
- CN
- China
- Prior art keywords
- silicon germanium
- load effect
- shallow slot
- formation method
- single line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种降低负载效应的硅锗结构及其制造方法,将单线区浅槽进一步刻蚀,使其深度加深,如此使得形成硅锗应力源层时不会由于负载效应而产生显著的高度差,也就是说,使得单线区和密线区形成的硅锗应力源层的顶部基本处于同一个平面,在本发明中,其差异仅仅为约2nm,比传统工艺有着巨大的进步,如此很好的避免了负载效应所带来的影响,不会使得硅锗应力源层给源漏区施加的压应力变小,避免了源漏极漏电现象的发生,保证了PMOS的性能不受影响,大大的提高了器件的稳定性和可靠性。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种降低负载效应的硅锗结构及其形成方法。
背景技术
目前,硅锗(SiGe)广泛应用于P型金属氧化物半导体晶体管(MOStransistor)工艺中,这是由于硅锗比硅具有更大的晶格常数,则在源漏极区域形成硅锗应力源层后,经退火工艺,硅锗会在沟道区产生一定的压应力,如此提高电子的迁移率,从而能够使得PMOS的性能得到显著提升。
然而在实际工艺中,硅锗应力源层的生长状况并不是那么理想的。通常,在晶圆的一个芯片(Die)上,不同的图案密度区域,硅锗的生长会受到负载效应的影响,使得单线区(ISOarea)和密线区(Densearea)的生长速率不相同,那么就导致硅锗应力源层是不均匀的,单线区的硅锗通常要比密线区的厚一些。当硅锗应力源层顶端产生高度差异(传统工艺由于生长速率不同所导致的高度差可达13nm)时,所需的压应力就会大大的改变,也会影响源漏极漏电,器件的性能就会受到不良的影响。因此,现在亟需一种方法来针对上述情况进行优化,使得硅锗应力源层的顶端是处于同一平面上,避免负载效应带来的较大差异。
发明内容
本发明的目的在于提供一种降低负载效应的硅锗结构及其形成方法,以解决现有技术中的由于负载效应使得压应力发生改变的问题。
一种降低负载效应的硅锗结构的形成方法,其特征在于,包括:
提供衬底,所述衬底上形成有栅极结构,所述衬底包括单线区和密线区;
在所述单线区和所述密线区上形成浅槽;
在所述密线区覆盖掩膜层;
刻蚀所述单线区的浅槽,形成深槽;
去除密线区上的掩膜层;
在所述浅槽和深槽中形成硅锗应力源层。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述浅槽为sigma形状。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述浅槽经干法刻蚀或湿法刻蚀形成。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述浅槽的深度为1~200nm。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述掩膜层为光阻,二氧化硅,氮化硅中的一种或多种。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述深槽为sigma形状。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述深槽为经碱性化学药品反应形成。
进一步的,对于所述降低负载效应的硅锗结构的形成方法,所述深槽比浅槽深1~100nm。
根据以上工艺,可以得到如下一种降低负载效应的硅锗结构,包括:
衬底,所述衬底上具有栅极结构,所述衬底包括单线区和密线区;
位于单线区的深槽和位于密线区的浅槽,其中所述深槽比浅槽深;
位于所述浅槽和所述深槽中的硅锗应力源层。
与现有技术相比,在本发明提供的降低负载效应的硅锗结构及其制造方法中,由于将单线区浅槽进一步刻蚀,使其深度加深,如此使得形成硅锗应力源层时不会由于负载效应而产生显著的高度差,也就是说,使得单线区和密线区形成的硅锗应力源层的顶部基本处于同一个平面,在本发明中,其差异仅仅为约2nm,比传统工艺有着巨大的进步,如此很好的避免了负载效应所带来的影响,不会使得硅锗应力源层给源漏区施加的压应力变小,避免了源漏极漏电现象的发生,保证了PMOS的性能不受影响,大大的提高了器件的稳定性和可靠性。
附图说明
图1为本发明实施例的降低负载效应的硅锗结构的形成方法所提供的衬底剖面结构示意图;
图2为本发明实施例的降低负载效应的硅锗结构的形成方法中形成浅槽的剖面结构示意图
图3~4为本发明实施例的降低负载效应的硅锗结构的形成方法中进一步刻蚀单线区浅槽的剖面结构示意图
图5为本发明实施例的降低负载效应的硅锗结构的形成方法中形成硅锗应力源层的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提供的降低负载效应的硅锗结构及其制造方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1,在本实施例中,提供衬底1,所述衬底1上形成栅极结构2,所述衬底包括单线区10和密线区20,进一步的所述单线区10和密线区20之间为二氧化硅浅沟槽隔离(STI)3,所述衬底1可以为硅衬底,SOI衬底或其它可以的半导体衬底。
请参考图2,在衬底1上,单线区10和密线区20的相邻栅极结构2之间形成浅槽4,所述浅槽4为sigma形状,具体形成方式为经干法刻蚀(DryEtch)或湿法刻蚀(WetEtch)形成,其中,浅槽4的深度为1~200nm,优选为40~160nm。在传统工艺中,形成浅槽4后即可开始进行硅锗应力源层的外延生长并退火处理,如此所形成的硅锗应力源层虽然能够提供压应力,却会由于生长速率的不同而达不到较好的效果。
为了抵消硅锗生长中负载效应的影响,我们采取将单线区浅槽4进行再加工的方法,将其变深,如此能够将由于生长速率快而增加的硅锗存在于槽内,而不是与沟道有较显著的差异。
请参考图3,形成掩膜层5,具体的,所述掩膜层5形成于密线区20,所述掩膜层5覆盖密线区20中的栅极结构2及密线区20中的浅槽4,所述掩膜层5可以为光阻,二氧化硅,氮化硅或者上述几种的混合物,所述掩膜层5的厚度以达到能够覆盖栅极结构2为宜。
请参考图4,在密线区20被保护的情况下,进一步刻蚀单线区10中的浅槽形成深槽6,所述深槽6为较深的sigma形状,所述刻蚀方法为采用碱性化学试剂进行反应形成,进一步刻蚀的深度为1~100nm。
去除密线区20中的掩膜层,开始进行本发明中硅锗应力源层的生长工艺,硅锗应力源层可以采用现有的任意方法形成。如图5所示,硅锗应力源层7形成于单线区10中的深槽和密线区20中的浅槽中。
请继续参考图5,通过上述降低负载效应的硅锗结构的制造方法,将得到一种降低负载效应的硅锗结构,所述降低负载效应的硅锗结构包括:
衬底1,所述衬底1上具有栅极结构2,所述衬底1包括单线区10和密线区20;
位于单线区10的深槽和位于密线区20的浅槽,其中所述深槽比浅槽深1~100nm;
位于所述浅槽和所述深槽中的硅锗应力源层7。
在本实施例提供的降低负载效应的硅锗结构及其制造方法中,由于将单线区浅槽进步一刻蚀,使其深度加深,如此使得形成硅锗应力源层时不会由于负载效应而产生显著的高度差,也就是说,使得单线区和密线区形成的硅锗应力源层的顶部基本处于同一个平面,在本发明中,其差异仅仅为约2nm,比传统工艺有着巨大的进步,如此很好的避免了负载效应所带来的影响,不会使得硅锗应力源层给源漏区施加的压应力变小,避免了源漏极漏电现象的发生,保证了PMOS的性能不受影响,大大的提高了器件的稳定性和可靠性。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种降低负载效应的硅锗结构的形成方法,其特征在于,包括:
提供衬底,所述衬底上形成有栅极结构,所述衬底包括单线区和密线区;
在所述单线区和所述密线区上形成浅槽;
在所述密线区覆盖掩膜层;
刻蚀所述单线区的浅槽,形成深槽;
去除密线区上的掩膜层;
在所述浅槽和深槽中形成硅锗应力源层。
2.如权利要求1所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述浅槽为sigma形状。
3.如权利要求2所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述浅槽经干法刻蚀或湿法刻蚀形成。
4.如权利要求1~3中的任一项所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述浅槽的深度为1~200nm。
5.如权利要求1所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述掩膜层为光阻,二氧化硅,氮化硅中的一种或多种。
6.如权利要求1所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述深槽为sigma形状。
7.如权利要求6所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述深槽为经碱性化学药品反应形成。
8.如权利要求1所述的降低负载效应的硅锗结构的形成方法,其特征在于,所述深槽比浅槽深1~100nm。
9.一种利用权利要求1~8中的任一项降低负载效应的硅锗结构的形成方法制得的降低负载效应的硅锗结构,其特征在于,包括:
衬底,所述衬底上形成有栅极结构,所述衬底包括单线区和密线区;
位于单线区的深槽和位于密线区的浅槽,其中所述深槽比浅槽深;
位于所述浅槽和所述深槽中的硅锗应力源层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210121139.2A CN103378151B (zh) | 2012-04-23 | 2012-04-23 | 一种降低负载效应的硅锗结构及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210121139.2A CN103378151B (zh) | 2012-04-23 | 2012-04-23 | 一种降低负载效应的硅锗结构及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103378151A CN103378151A (zh) | 2013-10-30 |
CN103378151B true CN103378151B (zh) | 2016-02-03 |
Family
ID=49463017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210121139.2A Active CN103378151B (zh) | 2012-04-23 | 2012-04-23 | 一种降低负载效应的硅锗结构及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103378151B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104241355B (zh) * | 2013-06-09 | 2017-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7550796B2 (en) * | 2006-12-06 | 2009-06-23 | Electronics And Telecommunications Research Institute | Germanium semiconductor device and method of manufacturing the same |
CN101894755A (zh) * | 2009-05-20 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 沟槽刻蚀的方法及量测沟槽深度的装置 |
-
2012
- 2012-04-23 CN CN201210121139.2A patent/CN103378151B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7550796B2 (en) * | 2006-12-06 | 2009-06-23 | Electronics And Telecommunications Research Institute | Germanium semiconductor device and method of manufacturing the same |
CN101894755A (zh) * | 2009-05-20 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 沟槽刻蚀的方法及量测沟槽深度的装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103378151A (zh) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9337330B2 (en) | Scheme to align LDMOS drain extension to moat | |
US9093531B2 (en) | Fin structure of semiconductor device | |
US20120068268A1 (en) | Transistor structure and method of fabricating the same | |
US8183640B2 (en) | Method of fabricating transistors and a transistor structure for improving short channel effect and drain induced barrier lowering | |
KR20150042128A (ko) | 패시베이팅되고 각진 핀 전계 효과 트랜지스터 | |
US9691901B2 (en) | Semiconductor device | |
US9419089B1 (en) | Semiconductor structure and manufacturing method thereof | |
US8426284B2 (en) | Manufacturing method for semiconductor structure | |
US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
US8431460B2 (en) | Method for fabricating semiconductor device | |
CN106653751A (zh) | 半导体器件及其制造方法 | |
CN104425520A (zh) | 半导体器件及形成方法 | |
CN103378151B (zh) | 一种降低负载效应的硅锗结构及其形成方法 | |
CN104362096A (zh) | SiGe源漏MOS器件制造方法 | |
TWI485783B (zh) | 具有封裝的壓力源區域的半導體裝置及製作方法 | |
CN103426766B (zh) | Pmos晶体管及其形成方法 | |
US8890209B2 (en) | Strained GE-ON-insulator structure and method for forming the same | |
CN105097698A (zh) | 一种半导体器件及其制造方法 | |
CN105826232A (zh) | 半导体结构的形成方法 | |
CN105845569B (zh) | 鳍式场效应晶体管及其形成方法 | |
CN102983173A (zh) | 具有槽型结构的应变nmosfet及其制作方法 | |
US8786017B2 (en) | Strained Ge-on-insulator structure and method for forming the same | |
TW201717281A (zh) | 半導體元件及其製作方法 | |
CN103474352B (zh) | 一种无需侧墙制作半导体器件的方法 | |
TW200610037A (en) | Method for fabricating a semiconductor transistor device having ultra-shallow source/drain extensions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |