CN102903639A - Mos晶体管、具有应力层的衬底及其形成方法 - Google Patents

Abstract

一种MOS晶体管、具有应力层的衬底及其形成方法，具有应力层的衬底的形成方法包括：提供衬底；在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。可以利用同一工艺，在衬底中形成张应力、压应力，避免现有技术中需要分别在衬底中形成张应力、压应力造成的工艺繁多，生产效率低的问题。

Description

MOS晶体管、具有应力层的衬底及其形成方法

技术领域

本发明涉及半导体技术领域，尤其涉及MOS晶体管及其形成方法、具有应力层的衬底及其形成方法。

背景技术

众所周知，机械应力可以改变硅材料的能隙和载流子迁移率，最近，机械应力在影响MOSFET性能方面扮演了越来越重要的角色。如果可以适当控制应力，提高载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能够提高驱动电流，因而应力可以极大地提高晶体管的性能。

应力衬垫技术通过在nMOSFET中形成张应力衬垫层(Tensile StressLiner)，在pMOSFET中形成压应力衬垫层(Compressive Stress Liner)，从而增大了pMOSFET和nMOSFET的驱动电流，提高了电路的响应速度。据研究，使用双应力衬垫技术的集成电路能够带来24％的速度提升。

具体地，以pMOSFET为例，首先在需要形成源区和漏区的区域刻蚀凹槽，然后在凹槽中形成外延层，如硅锗外延层，之后进行掺杂以形成pMOSFET晶体管的源区和漏区，形成硅锗是为了引入Si和SiGe之间晶格失配形成的压应力，提高pMOSFET晶体管的性能。对于nMOSFET，则可以通过在源区区域、漏区区域中形成SiC结构来引入张应力，提高nMOSFET晶体管的性能。

在专利号为US7569443的美国专利中公开了一种在PMOS晶体管的源区、漏区形成外延硅锗源区、漏区的方法，包括：提供半导体衬底，所述半导体衬底表面形成有栅极结构；然后在栅极结构两侧形成凹槽，并在所述凹槽内外延形成硅锗层，并对所述硅锗层进行p型掺杂以形成PMOS晶体管的源漏区。

现有技术中，在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管，需要先用外延生长法在PMOS晶体管的源区区域、漏区区域形成压应力层；然后用外延生长法在NMOS晶体管的源区区域、漏区区域形成张应力层。或者，需要先用外延生长法在NMOS晶体管的源区区域、漏区区域形成张应力层；然后用外延生长法在PMOS晶体管的源区区域、漏区区域形成压应力层。因此，现有技术中，在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管时，需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率。

发明内容

本发明解决的问题是现有技术在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管时，需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率。

为解决上述问题，本发明具体实施例提供一种具有应力层的衬底的形成方法，包括：

提供衬底；

在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；

以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。

可选的，形成应力层后，还包括：去除所述掩膜层。

可选的，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括：

在所述衬底上形成第一掩膜层；

图形化所述第一掩膜层，在所述第一掩膜层形成第一开口和第二开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域，所述第二开口对应第二类型的MOS晶体管沟道区域；

形成第二掩膜层，覆盖图形化后的第一掩膜层、第一开口的底部、第二开口的底部；

去除所述第二开口底部的第二掩膜层形成所述开口；底部具有第二掩膜层的第一开口为所述凹槽。

可选的，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括：

在所述衬底上形成第一掩膜层；

图形化所述第一掩膜层，在所述第一掩膜层形成第一开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域；

形成第二掩膜层，覆盖所述第一开口的底部、图形化后的第一掩膜层；

图形化所述第二掩膜层、图形化后的第一掩膜层，在第二掩膜层、图形化后的第一掩膜层中形成所述开口，所述开口对应第二类型的MOS晶体管沟道区域；底部具有第二掩膜层的第一开口为所述凹槽。

可选的，去除所述掩膜层后，还包括对所述衬底进行退火工艺。

可选的，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。

可选的，所述衬底为硅衬底，所述离子为Ge离子。

可选的，所述Ge离子注入的剂量为：5E16～1E17cm^-2，所述Ge离子注入的能量为：200～250KeV。

可选的，所述第一掩膜层的材料为氧化硅、氮化硅，所述第一掩膜层的厚度大于1500埃；

所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为200～300埃。

可选的，所述退火工艺中的温度范围为700～800℃，时间为4～5分钟。

可选的，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。

可选的，所述衬底为硅衬底，所述离子为C离子。

可选的，离子注入的剂量为：5E16～1E17cm^-2，所述离子注入的能量为：80～120KeV。

可选的，所述第一掩膜层的材料为氧化硅、氮化硅，第一掩膜层的厚度大于1500埃；

所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为150～250埃。

可选的，所述退火工艺中的温度范围为700～800℃，时间为2～3分钟。

本发明具体实施例还提供一种MOS晶体管的形成方法，包括：

用上述方法形成具有应力层的衬底；

在所述第一类型的MOS晶体管源区区域和漏区区域之间的衬底上形成第一栅极，在第二类型的MOS晶体管沟道区域上方的衬底上形成第二栅极；

对所述第一类型的MOS晶体管源区区域和漏区区域进行第一离子注入形成第一类型的MOS晶体管的源区、漏区；

对所述第二类型的MOS晶体管的第二栅极两侧的衬底进行第二离子注入形成第二类型的MOS晶体管的源区、漏区。

本发明具体实施例还提供一种具有应力层的衬底，包括：衬底和应力层，所述应力层位于所述衬底的第二类型的MOS晶体管沟道区域下方，以及第一类型的MOS晶体管源区区域和漏区区域。

可选的，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。

可选的，所述衬底为硅衬底，所述压应力层的材料为SiGe。

可选的，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。

可选的，所述衬底为硅衬底，所述张应力层的材料为SiC。

本发明具体实施例还提供一种MOS晶体管，包括：

上述的具有应力层的衬底；

位于第一类型的MOS晶体管源区区域和漏区区域之间的衬底上的第一栅极，位于第一类型的MOS晶体管源区区域、漏区区域的源区、漏区；

位于第二类型的MOS晶体管沟道区域上方衬底上的第二栅极，位于第二栅极两侧衬底内的源区、漏区。

与现有技术相比，本发明具体实施例具有以下优点：

本发明具体实施例在衬底上形成具有凹槽和开口的掩膜层，其中凹槽对应第一类型的MOS晶体管源区区域和漏区区域，开口对应第二类型的MOS晶体管沟道区域；之后，以掩膜层为掩膜对衬底进行离子注入，在第一类型的MOS晶体管源区区域和漏区区域、在第二类型的MOS晶体管沟道区域下方形成应力层。该应力层改变第一类型的MOS晶体管的沟道区域的材料与源区区域、漏区区域的材料之间的晶格匹配，在沟道区的材料与源区区域、漏区区域的材料之间形成相应的应力，这样可以提高第一类型的MOS晶体管的性能；同时，该应力层改变第二类型的MOS晶体管的沟道区区域的材料与沟道区域下方材料之间的晶格匹配，对沟道区域形成相应的应力，相应的沟道区域与源区区域、漏区区域之间具有相反的应力，这样可以提高第二类型的MOS晶体管的性能。因此可以利用同一工艺，在衬底中形成双应力，即张应力和压应力，避免现有技术中需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率低的问题。

附图说明

图1是本发明具体实施例的具有应力层的衬底的形成方法的流程示意图；

图2至图11是本发明具体实施例的具有应力层的衬底的形成方法的剖面结构示意图；

图12是本发明具体实施例的MOS晶体管的剖面结构示意图。

具体实施方式

由于现有技术中在衬底上形成具有压应力的PMOS晶体管、具有张应力的NMOS晶体管，需要分别在衬底中形成张应力、压应力，工艺流程繁多，降低了生产效率。针对该现有技术的缺点，本发明利用同一工艺，在衬底中形成张应力、压应力，避免现有技术中需要分别在衬底中形成张应力、压应力造成的工艺繁多，生产效率低的问题。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。

图1是本发明具体实施例的具有应力层的衬底的形成方法的流程示意图，参考图1，本发明的具有应力层的衬底的形成方法，包括：

步骤S11，提供衬底；

步骤S12，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；

步骤S13，以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。

图2至图11是本发明具体实施例的具有应力层的衬底的形成方法的剖面结构示意图，下面结合参考图1至图11详述本发明具体实施例的具有应力层的衬底的形成方法。

结合参考图1和图2，执行步骤S11，提供衬底20。本发明中，衬底20的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。本实施例中，以衬底20为硅衬底，在所述衬底20要形成两种不同类型的MOS晶体管为例进行说明。

结合参考图1和图6，执行步骤S12，在所述衬底20上形成掩膜层24，所述掩膜层具有凹槽211和开口213，所述凹槽211对应第一类型的MOS晶体管源区区域和漏区区域，所述开口213对应第二类型的MOS晶体管沟道区域。其中，第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管；或者，第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管。凹槽211的位置与衬底20中要形成的第一类型的MOS晶体管的源区和漏区的位置对应，即凹槽211定义出衬底20中第一类型的MOS晶体管的源区区域和漏区区域的位置；开口213的位置与衬底20中要形成的第二类型的MOS晶体管的沟道区域的位置对应，即开口213定义出衬底20中第二类型的MOS晶体管的沟道区域的位置。

本发明实施例中，在所述衬底20上形成掩膜层24，所述掩膜层24具有凹槽211和开口213，所述凹槽211对应第一类型的MOS晶体管源区区域和漏区区域，所述开口213对应第二类型的MOS晶体管沟道区域包括：参考图4，在所述衬底20上形成第一掩膜层21，该第一掩膜层21的材料可以为氧化硅、氮化硅等本领域技术人员公知的材料，形成第一掩膜层21的方法根据其材料的不同需要做相应的调整，第一掩膜层21的材料为氧化硅或氮化硅时，其形成方法为化学气相沉积。图形化所述第一掩膜层21，在所述第一掩膜层21形成第一开口211a和第二开口212，所述第一开口211a对应第一类型的MOS晶体管的源区区域、漏区区域，所述第二开口212对应第二类型的MOS晶体管沟道区域；其中，图形化所述第一掩膜层21的方法为光刻、刻蚀或者本领域技术人员熟知的其他方法。参考图5，形成第二掩膜层22，覆盖所述图形化后的第一掩膜层21、第一开口211a的底部、第二开口212的底部，所述第二掩膜层22的厚度小于第一掩膜层21的厚度，第一开口211a的底部覆盖第二掩膜层22后形成凹槽211。本发明实施例中，第二掩膜层22的材料可以为氧化硅、氮化硅等本领域技术人员公知的材料，形成第二掩膜层22的方法根据其材料的不同需要做相应的调整，第二掩膜层22的材料为氧化硅或氮化硅时，其形成方法为化学气相沉积等。参考图6，去除所述第二开口212底部上的第二掩膜层22形成开口213，所述掩膜层24包括图形化后的第一掩膜层21和图形化后的第二掩膜层22(即去除了第二开口212上的第二掩膜层)，底部具有第二掩膜层22的第一开口为凹槽211。其中，去除第二开口212底部上的第二掩膜层22的方法为干法刻蚀，具体为：在第二掩膜层上形成图形化的光刻胶层，暴露出第二开口212底部的第二掩膜层22，之后以该图形化的光刻胶层为掩膜干法刻蚀去除第二开口212底部的第二掩膜层22。

以上所述形成掩膜层24的方法仅为本发明的一个实施例，本发明形成掩膜层24的方法不限于该实施例。参考图7至图9，在另一实施例中，在所述衬底20上形成掩膜层24，所述掩膜层24具有凹槽211和开口213a，所述凹槽211对应第一类型的MOS晶体管源区区域和漏区区域，所述开口213a对应第二类型的MOS晶体管沟道区域包括：参考图7，在所述衬底20上形成第一掩膜层21a；图形化所述第一掩膜层21a，在所述第一掩膜层21a形成第一开口211a，所述第一开口211a对应第一类型的MOS晶体管源区区域、漏区区域。该第一掩膜层21a的材料可以为氧化硅、氮化硅等本领域技术人员公知的材料，形成第一掩膜层21a的方法根据其材料的不同需要做相应的调整，第一掩膜层21a的材料为氧化硅或氮化硅时，其形成方法为化学气相沉积。参考图8，形成第二掩膜层22a，覆盖所述图形化后的第一掩膜层21a、第一开口211a的底部，第一开口211a的底部覆盖第二掩膜层22a后形成凹槽211，所述第二掩膜层22a的厚度小于第一掩膜层21a的厚度；该第二掩膜层22a的材料可以为氧化硅、氮化硅等本领域技术人员公知的材料，形成第二掩膜层22a的方法根据其材料的不同需要做相应的调整，例如第二掩膜层22a的材料为氧化硅或氮化硅时，其形成方法为化学气相沉积等。参考图9，图形化所述第二掩膜层22a、图形化后的第一掩膜层21a，在图形化后的第一掩膜层21a、第二掩膜层22a中形成开口213a，所述开口213a对应第二类型的MOS晶体管沟道区域；所述掩膜层24包括图形化后的第一掩膜层21a和图形化后的第二掩膜层22a，底部具有第二掩膜层22a的第一开口为凹槽211。在图形化后的第一掩膜层21a、第二掩膜层22a中形成开口213a的方法可以为光刻、刻蚀工艺。

结合参考图1和图10，执行步骤S13，以所述掩膜层24为掩膜对所述衬底20进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层23。在以掩膜层24为掩膜对衬底20进行离子注入时，由于凹槽211底部具有较薄掩膜层，开口213底部则暴露出了衬底20，凹槽211和开口213之外的掩膜层较厚，所以通过凹槽211注入衬底20的离子会受到凹槽底部的掩膜层的阻挡，离子注入的深度较浅，注入在第一类型的MOS晶体管源区区域和漏区区域，与源区区域和漏区区域的衬底材料一起形成应力层23，通过开口213注入衬底20的离子由于没有掩膜层的阻挡，离子注入的深度较深，注入在第二类型的MOS晶体管的沟道区域下方，与沟道区域下方的衬底材料一起形成应力层23。在开口213和凹槽211之外的掩膜层较厚，因此在衬底20的其他部位不会被注入离子。

本发明中，当第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管时，所述应力层23为压应力层。PMOS晶体管的源区区域和漏区区域的压应力层与沟道区域的衬底材料之间的晶格失配，使源区区域和漏区区域的压应力层与沟道区域的衬底之间具有压应力，该压应力可以提高PMOS晶体管中空穴的迁移率，以提高PMOS晶体管的性能；在NMOS晶体管的沟道区域下方的压应力层与沟道区域的衬底之间的晶格失配，沟道区域下方的压应力层与沟道区域的衬底形成压应力，沟道区域受到来自下方的压应力层的压力有向源区区域、漏区区域扩张的趋势，从而在源区区域、漏区区域和沟道区域之间形成张应力，该张应力可以提高NMOS晶体管中电子的迁移率，以提高NMOS晶体管的性能。

当第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管时，所述应力层为张应力层。NMOS晶体管的源区区域和漏区区域的张应力层与沟道区域的衬底材料之间的晶格失配，使源区区域和漏区区域的张应力层与沟道区域的衬底之间具有张应力，该张应力可以提高NMOS晶体管中电子的迁移率，以提高NMOS晶体管的性能；在PMOS晶体管的沟道区域下方的张应力层与沟道区域的衬底之间的晶格失配，沟道区域下方的张应力层与沟道区域的衬底形成张应力，沟道区域受到来自下方的压张力层的张力有向内收缩的趋势，从而在源区区域、漏区区域和沟道区域之间形成压应力，该压应力可以提高PMOS晶体管中空穴的迁移率，以提高PMOS晶体管的性能。

本实施例中，第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。在衬底20为硅衬底时，注入的离子为Ge(锗)离子，形成的压应力层为SiGe应力层，但不限于Ge离子，可以为本领域技术人员熟知的其他材料。在衬底20的材料为其他材料时，注入的离子需要根据衬底的材料进行调整。

当第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层，衬底20为硅衬底时，注入的离子为C(碳)离子，形成的张应力层为SiC应力层，但不限于C离子，可以为本领域技术人员熟知的其他材料。在衬底20的材料为其他材料时，注入的离子需要根据衬底的材料进行调整。

参考图11，形成应力层23后，还包括：去除所述掩膜层24。去除掩膜层24的方法根据其材料的不同可以做相应的调整。当掩膜层24的材料为氧化硅，即第一掩膜层21、第二掩膜层22的材料均为氧化硅时，利用氢氟酸湿法腐蚀去除掩膜层24。

本发明中，在去除所述掩膜层24后，还包括对所述衬底20进行退火工艺。利用退火工艺修复晶格损伤，产生相应的应力。

本发明具体实施例中，当注入的离子为Ge(锗)离子时，离子注入的剂量为：5E16～1E17cm^-2，离子注入的能量为：200～250KeV。退火工艺中的温度范围为700～800℃，时间为4～5分钟，第一掩膜层的厚度大于1500埃(需要挡住开口和凹槽之外的离子)，第二掩膜层的厚度200～300埃。

注入的离子为C(碳)离子时，离子注入的剂量为：5E16～1E17cm^-2，所述离子注入的能量为：80～120KeV。退火工艺中的温度范围为700～800℃，时间为2～3分钟，第一掩膜层的厚度大于1500埃(需要挡住开口和凹槽之外离子)，第二掩膜层的厚度150～250埃。

参考图11，本发明的具有应力层的衬底，包括衬底20和应力层23，应力层23位于衬底20的第二类型的MOS晶体管沟道区域下方、以及第一类型的MOS晶体管源区区域和漏区区域。第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。在衬底20为硅衬底时，所述压应力层23的材料为SiGe。或者，第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。在衬底20为硅衬底，所述张应力层23的材料为SiC。

具体细节可以参考以上对形成具有应力层的衬底的方法的描述中的相关内容，此不做赘述。

参考图12，本发明的MOS晶体管的形成方法，包括：

用以上所述的方法形成具有应力层的衬底20；

在所述第一类型的MOS晶体管源区区域和漏区区域之间的衬底20上形成第一栅极311，第一栅极311和衬底20之间具有栅介质层(图中未标号)，在第二类型的MOS晶体管沟道区域上方的衬底20上形成第二栅极321，第二栅极321和衬底20之间具有栅介质层(图中未标号)；

对所述第一类型的MOS晶体管的源区区域和漏区区域进行第一离子注入形成第一类型的MOS晶体管的源区312、漏区313；

对所述第二类型的MOS晶体管的第二栅极321两侧的衬底进行第二离子注入形成第二类型的MOS晶体管的源区322、漏区323。

其中，第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管。或者，第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管。关于PMOS晶体管的形成方法和NMOS晶体管的形成方法为公知技术，此不做赘述。

参考图12，本发明的MOS晶体管包括：以上所述具有应力层的衬底20；位于第一类型的MOS晶体管源区区域和漏区区域之间的衬底上的第一栅极311，位于第一类型的MOS晶体管源区区域、漏区区域的源区312、漏区313；位于第二类型的MOS晶体管沟道区域上方衬底上的第二栅极321，位于第二栅极两侧衬底内的源区322、漏区323。第一栅极311、第二栅极321和衬底20之间具有栅介质层(图中未标号)。其中，第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管。或者，第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管。

关于该PMOS晶体管、NMOS晶体管的结构为公知技术，此不做详述。

本发明具体实施例在所述衬底上形成具有凹槽和开口掩膜层，其中凹槽对应第一类型的MOS晶体管源区和漏区的位置，开口对应第二类型的MOS晶体管沟道区域的位置；之后，以掩膜层为掩膜对衬底进行离子注入，在第一类型的MOS晶体管源区区域和漏区区域、在第二类型的MOS晶体管沟道区域下方形成应力层。该应力层改变第一类型的MOS晶体管的沟道区域的材料与源区区域、漏区区域的材料之间的晶格匹配，在沟道区的材料与源区区域、漏区区域的材料之间形成相应的应力，这样可以提高第一类型的MOS晶体管的性能；同时，该应力层改变第二类型的MOS晶体管的沟道区区域的材料与沟道区域下方材料之间的晶格匹配，对沟道区域形成相应的应力，相应的沟道区域与源区区域、漏区区域之间具有相反的应力，这样可以提高第二类型的MOS晶体管的性能。因此可以利用同一工艺，在衬底中形成双应力，即张应力、压应力，避免现有技术中需要分别在衬底中形成张应力、压应力造成的工艺繁多，生产效率低的问题。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (22)

1.一种具有应力层的衬底的形成方法，其特征在于，包括：

提供衬底；

在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口，所述凹槽对应第一类型的MOS晶体管源区区域和漏区区域，所述开口对应第二类型的MOS晶体管沟道区域；

以所述掩膜层为掩膜对所述衬底进行离子注入，在第二类型的MOS晶体管沟道区域下方、在第一类型的MOS晶体管源区区域和漏区区域形成应力层。

2.如权利要求1所述的具有应力层的衬底的形成方法，其特征在于，形成应力层后，还包括：去除所述掩膜层。

3.如权利要求2所述的具有应力层的衬底的形成方法，其特征在于，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括：

在所述衬底上形成第一掩膜层；

图形化所述第一掩膜层，在所述第一掩膜层形成第一开口和第二开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域，所述第二开口对应第二类型的MOS晶体管沟道区域；

形成第二掩膜层，覆盖图形化后的第一掩膜层、第一开口的底部、第二开口的底部；

去除所述第二开口底部的第二掩膜层形成所述开口；底部具有第二掩膜层的第一开口为所述凹槽。

4.如权利要求2所述的具有应力层的衬底的形成方法，其特征在于，在所述衬底上形成掩膜层，所述掩膜层具有凹槽和开口包括：

在所述衬底上形成第一掩膜层；

图形化所述第一掩膜层，在所述第一掩膜层形成第一开口，所述第一开口对应第一类型的MOS晶体管的源区区域和漏区区域；

形成第二掩膜层，覆盖所述第一开口的底部、图形化后的第一掩膜层；

图形化所述第二掩膜层、图形化后的第一掩膜层，在第二掩膜层、图形化后的第一掩膜层中形成所述开口，所述开口对应第二类型的MOS晶体管沟道区域；底部具有第二掩膜层的第一开口为所述凹槽。

5.如权利要求2～4任一项所述的具有应力层的衬底的形成方法，其特征在于，去除所述掩膜层后，还包括对所述衬底进行退火工艺。

6.如权利要求5所述的具有应力层的衬底的形成方法，其特征在于，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。

7.如权利要求6所述的具有应力层的衬底的形成方法，其特征在于，所述衬底为硅衬底，所述离子为Ge离子。

8.如权利要求7所述的具有应力层的衬底的形成方法，其特征在于，所述Ge离子注入的剂量为：5E16～1E17cm^-2，所述Ge离子注入的能量为：200～250KeV。

9.如权利要求8所述的具有应力层的衬底的形成方法，其特征在于，所述第一掩膜层的材料为氧化硅、氮化硅，所述第一掩膜层的厚度大于1500埃；

所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为200～300埃。

10.如权利要求8所述的具有应力层的衬底的形成方法，其特征在于，所述退火工艺中的温度范围为700～800℃，时间为4～5分钟。

11.如权利要求5所述的具有应力层的衬底的形成方法，其特征在于，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。

12.如权利要求11所述的具有应力层的衬底的形成方法，其特征在于，所述衬底为硅衬底，所述离子为C离子。

13.如权利要求12所述的具有应力层的衬底的形成方法，其特征在于，离子注入的剂量为：5E16～1E17cm^-2，所述离子注入的能量为：80～120KeV。

14.如权利要求13所述的具有应力层的衬底的形成方法，其特征在于，所述第一掩膜层的材料为氧化硅、氮化硅，第一掩膜层的厚度大于1500埃；

所述第二掩膜层的材料为氧化硅、氮化硅，所述第二掩膜层的厚度为150～250埃。

15.如权利要求13所述的具有应力层的衬底的形成方法，其特征在于，所述退火工艺中的温度范围为700～800℃，时间为2～3分钟。

16.一种MOS晶体管的形成方法，其特征在于，包括：

用权利要求1～15任一项所述的方法形成具有应力层的衬底；

在所述第一类型的MOS晶体管源区区域和漏区区域之间的衬底上形成第一栅极，在第二类型的MOS晶体管沟道区域上方的衬底上形成第二栅极；

对所述第一类型的MOS晶体管源区区域和漏区区域进行第一离子注入形成第一类型的MOS晶体管的源区、漏区；

对所述第二类型的MOS晶体管的第二栅极两侧的衬底进行第二离子注入形成第二类型的MOS晶体管的源区、漏区。

17.一种具有应力层的衬底，其特征在于，包括：衬底和应力层，所述应力层位于所述衬底的第二类型的MOS晶体管沟道区域下方，以及第一类型的MOS晶体管源区区域和漏区区域。

18.如权利要求17所述的具有应力层的衬底，其特征在于，所述第一类型的MOS晶体管为PMOS晶体管，第二类型的MOS晶体管为NMOS晶体管，所述应力层为压应力层。

19.如权利要求18所述的具有应力层的衬底，其特征在于，所述衬底为硅衬底，所述压应力层的材料为SiGe。

20.如权利要求17所述的具有应力层的衬底，其特征在于，所述第一类型的MOS晶体管为NMOS晶体管，第二类型的MOS晶体管为PMOS晶体管，所述应力层为张应力层。

21.如权利要求20所述的具有应力层的衬底，其特征在于，所述衬底为硅衬底，所述张应力层的材料为SiC。

22.一种MOS晶体管，其特征在于，包括：

权利要求17至21任一项所述的具有应力层的衬底；

位于第一类型的MOS晶体管源区区域和漏区区域之间的衬底上的第一栅极，位于第一类型的MOS晶体管源区区域、漏区区域的源区、漏区；

位于第二类型的MOS晶体管沟道区域上方衬底上的第二栅极，位于第二栅极两侧衬底内的源区、漏区。

Images