CN103972065A - SiGe层的形成方法 - Google Patents

SiGe层的形成方法 Download PDF

Info

Publication number
CN103972065A
CN103972065A CN201410187137.2A CN201410187137A CN103972065A CN 103972065 A CN103972065 A CN 103972065A CN 201410187137 A CN201410187137 A CN 201410187137A CN 103972065 A CN103972065 A CN 103972065A
Authority
CN
China
Prior art keywords
layer
sige
sige layer
formation method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410187137.2A
Other languages
English (en)
Inventor
肖磊
王敬
梁仁荣
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410187137.2A priority Critical patent/CN103972065A/zh
Publication of CN103972065A publication Critical patent/CN103972065A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明提供一种SiGe层的形成方法，包括以下步骤：提供顶部具有Si层的衬底；向Si层表层注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层。该方法能够形成厚度较薄、质量较好的SiGe层，具有简便易行，成本较低的优点。

Description

SiGe层的形成方法
技术领域
本发明涉及半导体薄膜制造领域，具体涉及一种SiGe层的形成方法。
背景技术
随着微电子器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采取措施提高器件内载流子迁移率。应变SiGe材料具有比Si高的迁移率，对于应变SiGe材料，一方面具有比Si更高的空穴迁移率，另一方面当其Ge含量超过20％时，其电子迁移率也比Si高。因此，一方面SiGe材料可以用于p-MOSFET器件的源漏区域，即形成SiGe源漏，对沟道产生单轴压应力以提升沟道内空穴迁移率，同时降低源漏串联电阻；另一方面，SiGe也可以用作MOSFET的沟道材料，利用SiGe的高迁移率特性提升器件的性能。
生长SiGe薄膜材料时，通常采用的方法为化学气相淀积(CVD)工艺，其工艺复杂，质量不易控制，尤其是高Ge含量(Ge含量大于30％)、局部区域的应变SiGe薄膜的选择性外延，对衬底表面预处理和外延温度有及其严格的要求，工艺窗口窄，且外延设备较为昂贵，成本也较高。
发明内容
本发明的目的在于至少解决上述CVD法不易形成质量好的SiGe薄膜、工艺复杂且生产成本高的问题，特别是提供一种简单易行且成本低的SiGe层的形成方法。
为实现上述目的，本发明实施例的SiGe层的形成方法可以包括以下步骤：A.提供顶部具有Si层的衬底；B.向所述Si层表层注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层。
根据本发明实施例的SiGe层的形成方法通过利用注入工艺对原有的Si层进行表面改性，即将含有Ge元素的原子、分子、离子或等离子体注入到原有的Si层中，通过控制合适的温度和注入剂量，这样可以得到厚度较薄、质量较好的SiGe层，具有简单易行、成本低的优点。
在本发明的一个实施例中，所述步骤A和步骤B之间还包括：在所述Si层表面形成掩膜，并在所述掩膜上形成开口以在开口位置露出所述Si层。
在本发明的一个实施例中，向所述Si层表层注入所述含有Ge元素的原子、分子、离子或等离子体的同时，注入含B或P或As元素的原子、分子、离子或等离子体，以对所述SiGe层进行掺杂。
在本发明的一个实施例中，所述注入的方法包括离子注入。
在本发明的一个实施例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
在本发明的一个实施例中，所述注入的方法包括磁控溅射。
在本发明的一个实施例中，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
在本发明的一个实施例中，还包括，去除所述磁控溅射在所述SiGe层之上形成的Ge薄膜。
在本发明的一个实施例中，利用对Ge和SiGe具有高腐蚀选择比的溶液清洗以去除所述Ge薄膜。
在本发明的一个实施例中，所述注入的过程中对所述衬底加热，加热温度为100-900℃。
在本发明的一个实施例中，还包括，在所述注入之后，对所述SiGe层退火，退火温度为100-900℃。
在本发明的一个实施例中，所述SiGe层为应变SiGe层。
在本发明的一个实施例中，所述应变SiGe层的厚度为0.5-100nm。
在本发明的一个实施例中，所述应变SiGe层中Ge的原子百分含量小于50％。
在本发明的一个实施例中，所述顶部具有Ge层的衬底包括为纯Si衬底或绝缘体上Si衬底。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的SiGe层的形成方法的流程图。
图2是本发明另一个实施例的SiGe层的形成方法的流程图。
图3是本发明实施例的SiGe/Si结构(004)面XRD扫描曲线。
图4是本发明实施例的SiGe/Si结构(224)面XRD扫描曲线。
图5是本发明实施例的SiGe/Si结构的XRD倒易空间图测试结果示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1所示，本发明一个实施例的SiGe层的形成方法，可以包括如下步骤：
S11.提供顶部具有Si层的衬底。
具体地，提供的顶部具有Si层的衬底可以是纯Si衬底、绝缘体上Si衬底(Si-On-Insulator，SOI)等等。
S12.向Si层表层注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层。此时，可以得到全局的SiGe层。需要说明的是，原有的Si层可以仅有表层部分变化为SiGe层，也可以全部变化为SiGe层，例如，对于纯Si衬底，其表层部分在注入之后转化为SiGe层；对于SOI衬底，其顶层Si层在注入之后可以全部转化为SiGe层，也可以部分转化为SiGe层。
如图2所示，本发明另一个实施例的SiGe层的形成方法，可以包括如下步骤：
S21.提供顶部具有Si层的衬底。
具体地，提供的顶部具有Si层的衬底可以是纯Si衬底、绝缘体上Si衬底(Si-On-Insulator，SOI)等等。
S22.在Si层表面形成掩膜，并在掩膜上形成开口以在开口位置露出Si层。
具体地，可以通过淀积或涂覆工艺在Si层表面形成掩膜，并在通过光刻和刻蚀工艺掩膜上形成开口，在开口位置露出Si层。
S23.向Si层表层注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层。此时，可以得到选区的SiGe层。需要说明的是，开口处的原有的Si层可以仅有表层部分变化为SiGe层，也可以全部变化为SiGe层，例如，对于纯Si衬底，其在开口区域露出的表层部分在注入之后转化为SiGe层；对于SOI衬底，其在开口区域露出的顶层Si层在注入之后可以全部转化为SiGe层，也可以部分转化为SiGe层。
根据本发明上述实施例的SiGe层的形成方法通过利用注入工艺对原有的Si层进行表面改性，即将含有Ge元素的原子、分子、离子或等离子体注入到原有的Si层中，通过控制合适的温度和注入剂量，这样可以得到厚度较薄、质量较好的SiGe层，具有简单易行、成本低的优点。而已有的利用CVD外延SiGe薄膜的方法中工艺复杂且设备成本较高。
在本发明的一个实施例中，当需要形成较厚的SiGe层时，可以注入含有Ge元素的离子或等离子体。离子和等离子体能量高，可以注入达到一定深度。当需要形成较薄的SiGe层时，不仅注入离子或等离子体可以形成SiGe层，注入Ge原子或含有Ge元素的分子也可以形成较薄的SiGe层。
在本发明的一个实施例中，向Si层表层注入含有Ge元素的原子、分子、离子或等离子体的同时，注入含B或P或As元素的原子、分子、离子或等离子体，以对SiGe层进行掺杂。被注入的B或P或As元素可以在注入同时的退火工艺或后续退火工艺中被激活，其中，注入含B元素时，可进行p型掺杂，注入P或As元素时，可进行n型掺杂。
在本发明的一个实施例中，注入的方法可以采用离子注入，即将具有一定能量的、含有Ge元素的离子束(包括Ge离子或含Ge元素的等离子体)入射到Si层中去，并停留在Si层中，使Si层部分或全部转换为SiGe合金。通过改变离子束的能量来改变注入的深度，离子束能量越高，则注入越深。在注入过程中，可以采用变化的电压来获得变化的离子束能量，从而使Ge元素在一定范围内较为均匀地分布。具体地，除常规的离子注入外，离子注入还包括等离子体源离子注入和等离子体浸没离子注入，即等离子体基离子注入。在等离子体基离子注入时，Si层湮没在含有Ge元素的等离子体中，含Ge元素的正离子在电场作用下被加速，射向Si层表面并注入到Si层中。通过等离子体基离子注入，可以很容易达到很高的注入剂量，即很容易获得1％～50％的Ge含量的SiGe层，生产效率很高，成本也很低，且受表面形状的影响小，即非平面的Si表面也可以实现均匀地注入。离子注入可以形成较厚的SiGe层，注入能量越高，SiGe层越厚。优选地，SiGe层的厚度为0.5-100nm。
在本发明的一个实施例中，注入的方法可以采用磁控溅射。磁控溅射时，Ar离子在电场作用下加速飞向阴极Ge靶或含Ge的靶材，并以高能量轰击靶表面，使靶材发生溅射。溅射粒子主要是原子，还有部分离子。通过调整电场电压，真空度等工艺参数，使溅射粒子具有较高的能量，并以较高的速度射向Si层，部分粒子可以注入到Si层中并形成SiGe合金。可选地，在利用磁控溅射向Si层注入的过程中，在衬底上加载负偏压，比如-40～-120V，这样可以使溅射出的部分粒子具有更高能量，有利于粒子注入到Si表层的更深处，例如可以深至若干纳米。需要说明的是，由于磁控溅射时溅射出的材料较多，通常会在形成SiGe层之后进一步形成Ge薄膜。因此在磁控溅射之后，还需要去除磁控溅射在SiGe层之上形成的Ge薄膜。例如，可以利用对Ge和SiGe具有高腐蚀选择比的溶液清洗以去除Ge薄膜并露出SiGe层。常见的清洗溶液包括稀释的盐酸和双氧水的混合水溶液、稀释的硫酸和双氧水的混合水溶液、稀释的氢氟酸和双氧水的混合水溶液，以及稀硝酸。清洗后保留下来的SiGe层的厚度为0.5-20nm，优选地，厚度为0.5-10nm。
在本发明的一个实施例中，在注入工艺中加热温度可控制在100-900℃之间，优选400-800℃。在该温度范围下得到的薄膜质量更好。温度过低，注入带来的损伤不能修复，SiGe层的质量较差；温度过高，SiGe层容易弛豫，得不到完全应变的SiGe层，影响器件性能。
在本发明的一个实施例中，在形成SiGe层之后还可以通过退火处理来强化该SiGe层。退火的温度范围为100-900℃，优选400-800℃。在该温度范围下得到的薄膜质量更好。温度过低，注入带来的损伤不能修复，SiGe层的质量较差；温度过高，SiGe层容易弛豫，得不到完全应变的SiGe层，影响器件性能。
在本发明的一个实施例中，SiGe层为应变SiGe层。应变SiGe层的厚度为0.5-100nm。应变SiGe层中Ge的原子百分含量小于50％。需要说明的是，完全应变的SiGe层中Ge含量越高，其应变度越大，相应地其厚度应降低到弛豫的临界厚度以下，才能保持完全应变。应变SiGe层中Ge含量越高，则其临界厚度越薄。当Ge含量为50％时，Si上完全应变的SiGe薄膜的应变度约为2.1％，此时应变SiGe层的临界厚度约10nm；而当Ge含量为20％时，其应变度约0.8％，其临界厚度可以达到100nm甚至150nm以上。需要进一步说明的是，当SiGe层为应变SiGe层时，注入工艺中加热温度和退火工艺中退火温度的高低需要与应变SiGe层的材料性质匹配。例如常见MOSFET器件中需要Ge的原子百分含量为20-40％的应变SiGe层，而Ge原子百分含量为40％的SiGe层在800℃下基本是稳定的，所以此时注入工艺中加热温度和退火工艺中退火温度需要不超过800℃。
为使本领域技术人员更好地理解本发明，列举一具体实施例如下：
首先，准备n型Si衬底，并依次用丙酮、无水乙醇、去离子水及氢氟酸清洗备用。
然后，在Si衬底表面涂覆光刻胶作为掩膜，显影并刻蚀出开口，暴露出局部的Si衬底顶表面。也可以淀积SiO2或氮化硅等为掩膜，再涂覆光刻胶，依次光刻、显影、刻蚀，形成开口，然后去除光刻胶。
之后，采用等离子体浸没离子注入工艺，向衬底中注入含有Ge元素的等离子体，注入电压为5-25KeV，注入剂量约为5×1016/cm2。注入完成后，对衬底进行清洗去除表面光刻胶等杂质，然后退火，退火温度约为800℃，即在开口处的Si层表层形成了约30nm厚的应变SiGe层，其中Ge含量最高约为35％。
用高分辨X射线衍射仪(HRXRD)表征了获得的SiGe材料的结构、结晶状态、Ge含量以及应变状态。对SiGe材料的(004)面进行了Omega-2Theta扫描，结果如图3所示，其中横坐标为0时对应的峰为Si衬底的(004)面衍射峰，SiGe(004)的衍射峰位出现在-3140arcsec左右。对SiGe(224)面进行了Omega-2Theta扫描，结果如图4所示，其中横坐标为0时对应的峰为Si衬底(224)面衍射峰，SiGe(224)的衍射峰位出现在-733arcsec左右。通过计算可得，SiGe材料中Ge含量为34％，弛豫度为0.24％，即弛豫度可以忽略不计，说明SiGe是完全应变的。
进一步对SiGe材料进行了(224)面的倒易空间图(RSM)扫描测试，结果如图5所示。由图5可知，Si衬底与SiGe材料位于同一垂直线上并沿着赝晶线分布，说明实验制备的SiGe层是完全应变的，该结论与上述弛豫度计算结果一致。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (15)

1.一种SiGe层的形成方法，其特征在于，包括以下步骤：
A.提供顶部具有Si层的衬底；
B.向所述Si层表层注入含有Ge元素的原子、分子、离子或等离子体，以形成SiGe层。
2.如权利要求1所述的SiGe层的形成方法，其特征在于，所述步骤A和步骤B之间还包括：在所述Si层表面形成掩膜，并在所述掩膜上形成开口以在开口位置露出所述Si层。
3.如权利要求1或2所述的SiGe层的形成方法，其特征在于，向所述Si层表层注入所述含有Ge元素的原子、分子、离子或等离子体的同时，注入含B或P或As元素的原子、分子、离子或等离子体，以对所述SiGe层进行掺杂。
4.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，所述注入的方法包括离子注入。
5.如权利要求4所述的SiGe层的形成方法，其特征在于，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
6.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，所述注入的方法包括磁控溅射。
7.如权利要求6所述的SiGe层的形成方法，其特征在于，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
8.如权利要求6所述的SiGe层的形成方法，其特征在于，还包括，去除所述磁控溅射在所述SiGe层之上形成的Ge薄膜。
9.如权利要求8所述的SiGe层的形成方法，其特征在于，利用对Ge和SiGe具有高腐蚀选择比的溶液清洗以去除所述Ge薄膜。
10.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，所述注入的过程中对所述衬底加热，加热温度为100-900℃。
11.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，还包括，在所述注入之后，对所述SiGe层退火，退火温度为100-900℃。
12.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，所述SiGe层为应变SiGe层。
13.如权利要求12所述的SiGe层的形成方法，其特征在于，所述应变SiGe层的厚度为0.5-100nm。
14.如权利要求12所述的SiGe层的形成方法，其特征在于，所述应变SiGe层中Ge的原子百分含量小于50％。
15.如权利要求1-3任一项所述的SiGe层的形成方法，其特征在于，所述顶部具有Ge层的衬底包括为纯Si衬底或绝缘体上Si衬底。
CN201410187137.2A 2014-05-05 2014-05-05 SiGe层的形成方法 Pending CN103972065A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410187137.2A CN103972065A (zh) 2014-05-05 2014-05-05 SiGe层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410187137.2A CN103972065A (zh) 2014-05-05 2014-05-05 SiGe层的形成方法

Publications (1)

Publication Number Publication Date
CN103972065A true CN103972065A (zh) 2014-08-06

Family

ID=51241431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410187137.2A Pending CN103972065A (zh) 2014-05-05 2014-05-05 SiGe层的形成方法

Country Status (1)

Country Link
CN (1) CN103972065A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028467A1 (zh) * 2015-08-17 2017-02-23 宁波中车时代传感技术有限公司 半导体硅锗薄膜的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070269952A1 (en) * 2006-05-17 2007-11-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a transistor structure
CN102024849A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN102903639A (zh) * 2011-07-29 2013-01-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管、具有应力层的衬底及其形成方法
US20130295741A1 (en) * 2007-06-27 2013-11-07 Sony Corporation Semiconductor device and method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070269952A1 (en) * 2006-05-17 2007-11-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a transistor structure
US20130295741A1 (en) * 2007-06-27 2013-11-07 Sony Corporation Semiconductor device and method for manufacturing semiconductor device
CN102024849A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN102903639A (zh) * 2011-07-29 2013-01-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管、具有应力层的衬底及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017028467A1 (zh) * 2015-08-17 2017-02-23 宁波中车时代传感技术有限公司 半导体硅锗薄膜的制备方法
US10392691B2 (en) 2015-08-17 2019-08-27 Ningbo CRRC Times Transducer Technology Co., Ltd. Semiconductor silicon-germanium thin film preparation method

Similar Documents

Publication Publication Date Title
WO2011044776A1 (zh) 半导体器件的形成方法
CN104299891A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
Cho et al. Fabrication of 50-nm gate SOI n-MOSFETs using novel plasma-doping technique
CN103840005A (zh) 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
DE112016005550T5 (de) Verfahren und Lösungen zur Reinigung von Ingaas (Oder III-V) Substraten
CN103972065A (zh) SiGe层的形成方法
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107818978B (zh) 应变GeSn NMOS器件及其制备方法
CN103839829A (zh) 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103972104A (zh) 具有SiGe沟道的鳍式场效应晶体管及其形成方法
CN106328706B (zh) 鳍式场效应晶体管的形成方法
CN103839775A (zh) 选区GeSn层及其形成方法
CN107425059B (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
CN103811304A (zh) GeSn层及其形成方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN107039282B (zh) 一种制备高性能半导体场效应晶体管器件的方法
CN103839789A (zh) 选区SiGeSn层及其形成方法
CN103972106A (zh) 具有SiGe源漏的MOSFET及其形成方法
CN103839827A (zh) 具有SiGeSn源漏的MOSFET及其形成方法
CN103839980A (zh) 具有SiGeSn源漏的MOSFET及其形成方法
CN103839830A (zh) 具有SiGeSn沟道的MOSFET及其形成方法
CN103258855A (zh) 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法
CN103839788A (zh) SiGeSn层及其形成方法
CN103840004A (zh) 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806