CN102024849A - 金属氧化物半导体场效应晶体管及其制造方法 - Google Patents
金属氧化物半导体场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102024849A CN102024849A CN2009101958657A CN200910195865A CN102024849A CN 102024849 A CN102024849 A CN 102024849A CN 2009101958657 A CN2009101958657 A CN 2009101958657A CN 200910195865 A CN200910195865 A CN 200910195865A CN 102024849 A CN102024849 A CN 102024849A
- Authority
- CN
- China
- Prior art keywords
- sige
- silicon base
- germanium
- effect transistor
- condensate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种金属氧化物半导体场效应晶体管，包括硅基底，以及由被掺杂的硅锗聚合物构成的源极和漏极，所述硅基底和源极之间，以及硅基底和漏极之间包括由锗等离子体注入形成的缓冲层。本发明还公开了一种金属氧化物半导体场效应晶体管的制造方法。本发明可以有效避免由于硅锗聚合物层应力松弛造成的缺陷。
Description
技术领域
本发明涉及半导体集成电流制造技术领域，特别涉及提高金属氧化物半导体场效应晶体管及其制造方法。
背景技术
金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，是一种可以广泛使用在类比电路与数位电路的场效晶体管(field-effect transistor)。MOSFET依照其“通道”的极性不同，可分为n-type与p-type的MOSFET，通常又称为NMOSFET与PMOSFET，其他简称尚包括NMOS FET、PMOS FET、nMOSFET、pMOSFET等。
图1是典型NMOSFET的剖面图。将P型硅半导体材料作为硅基底101，在硅基底101上面蚀刻出两个浅沟槽(STI)，在浅沟槽中沉积n型材料，形成两个n型区102、103；接着在硅基底101上表面沉积一层氧化硅薄膜作为绝缘层104；在N区上方用刻蚀的方法做成两个孔，用金属化的方法分别在绝缘层上及两个孔内做成三个电极：漏极(D)105、栅极(G)106、及源极(S)107。
MOSFET的核心是位于中央的MOS电容，而左右两侧则是它的源极与漏极。源极与漏极的特性必须同为n-type(即NMOS)或是同为p-type(即PMOS)。图1的NMOS的源极与漏极上标示的“N+”代表著两个意义：(1)N代表掺杂(doped)在源极与漏极区域的杂质极性为N；(2)“+”代表这个区域为高掺杂浓度区域(heavily doped region)，也就是此区的电子浓度远高于其他区域。在源极与漏极之间被一个极性相反的区域隔开，也就是所谓的基极(或称基体)区域。如果是NMOS，那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该是n-type，而源极与漏极则为p-type(而且是重掺杂的P+)。基体的掺杂浓度不需要如源极或漏极那么高，故在图1中没有“+”。
过去数十年来，MOSFET的尺寸不断地变小。早期的半导体电路MOSFET制程里，通道长度约在几个微米的等级。但是到了今日的半导体电路制程，这个参数已经缩小了几十倍甚至超过一百倍。至90年代末，MOSFET尺寸不断缩小，让半导体电路的效能大大提升，而从历史的角度来看，这些技术上的突破和半导体制程的进步有著密不可分的关系。2006年初，Intel开始以65纳米的技术来制造新一代的微处理器，实际的元件通道长度可能比这个数字还小一些。随着MOSFET的面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片。一片积体电路制程使用的晶圆尺寸是固定的，所以如果芯片面积越小，同样大小的晶圆就可以产出更多的芯片，于是成本就变得更低了。
但MOSFET尺寸的减小也会带来一些负面的问题。例如，通道宽度变小会使通道等效电阻变大。因此，对于关键尺寸小于90纳米的MOSFET常采用增大应力的方式来提高迁移率，进而增大电流强度。通道区域的应力会改变硅的能级结构，拉伸应力可以提高电子迁移率，压缩应力可以提高空穴迁移率。
MOSFET的源极和漏极所在的n型区常采用嵌入式硅锗聚合物(eSiGe)制成，这样可以提高pMOS的性能。由于硅锗聚合物的晶格常数(lattice constant)在压缩应力的作用下减小，从而提高空穴迁移率进而升高驱动电流的强度。相对于硅来说硼具有更高的活性，因此eSiGe构成的源极/漏极的电阻很低。通过改变Ge的浓度，该技术可以应用于45纳米以下的制程。采用精细控制掺杂浓度制成的具有低电阻特性的SiGe源极/漏极，以及通过浅层掺杂方式形成的最小化短通道效应是控制互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)尺寸的关键因素。
超级退火或毫秒级退火(MilliSecond Anneal，MSA)具有很高的退火温度，并且持续时间很短，提供了更高的掺杂活性的同时，降低了掺杂扩散率，已经逐渐作为高性能CMOS器件制造工艺中的必须步骤。然而，MSA会导致器件内部造成很高的热应力，而且源极/漏极中的SiGe在高温环境下会出现应力松弛，上述因素的综合作用下，SiGe可能出现相对位移而导致层叠(Overlay，OVL)问题、缺陷扩散问题等，进而导致器件性能下降。更糟糕的情形出现在从SiGe层到深入硅基底的缺陷扩散，导致连接泄漏率大幅上升。因此，防止SiGe出现应力松弛，进而控制MSA过程中缺陷扩散以及SiGe/Si的相互作用成为半导体集成电路制造工艺中一个急需克服的问题。
发明内容
有鉴于此，本发明的目的在于，提出一种金属氧化物半导体场效应晶体管及其制造方法，可以有效防止SiGe层出现应力松弛。
本发明实施例提出的金属氧化物半导体场效应晶体管包括硅基底，以及由被掺杂的硅锗聚合物构成的源极和漏极，所述硅基底和源极之间，以及硅基底和漏极之间包括由锗等离子体注入形成的缓冲层。
较佳地，所述形成所述缓冲层的锗等离子体的注入剂量为1×1014/cm2至5×1014/cm2，能量为1千电子伏至5千电子伏。
本发明实施例还提出一种金属氧化物半导体场效应晶体管的制造方法，包括如下步骤：
硅基底上通过离子注入方法形成N型阱和P型阱，在所形成N型阱或P型阱的上面堆叠多晶硅栅极；
在多晶硅栅极两侧构造硅基底凹陷；
将锗等离子体注入硅基底的凹陷处；
对晶圆进行高温热处理，以修复锗等离子体注入对硅基底造成的损伤；
在晶圆上沉积高锗浓度的硅锗聚合体，以所述硅锗聚合体为基础构造源极和漏极；
对晶圆进行毫秒级退火处理。
较佳地，所述注入硅基底的凹陷处的锗等离子体的剂量为1×1014/cm2至5×1014/cm2，能量为1千电子伏至5千电子伏。
较佳地，所述高温热处理温度为950～1100℃，热处理时间为10～30s。
较佳地，所述硅锗聚合体中锗的浓度为10％至30％。
其中，所述以硅锗聚合体为基础构造源极和漏极包括：
向所述硅锗聚合体中注入高浓度的阳离子或阴离子。
从以上技术方案可以看出，在硅锗聚合物层与硅基底之间形成锗掺杂区，该锗掺杂区的晶格常数在靠近Si基底的一侧接近Si的晶格常数5.4，而在靠近SiGe层的一侧则接近SiGe的晶格常数，因此可以起到缓冲层的作用。使应力分散分布在缓冲层中，而避免应力高度集中在界面上，从而避免SiGe应力松弛。
附图说明
图1为现有技术中的金属-氧化层-半导体-场效晶体管(MOSFET)的基本结构示意图；
图2为本发明构造MOSFET的基本流程图；
图3为按照本发明方案构造的MOSFET的基本结构示意图；
图4a至图4p为本发明实施例构造MOSFET的过程中的晶圆剖面图；
图5为本发明实施例构造MOSFET的详细流程图。
具体实施方式
造成SiGe应力松弛的根源在于SiGe与Si的晶格常数的差异。Ge的晶格常数为5.6埃，Si的晶格常数为5.4埃，外延SiGe晶格常数的取值范围在5.4埃至5.6埃之间。Ge的浓度越高，则SiGe的晶格常数与Si的晶格常数差值越大，该差值越大，则SiGe与Si的界面承受的应力就越大，而该应力大到一定程度就会导致SiGe应力松弛。
针对SiGe应力松弛的根源，本发明采用的解决手段是，在SiGe与硅基底之间形成一个缓冲层，该缓冲层的晶格常数在靠近Si基底的一侧接近Si的晶格常数5.4埃，而在靠近SiGe层的一侧则接近SiGe的晶格常数。缓冲层的内部晶格常数缓慢变化，这样就使应力分散分布在缓冲层中，而避免应力高度集中在界面上，从而避免SiGe应力松弛。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细阐述。
图2示出了本发明实施例的构造MOSFET的基本流程，包括如下步骤：
步骤201：原料晶圆的制备过程，晶圆由单晶硅构成，晶体构型为(100)或(110)。
步骤202：硅基底上通过离子注入方法形成N型阱和P型阱，在所形成N型阱或P型阱的上面堆叠多晶硅栅极。
步骤203：在多晶硅栅极两侧构造硅基底凹陷。
步骤204：将锗等离子体注入硅基底的凹陷处。
本发明推荐的剂量范围为1×1014/cm2至5×1014/cm2，能量为1千电子伏(KeV)至5KeV。
步骤205：对晶圆进行高温热处理，以修复锗等离子体注入对硅基底造成的损伤。
本发明推荐的热处理温度为950～1100℃，热处理时间为10～30s。
步骤206：在晶圆外延区沉积高锗浓度的硅锗聚合体(Si1-xGex)(10～30％)。
步骤207：以所述硅锗聚合体为基础构造源极和漏极。
步骤208：对晶圆进行毫秒级退火处理。
上述流程中，步骤204至步骤205为本发明的关键步骤，而其他步骤可参照现有技术中已有工艺流程进行。
采用本发明流程得到的MOSFET的剖面图如图3所示。与图1相比，该MOSFET增加了由锗等离子体注入形成的缓冲层301，该缓冲层位于硅基底与SiGe构成的源极和漏极之间，起到使应力分散的作用。
上述描述中只介绍了与本发明直接相关的技术特征，而省略了其他非直接相关的技术特征，以下再通过一个具体实施例来说明构造MOSFET的详细流程。
图4a至图4p为在MOSFET加工过程中的剖面示意图，图5示出了该加工过程的流程，包括如下步骤：
步骤501：在硅基底上依次沉积衬垫氧化层和氮化硅层。沉积后剖面如图4a所示。自下而上依次是硅基底401、衬垫氧化层402和氮化硅层403。
步骤502：在晶圆上构造浅沟槽结构，如图4b所示。具体过程如下：在所述氮化硅层403上涂布光刻胶，对光刻胶进行曝光并显影，将基板上的图形转印到光刻胶上；以剩余的光刻胶为掩膜对晶圆进行蚀刻，依次蚀穿氮化硅层403、衬垫氧化层402直到硅基底401，构造出浅沟槽结构。然后除去剩余的光刻胶。
步骤503：用热生长法在浅沟槽内壁上生长一层线性氧化物，并在晶圆上继续沉积氧化硅，该氧化硅填充到所述浅沟槽中，并覆盖在浅沟槽以外的区域，剖面如图4c所示，线性氧化物404均匀分布在浅沟槽内壁，填充氧化硅405填充在浅沟槽中，并覆盖在氮化硅层403之上。
步骤504：对晶圆表面进行化学机械抛光(CMP)处理以去除多余的氧化硅，当氮化硅层露出晶圆表面则停止CMP过程。剖面如图4d所示。
步骤505：移除氮化硅层，剖面如图4e所示。
步骤506：在晶圆表面涂布光刻胶，并对光刻胶进行曝光显影，显影的结果是去除浅沟槽一侧的光刻胶，而保留浅沟槽另一侧的光刻胶。对未被光刻胶覆盖的部分进行离子注入，在硅基底上构造出P型阱。剖面如图4f所示，光刻胶409覆盖在浅沟槽左侧的区域，而右侧的区域用低浓度的高能杂质阴离子注入硅基底401，形成P型阱406。
步骤507：用与步骤506类似的方法，只不过此时光刻胶覆盖的是已经构造了P型阱的区域。在浅沟槽的另一侧未被光刻胶覆盖的部分进行离子注入构造出N型阱。剖面如图4g所示，光刻胶413覆盖在浅沟槽右侧区域，而左侧用低浓度高能杂质阳离子注入硅基底，形成N型阱410。
步骤508：在N型阱上覆盖的氧化物上继续沉积氧化物，使其厚度增加，成为厚栅极氧化物层，而P型阱上覆盖的氧化物则成为薄栅极氧化物层。剖面如图4h所示，在N型阱410上形成厚栅极氧化物层414，而在P型阱406上形成薄栅极氧化物层415。
步骤509：在晶圆表面依次淀积多晶硅层、氮氧化硅层，并在氮氧化硅层表面形成一层钝化层。剖面如图4i所示，本步骤中形成的各层依次为多晶硅层416、氮氧化硅层417以及钝化层418。
步骤510：构造多晶硅栅极以及侧墙。通过光刻工艺使光刻胶在晶圆表面形成图形，以光刻胶为掩膜对多晶硅层以及栅极氧化物层进行蚀刻，剩余的多晶硅成为多晶硅栅极。然后在晶圆表面淀积氮化硅层，该氮化硅层连续分布在晶圆表面，包括多晶硅栅极的顶部、侧壁以及多晶硅栅极以外的区域，最后进行定向蚀刻去除多余的氮化硅，仅保留多晶硅栅极侧壁的氮化硅，从而形成侧墙结构。
剖面如图4j所示。在N型阱410上形成多晶硅栅极419，多晶硅栅极419的底部是厚栅极氧化物层414，侧壁上是侧墙420。而在P型阱406上形成多晶硅栅极421，多晶硅栅极421的底部是薄栅极氧化物层415，侧壁上是侧墙422。
步骤511：对多晶硅栅极两侧的硅基底区域进行蚀刻，使其形成凹陷区，剖面如图4k所示，所形成的凹陷区包括423、424、425和426。
步骤512：将锗等离子体注入N型阱这一侧的多晶硅栅极两侧硅基底的凹陷处。剂量范围为2.5×1014/cm2至3.5×1014/cm2，能量为1千电子伏(KeV)至5KeV。并对晶圆进行高温热处理，以修复锗等离子体注入对硅基底造成的损伤。热处理温度为950～1100℃，热处理时间为10～30s。该步骤的剖面如图4l所示，所形成的锗掺杂区为424、425、426和427。
步骤513：在晶圆外延区沉积高锗浓度的硅锗聚合体(Si1-xGex)，其中锗的浓度约为10％～30％。该步骤剖面如图4m所示，沉积硅锗聚合体的区域为429、430、431和432，这四个区域与下面的N型阱410或P型阱406分别隔着锗掺杂区424、425、426和427。这四个锗掺杂区就构成了缓冲层。锗掺杂区中锗的浓度分布是有一定梯度的，越靠近下方则浓度越低，越靠近上方浓度越高，因此锗掺杂区靠近下方的部分，其晶格常数比较接近于硅的晶格常数，而靠近上方的部分则与硅锗聚合体的晶格常数比较接近。
步骤514：在多晶硅栅极的侧墙外侧构造出间隙壁。剖面如图4n所示。间隙壁的构造方法类似前述侧墙的构造方法，此处不再赘述。
步骤515：在多晶硅栅极两侧的硅基底上进行高浓度正离子或负离子注入，形成N+掺杂区或P+掺杂区。并对晶圆进行毫秒级退火处理。剖面如图4o所示，P+掺杂区为434和435，N+掺杂区为436和437。需要说明的是，本领域所称高浓度掺杂以及低浓度掺杂均具有明确的含义，具体参数可以查阅相关技术手册。
步骤516：最后在晶圆表面形成Salicide层。
常用做法如下：以溅射的方式淀积一层金属层(一般为Ti，Co或Ni)，然后进行第一次快速升温煺火处理(RTA)，使多晶硅表面和淀积的金属发生反应，形成金属硅化物。根据煺火温度设定，使得其他绝缘层(氧化硅层或氮化硅层)上的淀积金属不能跟绝缘层反应产生不希望的硅化物，因此是一种自对准的过程。然后再用一中选择性强的湿法刻蚀(NH4OH/H2O2/H20或H2SO4/H2O2的混合液)清除不需要的金属淀积层，留下栅极及其他需要做硅化物的salicide。剖面如图4p所示，438表示Salicide层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种金属氧化物半导体场效应晶体管，包括硅基底，以及由被掺杂的硅锗聚合物构成的源极和漏极，其特征在于，所述硅基底和源极之间，以及硅基底和漏极之间包括由锗等离子体注入形成的缓冲层。
2.根据权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，所述形成所述缓冲层的锗等离子体的注入剂量为1×1014/cm2至5×1014/cm2，能量为1千电子伏至5千电子伏。
3.一种金属氧化物半导体场效应晶体管的制造方法，包括如下步骤：
硅基底上通过离子注入方法形成N型阱和P型阱，在所形成N型阱或P型阱的上面堆叠多晶硅栅极；
在多晶硅栅极两侧构造硅基底凹陷；
将锗等离子体注入硅基底的凹陷处；
对晶圆进行高温热处理，以修复锗等离子体注入对硅基底造成的损伤；
在晶圆上沉积高锗浓度的硅锗聚合体，以所述硅锗聚合体为基础构造源极和漏极；
对晶圆进行毫秒级退火处理。
4.根据权利要求3所述的制造方法，其特征在于，所述注入硅基底的凹陷处的锗等离子体的剂量为1×1014/cm2至5×1014/cm2，能量为1千电子伏至5千电子伏。
5.根据权利要求3所述的制造方法，其特征在于，所述高温热处理温度为950～1100℃，热处理时间为10～30s。
6.根据权利要求3所述的制造方法，其特征在于，所述硅锗聚合体中锗的浓度为10％至30％。
7.根据权利要求3至6任一项所述的制造方法，其特征在于，所述以硅锗聚合体为基础构造源极和漏极包括：
向所述硅锗聚合体中注入高浓度的阳离子或阴离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958657A CN102024849A (zh) | 2009-09-17 | 2009-09-17 | 金属氧化物半导体场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101958657A CN102024849A (zh) | 2009-09-17 | 2009-09-17 | 金属氧化物半导体场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102024849A true CN102024849A (zh) | 2011-04-20 |
Family
ID=43865932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101958657A Pending CN102024849A (zh) | 2009-09-17 | 2009-09-17 | 金属氧化物半导体场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102024849A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102391092A (zh) * | 2011-11-22 | 2012-03-28 | 杭州华东医药集团康润制药有限公司 | 一种高纯度辅酶q10的规模化制备方法 |
| CN103887341A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种场效应晶体管的制备方法 |
| CN103972065A (zh) * | 2014-05-05 | 2014-08-06 | 清华大学 | SiGe层的形成方法 |
| CN104008977A (zh) * | 2014-06-12 | 2014-08-27 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
| CN110660841A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
-
2009
- 2009-09-17 CN CN2009101958657A patent/CN102024849A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102391092A (zh) * | 2011-11-22 | 2012-03-28 | 杭州华东医药集团康润制药有限公司 | 一种高纯度辅酶q10的规模化制备方法 |
| CN102391092B (zh) * | 2011-11-22 | 2013-05-01 | 杭州华东医药集团康润制药有限公司 | 一种高纯度辅酶q10的规模化制备方法 |
| CN103887341A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 一种场效应晶体管的制备方法 |
| CN103972065A (zh) * | 2014-05-05 | 2014-08-06 | 清华大学 | SiGe层的形成方法 |
| CN104008977A (zh) * | 2014-06-12 | 2014-08-27 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
| WO2015188461A1 (zh) * | 2014-06-12 | 2015-12-17 | 上海集成电路研发中心有限公司 | 一种嵌入式锗硅应变pmos器件结构的制作方法 |
| CN110660841A (zh) * | 2018-06-29 | 2020-01-07 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN110660841B (zh) * | 2018-06-29 | 2023-03-21 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| US8193057B2 (en) | MOS transistor for reducing short-channel effects and its production | |
| US9012277B2 (en) | In situ doping and diffusionless annealing of embedded stressor regions in PMOS and NMOS devices | |
| US7453107B1 (en) | Method for applying a stress layer to a semiconductor device and device formed therefrom | |
| CN101167169B (zh) | 以高效率转移应力之形成接触绝缘层之技术 | |
| TWI393190B (zh) | 半導體裝置及其製造方法 | |
| US20050139932A1 (en) | Transistors of semiconductor devices and methods of fabricating the same | |
| US20060131657A1 (en) | Semiconductor integrated circuit device and method for the same | |
| US7122410B2 (en) | Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate | |
| CN101150064A (zh) | 移除间隙壁的方法、金氧半导体晶体管元件及其制造方法 | |
| US8704229B2 (en) | Partial poly amorphization for channeling prevention | |
| US20100109045A1 (en) | Integrated circuit system employing stress-engineered layers | |
| US20130307090A1 (en) | Adjusting of strain caused in a transistor channel by semiconductor material provided for the threshold adjustment | |
| CN102024849A (zh) | 金属氧化物半导体场效应晶体管及其制造方法 | |
| WO2006053241A2 (en) | Ultra-shallow arsenic junction formation in silicon germanium | |
| US20100248440A1 (en) | Nitride removal while protecting semiconductor surfaces for forming shallow junctions | |
| KR100796825B1 (ko) | 반도체 디바이스 제조 방법 | |
| KR101049875B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US20120196422A1 (en) | Stress Memorization Technique Using Gate Encapsulation | |
| CN102237396A (zh) | 半导体器件及其制造方法 | |
| US20070259503A1 (en) | Method of fabricating a semiconductor device | |
| WO2011113268A1 (zh) | 半导体器件及其制造方法 | |
| US9741853B2 (en) | Stress memorization techniques for transistor devices | |
| CN101577229B (zh) | 半导体元件及其制作方法 | |
| CN102024706A (zh) | 用于制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20110420 |