CN103887341A - 一种场效应晶体管的制备方法 - Google Patents

一种场效应晶体管的制备方法 Download PDF

Info

Publication number
CN103887341A
CN103887341A CN201410106643.4A CN201410106643A CN103887341A CN 103887341 A CN103887341 A CN 103887341A CN 201410106643 A CN201410106643 A CN 201410106643A CN 103887341 A CN103887341 A CN 103887341A
Authority
CN
China
Prior art keywords
effect transistor
field
preparation
corrosion
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410106643.4A
Other languages
English (en)
Inventor
高剑琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106643.4A priority Critical patent/CN103887341A/zh
Publication of CN103887341A publication Critical patent/CN103887341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种场效应晶体管的制备方法，涉及半导体制备技术领域。该方法在一衬底上以刻蚀工艺形成U型源漏区；以氢氧化钾溶液对所述源漏区进行腐蚀；采用酸液体对所述源漏区表面的自然氧化层进行清洗；以外延生长工艺于所述源漏区内形成缓冲层。本发明采用KOH溶液对U型源漏区进行短暂腐蚀，根据KOH溶液对硅片各向异性的腐蚀特点，使侧壁晶向的腐蚀程度大于底部晶向的腐蚀，为缓冲层在侧壁晶向上生长前提供更多晶核，提高侧壁缓冲层的生长速度，从而用来平衡缓冲层因晶向各异导致的沉积厚度不同问题，降低了侧壁外延生长缺陷，避免了由于源漏区高浓度掺杂物扩散到沟道处漏电现象，使场效应晶体管性能提升得以保证。

Description

一种场效应晶体管的制备方法
技术领域
本发明涉及半导体制备技术领域，尤其涉及一种缓解源漏区外延生长侧壁与底部缓冲层厚度差异的场效应晶体管的制备方法。
背景技术
在40nm及以下制程主要采用了源漏区应变硅技术以及HKMG技术来提高沟道内载流子迁移率来增加金氧半场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET）的期间性能。在应变硅技术中，源漏区均采用外延生长，通过晶格参数不同引入应力到沟道处从而提高载流子迁移率。
一般情况下，为获得较高载流子迁移率，会使用高浓度锗（Ge）或者碳（C）掺杂。但是，直接在纯硅上外延生长高浓度应变材料，往往会出现较多的缺陷如层错等，反而会降低提升效果。因此，需要在生长应变材料前在纯硅上生长缓冲层。
缓冲层的生长厚度与源漏区刻蚀后的表面晶向有关。对于U型源漏区（如图1所示），缓冲区3在侧壁晶向上的生长速度远比底部晶向慢，若采用先氢氟酸（HF）预清洗、然后直接进行外延沉积缓冲区3，很容易出现缓冲区3在底部生长较厚、侧壁却基本没有的现象，由于侧壁和底部因晶向不同导致缓冲层沉积厚度的差异，存在侧壁外延生长缺陷4以及源漏区高浓度掺杂物扩散到沟道处漏电的问题。若无此缓冲区3做阻挡，应变材料区2会在沟道处产生严重漏电，应变材料区2上覆盖有掩膜层1，如PMOS的SiGe中原位掺杂的高浓度硼（B）会扩散到沟道内。
中国专利（CN102479812A）公开了半导体器件及其制造方法，该半导体器件，包括衬底、位于所述衬底中的沟道区、源漏区、位于所述沟道区上的栅极和栅极侧墙以及位于所述源漏区上的镍基硅化物，所述镍基硅化物为外延生长的薄膜层。
该专利通过合理设置镍基硅化物材质以及处理温度，使得镍基硅化物可以承受为了消除DRAM电容缺陷而进行的高温退火，从而可以降低DRAM的MOSFET源漏寄生电阻和接触电阻，同时也可与现有CMOS制造技术兼容。但并没有解决由于侧壁和底部因晶向不同导致缓冲层沉积厚度的差异，存在侧壁外延生长缺陷以及源漏区高浓度掺杂物扩散到沟道处漏电的问题。
中国专利（CN101510509B）公开了硅（100）衬底各向异性腐蚀中直角结构补偿图形生成方法，提供了一种补偿图像的拓扑结构，由此拓扑结构可以生产出多种多样的直角形式凸角补偿图形，对于硅（100）衬底上制作的含有直角式凸角，且该直角由两条<110>晶向为直边构成的目标器件结构，其直角补偿图形生成的过程由两个步骤实现：首先建立直角补偿图形的拓扑结构，然后根据直角补偿图形生成方法产生具体的直角补偿图形。硅的各向异性腐蚀技术时指在硅的腐蚀过程中，硅的不同晶面具有不同的腐蚀速率，采用硅各向异性腐蚀技术能够制造许多中微机点系统（MEMS）结构。
该专利具有理论原理清晰，具体补偿生成方便、灵活的优点；同时还具有明确的技术路径，适合应用到计算机辅助设计系统中。但并没有解决由于侧壁和底部因晶向不同导致缓冲层沉积厚度的差异，存在侧壁外延生长缺陷以及源漏区高浓度掺杂物扩散到沟道处漏电的问题。
发明内容
本发明为解决由于侧壁和底部因晶向不同导致缓冲层沉积厚度的差异，存在侧壁外延生长缺陷以及源漏区高浓度掺杂物扩散到沟道处的漏电的问题。从而提供一种场效应晶体管的制备方法的技术方案。
本发明所述一种场效应晶体管的制备方法，包括下述步骤：
步骤1.在一衬底上以刻蚀工艺形成U型源漏区；
步骤2.以氢氧化钾溶液对所述源漏区进行腐蚀；
步骤3.采用酸液体对所述源漏区表面的自然氧化层进行清洗；
步骤4.以外延生长工艺于所述源漏区内形成缓冲层。
优选的，步骤1中所述刻蚀工艺为干法刻蚀、湿法刻蚀或干湿法刻蚀。
优选的，步骤2中采用氢氧化钾溶液的浓度为1摩尔/升，腐蚀的时间为28秒～32秒，腐蚀的条件为常温。
优选的，在步骤3与步骤4之间，以氢气或者氢气与氯化氢的混合气体对所述衬底进行烘烤。
优选的，还包括步骤5，以外延生长工艺于所述缓冲层上形成应变材料层。
优选的，所述应变材料层中掺杂有高浓度的掺杂物。
优选的，所述应变材料层与所述缓冲层材料相同。
优选的，所述缓冲层采用的材料为：掺杂有硼离子的SiGe。
优选的，所述的缓冲层的掺杂浓度由底部至顶部从零逐渐增加到所述应变材料层的掺杂浓度相同，且所述的缓冲层的掺杂浓度变化为线性变化或阶梯型变化。
优选的，所述酸液体为氢氟酸。
本发明的有益效果：
本发明采用氢氧化钾（KOH）溶液对U型源漏区进行短暂腐蚀，根据KOH溶液对硅片各向异性的腐蚀特点，使侧壁晶向的腐蚀程度大于底部晶向的腐蚀，为缓冲层在侧壁晶向上生长前提供更多晶核，提高侧壁缓冲层的生长速度，从而用来平衡缓冲层因晶向各异导致的沉积厚度不同问题，降低了侧壁外延生长缺陷，避免了由于源漏区高浓度掺杂物扩散到沟道处漏电现象，使场效应晶体管性能提升得以保证。
附图说明
图1为传统U型源漏区缓冲区的形状及侧壁形状的结构示意图；
图2为本发明所述场效应晶体管的制备方法流程图；
图3为本发明采用KOH溶液腐蚀后的U型源漏区缓冲层结构示意图。
附图中：1.掩膜层；2.应变材料区；3.缓冲区；4.侧壁外延生长缺陷；A.硅帽层；B.应变材料层；C.缓冲层。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图2和图3所示，本发明提供一种场效应晶体管的制备方法，包括下述步骤：
步骤1.在一衬底上以刻蚀工艺形成U型源漏区；
步骤2.以氢氧化钾溶液对源漏区进行腐蚀；
步骤3.采用酸液体对源漏区表面的自然氧化层进行清洗；
步骤4.以外延生长工艺于源漏区内形成缓冲层C。
在CMOS电路制造工艺的PMOS或NMOS采用嵌入式源漏技术（embedded source/drain）工艺进行外延生长前对硅片表面进行前处理。本发明采用KOH溶液对源漏刻蚀后的表面进行短暂腐蚀，由于侧壁晶向比底部晶向腐蚀快，从而为缓冲层C在侧壁上的生长提供了较多的晶核，大大减少了形成晶核所需要的时间，弥补了U型侧壁缓冲层C较慢的生长速度，导致的缓冲层C厚度几乎没有或者很薄的问题，保证了缓冲层C的均匀性（如图3所示），减少侧壁产生的外延生长缺陷，并且防止了源漏区高浓度掺杂物扩散到沟道处的漏电现象。
在优选的实施例中，步骤1中刻蚀工艺为干法刻蚀、湿法刻蚀或干湿法刻蚀。
在优选的实施例中，步骤2中采用氢氧化钾溶液的浓度为1摩尔/升，腐蚀的时间为28秒～32秒，腐蚀的条件为常温。
在室温时，KOH溶液对侧壁晶向比底部晶向腐蚀快很多，效果腐蚀的效果更佳明显。
在优选的实施例中，在步骤3与步骤4之间，以氢气或者氢气与氯化氢的混合气体对衬底进行烘烤。
在优选的实施例中，还包括步骤5，以外延生长工艺于缓冲层C上形成应变材料层B，应变材料层B上覆盖有硅帽层A。
在优选的实施例中，应变材料层B中掺杂有高浓度的掺杂物。
在优选的实施例中，应变材料层B与缓冲层C材料相同。
在优选的实施例中，缓冲层C采用的材料为：掺杂有硼离子的SiGe，可以提供沟道区载流子迁移率。
在优选的实施例中，缓冲层C的掺杂浓度由底部至顶部从零逐渐增加到应变材料层B的掺杂浓度相同，且缓冲层C的掺杂浓度变化为线性变化或阶梯型变化，可以避免沟道区产生漏电现象。
在优选的实施例中，酸液体为氢氟酸。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种场效应晶体管的制备方法，其特征在于，包括下述步骤：
步骤1.在一衬底上以刻蚀工艺形成U型源漏区；
步骤2.以氢氧化钾溶液对所述源漏区进行腐蚀；
步骤3.采用酸液体对所述源漏区表面的自然氧化层进行清洗；
步骤4.以外延生长工艺于所述源漏区内形成缓冲层。
2.如权利要求1所述场效应晶体管的制备方法，其特征在于，步骤1中所述刻蚀工艺为干法刻蚀、湿法刻蚀或干湿法刻蚀。
3.如权利要求1所述场效应晶体管的制备方法，其特征在于，步骤2中采用氢氧化钾溶液的浓度为1摩尔/升，腐蚀的时间为28秒～32秒，腐蚀的条件为常温。
4.如权利要求1所述场效应晶体管的制备方法，其特征在于，在步骤3与步骤4之间，以氢气或者氢气与氯化氢的混合气体对所述衬底进行烘烤。
5.如权利要求1所述场效应晶体管的制备方法，其特征在于，还包括步骤5，以外延生长工艺于所述缓冲层上形成应变材料层。
6.如权利要求5所述场效应晶体管的制备方法，其特征在于，所述应变材料层中掺杂有高浓度的掺杂物。
7.如权利要求5所述场效应晶体管的制备方法，其特征在于，所述应变材料层与所述缓冲层材料相同。
8.如权利要求1所述场效应晶体管的制备方法，其特征在于，所述缓冲层采用的材料为：掺杂有硼离子的SiGe。
9.如权利要求6所述场效应晶体管的制备方法，其特征在于，所述的缓冲层的掺杂浓度由底部至顶部从零逐渐增加到所述应变材料层的掺杂浓度相同，且所述的缓冲层的掺杂浓度变化为线性变化或阶梯型变化。
10.如权利要求1所述场效应晶体管的制备方法，其特征在于，所述酸液体为氢氟酸。
CN201410106643.4A 2014-03-20 2014-03-20 一种场效应晶体管的制备方法 Pending CN103887341A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106643.4A CN103887341A (zh) 2014-03-20 2014-03-20 一种场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106643.4A CN103887341A (zh) 2014-03-20 2014-03-20 一种场效应晶体管的制备方法

Publications (1)

Publication Number Publication Date
CN103887341A true CN103887341A (zh) 2014-06-25

Family

ID=50956160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106643.4A Pending CN103887341A (zh) 2014-03-20 2014-03-20 一种场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN103887341A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817713A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止
US20070196989A1 (en) * 2006-02-22 2007-08-23 Fujitsu Limited Semiconductor device with strained transistors and its manufacture
CN101087002A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 具有应力器件沟道的半导体结构及其形成方法
US20100105184A1 (en) * 2008-10-27 2010-04-29 Fujitsu Microelectronics Limited Method of manufacturing a semiconductor device
US20100219474A1 (en) * 2009-02-27 2010-09-02 Stephan Kronholz Transistor comprising an embedded semiconductor alloy in drain and source regions extending under the gate electrode
CN102024849A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN102487008A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1902736A (zh) * 2003-12-30 2007-01-24 英特尔公司 用于衬底的各向异性蚀刻的非晶蚀刻停止
US20070196989A1 (en) * 2006-02-22 2007-08-23 Fujitsu Limited Semiconductor device with strained transistors and its manufacture
CN101087002A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 具有应力器件沟道的半导体结构及其形成方法
US20100105184A1 (en) * 2008-10-27 2010-04-29 Fujitsu Microelectronics Limited Method of manufacturing a semiconductor device
US20100219474A1 (en) * 2009-02-27 2010-09-02 Stephan Kronholz Transistor comprising an embedded semiconductor alloy in drain and source regions extending under the gate electrode
CN102024849A (zh) * 2009-09-17 2011-04-20 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管及其制造方法
CN102487008A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817713A (zh) * 2017-11-22 2019-05-28 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
CN105470132B (zh) 鳍式场效应管的形成方法
CN103681355B (zh) 制备准soi源漏场效应晶体管器件的方法
CN103545212A (zh) 半导体器件制造方法
CN104217953A (zh) Pmos晶体管及其制作方法
CN104733513A (zh) 用于沟道应变的锗分布
CN106158957B (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN102403227A (zh) 台阶状硅锗源/漏结构的制造方法
CN105552125A (zh) 半导体结构及其制造方法
CN104576391A (zh) 一种pmos器件及其制备方法
CN103943508A (zh) Pmos器件的制造方法
US10763328B2 (en) Epitaxial semiconductor material grown with enhanced local isotropy
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN105226021A (zh) 半导体结构及其形成方法
CN103887341A (zh) 一种场效应晶体管的制备方法
CN104701177A (zh) 晶体管的形成方法
CN105355559A (zh) 一种制备半导体器件的方法
CN105244263A (zh) 一种提高SiGe源/漏区质量的制造方法
CN105632928A (zh) Mos晶体管的形成方法
CN103943507A (zh) 嵌入式锗硅外延位错缺陷的改善方法
CN104064448A (zh) SiGe源/漏区的制造方法
CN104752352A (zh) 半导体器件及其制作方法
CN104752348A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140625