CN105632928A - Mos晶体管的形成方法 - Google Patents

Mos晶体管的形成方法 Download PDF

Info

Publication number
CN105632928A
CN105632928A CN201410603289.6A CN201410603289A CN105632928A CN 105632928 A CN105632928 A CN 105632928A CN 201410603289 A CN201410603289 A CN 201410603289A CN 105632928 A CN105632928 A CN 105632928A
Authority
CN
China
Prior art keywords
mos transistor
isolation structure
forming method
semiconductor substrate
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410603289.6A
Other languages
English (en)
Inventor
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410603289.6A priority Critical patent/CN105632928A/zh
Publication of CN105632928A publication Critical patent/CN105632928A/zh
Pending legal-status Critical Current

Links

Abstract

一种MOS晶体管的形成方法，先干法刻蚀栅极结构两侧的有源区形成碗状凹槽，接着采用HF酸溶液腐蚀半导体衬底后采用碱性溶液腐蚀碗状凹槽形成sigma形凹槽，其中，至少在HF酸溶液腐蚀半导体衬底前，在起隔离相邻有源区作用的浅沟槽隔离结构表面形成改性区以减弱HF酸对其的腐蚀。如此，由于改性区的存在，可以使得HF酸腐蚀半导体衬底时，避免腐蚀浅沟槽结构，进而避免浅沟槽隔离结构出现空洞或在sigma形凹槽内填入压应力材料或拉应力材料以形成源漏区时，还在腐蚀去除的浅沟槽结构处形成导电的源漏区填入材料，最终改善浅沟槽隔离结构的绝缘性，避免制作的相邻MOS晶体管之间出现信号相互干扰现象。

Description

MOS晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MOS晶体管的形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，在晶体管的源/漏区形成sigma形凹槽，通过控制在其内填入压应力或拉应力材料，采用sigma形凹槽的尖端对沟道施加压应力或拉应力，从而提高沟道内载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)的迁移率。
实际工艺中发现，上述制作的相邻MOS晶体管之间经常出现信号相互干扰现象。
针对上述问题，本发明提供一种MOS晶体管的制作方法加以改善。
发明内容
本发明解决的问题是如何改善相邻MOS晶体管之间的信号干扰现象。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有若干有源区，相邻有源区之间采用浅沟槽隔离结构隔开，所述有源区上具有栅极结构，所述栅极结构两侧的有源区用于形成sigma形凹槽；
干法刻蚀栅极结构两侧的有源区形成碗状凹槽，采用HF酸溶液腐蚀所述半导体衬底后采用碱性溶液腐蚀所述碗状凹槽形成sigma形凹槽；
在所述sigma形凹槽内填充压应力材料或拉应力材料以形成源漏区；
其中，至少在HF酸溶液腐蚀所述半导体衬底前，在所述浅沟槽隔离结构表面形成改性区以减弱HF酸对所述浅沟槽隔离结构的腐蚀。
可选地，干法刻蚀栅极结构两侧的有源区形成碗状凹槽后，对所述半导体衬底进行硅离子注入以在浅沟槽隔离结构表面形成所述改性区。
可选地，所述硅离子注入参数为：能量范围为0.5KeV～5KeV，剂量范围为1E15atom/cm2～5E16atom/cm2。
可选地，干法刻蚀栅极结构两侧的有源区形成碗状凹槽前，对所述半导体衬底进行硅离子、碳离子或氮离子注入以在浅沟槽隔离结构表面形成所述改性区。
可选地，所述形成的晶体管为PMOS晶体管，所述sigma形凹槽内填入的为压应力材料，所述压应力材料为硅锗。
可选地，所述压应力材料填充采用外延生长法，所述外延生长过程中，同时掺杂P型元素，所述P型元素为硼。
可选地，所述外延生长过程中，硅源为SiH4，二氯硅烷、或Si2H6中的至少一种，锗源为GeH4，硼源为B2H6。
可选地，所述外延生长的工艺参数为：SiH4，二氯硅烷、或Si2H6的流量为5sccm～500sccm，B2H6的流量为5sccm～500sccm，GeH4的流量为5sccm～500sccm，氯化氢气体的流量为1sccm～300sccm，H2的流量为1slm～50slm，生长温度范围为400℃～900℃。
可选地，所述形成的晶体管为NMOS晶体管，所述sigma形凹槽内填入的为拉应力材料，所述拉应力材料为碳化硅。
可选地，所述碱性溶液为TMAH溶液或KOH溶液。
可选地，相邻浅沟槽隔离结构隔开的有源区形成有一个MOS晶体管或两个或两个以上并联的MOS晶体管。
与现有技术相比，本发明的技术方案具有以下优点：1)先干法刻蚀栅极结构两侧的有源区形成碗状凹槽，接着采用HF酸溶液腐蚀半导体衬底后采用碱性溶液腐蚀所述碗状凹槽形成sigma形凹槽，其中，至少在HF酸溶液腐蚀所述半导体衬底前，在起隔离相邻有源区作用的浅沟槽隔离结构表面形成改性区以减弱HF酸对所述浅沟槽隔离结构的腐蚀。如此，由于改性区的存在，可以使得HF酸腐蚀半导体衬底以去除预定形成sigma形凹槽处的硅表面的氧化层时，避免腐蚀浅沟槽结构，进而避免浅沟槽隔离结构出现空洞或在sigma形凹槽内填入压应力材料或拉应力材料以形成源漏区时，还在腐蚀去除的浅沟槽结构处形成导电的源漏区填入材料，最终改善浅沟槽隔离结构的绝缘性，避免制作的相邻MOS晶体管之间出现信号相互干扰现象。
2)可选方案中，改性区的制作方法为：干法刻蚀栅极结构两侧的有源区形成碗状凹槽后，对半导体衬底进行硅离子注入以在浅沟槽隔离结构表面形成所述改性区，上述方案中，由于注入的为硅离子，因而不影响碗状凹槽底部的硅的性质，即仍能采用碱性溶液对碗状凹槽腐蚀形成sigma形凹槽。
3)可选方案中，改性区的制作方法为：干法刻蚀栅极结构两侧的有源区形成碗状凹槽前，对半导体衬底进行硅离子、碳离子或氮离子注入以在浅沟槽隔离结构表面形成改性区，上述硅离子、碳离子或氮离子的注入不但对浅沟槽隔离结构表面进行了改性，还对预定形成碗状凹槽的有源区进行了改性，此种情况下，通过调整各向同性干法刻蚀的工艺参数，以形成碗状凹槽，上述碗状凹槽形成过程中对改性区进行了去除，因而仍能采用碱性溶液对碗状凹槽腐蚀形成sigma形凹槽。
附图说明
图1至图5是本发明一实施例中MOS晶体管在形成过程中的结构示意图；
图6至图9是本发明再一实施例中MOS晶体管在形成过程中的结构示意图；
图10是本发明又一实施例中MOS晶体管在形成过程中的结构示意图。
具体实施方式
如背景技术中所述，现有工艺制作的相邻MOS晶体管之间经常出现相互干扰现象。针对上述问题，本发明人进行了分析，发现其产生的原因是：采用碱性溶液腐蚀碗状凹槽形成sigma形凹槽前，需采用HF酸溶液腐蚀半导体衬底以去除硅表面的氧化物，上述过程中，HF酸会同时腐蚀浅沟槽隔离结构，造成其内产生孔洞，上述孔洞会造成浅沟槽隔离结构的绝缘性能变差。此外，而在sigma形凹槽内填入压应力材料或拉应力材料以形成源漏区时，还可能在腐蚀去除的浅沟槽结构处形成导电的源漏区填入材料，这也会影响浅沟槽隔离结构的绝缘性能。基于上述分析，本发明至少在HF酸溶液腐蚀所述半导体衬底前，在浅沟槽隔离结构表面形成改性区以减弱HF酸对所述浅沟槽隔离结构的腐蚀。如此，由于改性区的存在，可以使得HF酸腐蚀半导体衬底以去除预定形成sigma形凹槽处的硅表面的氧化层时，避免腐蚀浅沟槽结构，进而避免浅沟槽隔离结构出现空洞或在sigma形凹槽内填入压应力材料或拉应力材料以形成源漏区时，还在腐蚀去除的浅沟槽结构处形成导电的源漏区填入材料，最终改善浅沟槽隔离结构的绝缘性，避免制作的相邻MOS晶体管之间出现相互干扰现象。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图5所示为一实施例中MOS晶体管在形成过程中的结构示意图。参照图1至图5所示，该MOS晶体管的形成方法包括：
首先，参照图1所示，提供半导体衬底1，半导体衬底1上具有两个有源区10、11，相邻有源区10、11之间采用浅沟槽隔离结构(STI)12隔开，有源区10、11上具有栅极结构13，栅极结构13两侧的有源区10、11用于形成sigma形凹槽。
本实施例中，半导体衬底1的材质为硅，其它实施例中，其材质可以为锗或绝缘体上硅(SOI)。栅极结构13包括栅氧化层131与栅极132，具体地，栅氧化层131的材质例如为氧化硅，栅极132的材质例如为多晶硅，两者材质也可以选用现有的材质，形成工艺参照现有的栅极结构形成工艺。
栅极结构13的顶部形成有硬掩膜层14，材质例如为氮化硅。栅极结构13两侧壁覆盖有侧墙15，材质例如也为氮化硅，硬掩膜层14以及侧墙15可以防止后续sigma形凹槽内外延生长硅锗材料时，还在栅极结构13的顶部、以及两竖直侧壁形成硅锗材料。
浅沟槽隔离结构12内的材质为氧化硅，例如采用局域热氧化法生成。
本实施例中，半导体衬底1上具有两个有源区10、11，其它实施例中，半导体衬底1上也可以具有其它数目的有源区。
接着参照图2所示，干法刻蚀栅极结构13两侧的有源区10、11形成碗状凹槽16。
在一个实施例中，碗状凹槽16的形成方法包括：利用各向异性的干法刻蚀在半导体衬底1中预形成源极及漏极的区域形成沟槽，所述各向异性的干法刻蚀工艺参数包括：刻蚀气体包括CF4和HBr，温度为40℃～60℃，功率为200W～400W，偏压为50V～200V，时间为10s～20s；然后，利用各向同性的干法刻蚀继续蚀刻所述沟槽形成碗状凹槽16，所述各向同性的干法刻蚀工艺参数包括：刻蚀气体包括Cl2和NF3，温度为40℃～60℃，功率为100W～500W，偏压为0V～10V，时间为5s～50s。
之后，参照图3所示，在浅沟槽隔离结构12表面形成改性区12’以减弱HF酸对所述浅沟槽隔离结构12的腐蚀。
可以理解的是，由于改性区12’经过了改性，HF酸对其与对浅沟槽隔离结构12内的氧化硅的刻蚀选择比差异较大，即对氧化硅的去除速率远远大于对改性区12’的去除速率。
本实施例中，改性区12’的形成方法为：对半导体衬底1进行硅离子注入，硅离子源为例如为SiF4。一个实施例中，硅离子注入参数为：能量范围为0.5KeV～5KeV，剂量范围为1E15atom/cm2～5E16atom/cm2。可以看出，上述硅离子不但在浅沟槽隔离结构表面形成了改性区12’，还在碗状凹槽16底部的硅衬底内进行了离子注入，由于注入的离子为硅，因而并不会影响后续碱性溶液对其腐蚀形成sigma形凹槽。
接着，参照图4所示，采用HF酸溶液腐蚀半导体衬底1后采用碱性溶液腐蚀所述碗状凹槽16形成sigma形凹槽17。
半导体衬底1硅表面，由于暴露在空气中等原因，其表面会生成氧化物，上述氧化物会影响碱性溶液的腐蚀，为避免上述问题，采用HF酸溶液腐蚀半导体衬底1以去除硅表面的氧化物。
一个实施例中，sigma形凹槽17的形成工艺参数包括：时间为60s～180s，温度为20℃～60℃，碱性溶液为TMAH溶液，优选地，TMAH溶液的体积百分比浓度为1.5％～20％。其它实施例中，碱性溶液也可以为KOH溶液或NaOH溶液。
参照图5所示，在sigma形凹槽17内填充压应力材料或拉应力材料以形成源漏区。
一个实施例中，形成的晶体管为PMOS晶体管，因而，sigma形凹槽17内填入的为压应力材料，该压应力材料例如为硅锗18。
硅锗18例如采用外延生长法形成，在外延生长过程中，同时掺杂P型元素，P型元素例如为硼。在具体实施过程中，硅源为SiH4，二氯硅烷、或Si2H6中的至少一种，锗源为GeH4，硼源为B2H6。
一个实施例中，外延生长的工艺参数为：SiH4，二氯硅烷(SiH2Cl2)、或Si2H6的流量为5sccm～500sccm，B2H6的流量为5sccm～500sccm，GeH4的流量为5sccm～500sccm，氯化氢气体的流量为1sccm～300sccm，H2的流量为1slm～50slm，生长温度范围为400℃～900℃。
在具体实施过程中，还可以在sigma形凹槽17开口处形成硅层，以用于源漏区金属硅化物的形成。
其它实施例中，也可以形成硅锗18后，再进行P型离子注入。
另一实施例中，形成的晶体管为NMOS晶体管，如此，sigma形凹槽17内填入的为拉应力材料，所述拉应力材料例如为碳化硅。
可以理解的是，由于改性区12’的存在，可以避免或减弱HF酸对其腐蚀，进而避免浅沟槽隔离结构12出现空洞或在sigma形凹槽内填入压应力材料或拉应力材料以形成源漏区时，还在腐蚀去除的浅沟槽结构12处形成导电的源漏区填入材料，最终改善浅沟槽隔离结构12的绝缘性，避免制作的相邻MOS晶体管之间出现相互干扰现象。
图6至图9所示为再一实施例中MOS晶体管在形成过程中的结构示意图。参照图6至图9所示，可以看出，该MOS晶体管的形成方法大致与图1至图5中的MOS晶体管的形成方法相同。区别在于，参照图6所示，所提供半导体衬底1的有源区只有一个，一个有源区20上形成两个栅极结构13。
参照图7所示，类似图2，在有源区20形成碗状凹槽16。碗状凹槽16的形成工艺及参照上一实施例中的形成工艺及参数。
参照图8所示，类似图3，对半导体衬底1进行硅离子注入，以在浅沟槽隔离结构12表面形成改性区12’。改性区12’的形成工艺及参数参照上一实施例中的形成工艺及参数。
参照图9所示，类似图4及图5，采用HF酸溶液腐蚀半导体衬底1后采用碱性溶液腐蚀所述碗状凹槽16形成sigma形凹槽17，后在sigma形凹槽17内填充压应力材料或拉应力材料以形成源漏区。sigma形凹槽17的形成工艺、参数以及其内填充的应力材料参照上一实施例中的形成工艺及参数。
可以理解的是，上述有源区20上形成的两个MOS晶体管的源区或漏区共用，因而，两个MOS晶体管并联。其它实施例中，一个有源区20上也可以形成若干共用源区或漏区的多个MOS晶体管。
图10所示为又一实施例中MOS晶体管在形成过程中的结构示意图。该MOS晶体管的形成方法大致与图1至图5中的MOS晶体管的形成方法相同。区别在于，干法刻蚀栅极结构13两侧的有源区10、11形成碗状凹槽前，对半导体衬底1进行硅离子、碳离子或氮离子注入以在浅沟槽隔离结构12表面形成改性区12’，上述硅离子、碳离子或氮离子的注入不但对浅沟槽隔离结构12表面进行了改性，还对预定形成碗状凹槽的有源区10、11进行了改性，此种情况下，通过调整各向同性干法刻蚀的工艺参数，以形成碗状凹槽，上述碗状凹槽形成过程中对改性区12’进行了去除，因而仍能采用碱性溶液对碗状凹槽腐蚀形成sigma形凹槽。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (11)

1.一种MOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上具有若干有源区，相邻有源区之间采用浅沟槽隔离结构隔开，所述有源区上具有栅极结构，所述栅极结构两侧的有源区用于形成sigma形凹槽；
干法刻蚀栅极结构两侧的有源区形成碗状凹槽，采用HF酸溶液腐蚀所述半导体衬底后采用碱性溶液腐蚀所述碗状凹槽形成sigma形凹槽；
在所述sigma形凹槽内填充压应力材料或拉应力材料以形成源漏区；
其特征在于，至少在HF酸溶液腐蚀所述半导体衬底前，在所述浅沟槽隔离结构表面形成改性区以减弱HF酸对所述浅沟槽隔离结构的腐蚀。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，干法刻蚀栅极结构两侧的有源区形成碗状凹槽后，对所述半导体衬底进行硅离子注入以在浅沟槽隔离结构表面形成所述改性区。
3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述硅离子注入参数为：能量范围为0.5KeV～5KeV，剂量范围为1E15atom/cm2～5E16atom/cm2。
4.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，干法刻蚀栅极结构两侧的有源区形成碗状凹槽前，对所述半导体衬底进行硅离子、碳离子或氮离子注入以在浅沟槽隔离结构表面形成所述改性区。
5.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述形成的晶体管为PMOS晶体管，所述sigma形凹槽内填入的为压应力材料，所述压应力材料为硅锗。
6.根据权利要求5所述的MOS晶体管的形成方法，其特征在于，所述压应力材料填充采用外延生长法，所述外延生长过程中，同时掺杂P型元素，所述P型元素为硼。
7.根据权利要求6所述的MOS晶体管的形成方法，其特征在于，所述外延生长过程中，硅源为SiH4，二氯硅烷、或Si2H6中的至少一种，锗源为GeH4，硼源为B2H6。
8.根据权利要求7所述的MOS晶体管的形成方法，其特征在于，所述外延生长的工艺参数为：SiH4，二氯硅烷、或Si2H6的流量为5sccm～500sccm，B2H6的流量为5sccm～500sccm，GeH4的流量为5sccm～500sccm，氯化氢气体的流量为1sccm～300sccm，H2的流量为1slm～50slm，生长温度范围为400℃～900℃。
9.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述形成的晶体管为NMOS晶体管，所述sigma形凹槽内填入的为拉应力材料，所述拉应力材料为碳化硅。
10.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述碱性溶液为TMAH溶液或KOH溶液。
11.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，相邻浅沟槽隔离结构隔开的有源区形成有一个MOS晶体管或两个或两个以上并联的MOS晶体管。
CN201410603289.6A 2014-10-30 2014-10-30 Mos晶体管的形成方法 Pending CN105632928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410603289.6A CN105632928A (zh) 2014-10-30 2014-10-30 Mos晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410603289.6A CN105632928A (zh) 2014-10-30 2014-10-30 Mos晶体管的形成方法

Publications (1)

Publication Number Publication Date
CN105632928A true CN105632928A (zh) 2016-06-01

Family

ID=56047730

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410603289.6A Pending CN105632928A (zh) 2014-10-30 2014-10-30 Mos晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN105632928A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321202A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20190333802A1 (en) * 2016-12-12 2019-10-31 Aledia Electronic device comprising an insulating trench and method for the production of same
CN110783175A (zh) * 2019-10-25 2020-02-11 上海华力集成电路制造有限公司 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003644A1 (en) * 2001-06-29 2003-01-02 Toshiya Uenishi Semiconductor integrated circuit device and method of fabricating the same
CN1540740A (zh) * 2003-04-21 2004-10-27 旺宏电子股份有限公司 浅沟渠隔离区的制造方法
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
KR20100001868A (ko) * 2008-06-27 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102637728A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 制造应变源极/漏极结构的方法
CN103594370A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003644A1 (en) * 2001-06-29 2003-01-02 Toshiya Uenishi Semiconductor integrated circuit device and method of fabricating the same
CN1540740A (zh) * 2003-04-21 2004-10-27 旺宏电子股份有限公司 浅沟渠隔离区的制造方法
CN1885556A (zh) * 2005-06-22 2006-12-27 富士通株式会社 半导体器件及其制造方法
CN101369552A (zh) * 2007-08-16 2009-02-18 联华电子股份有限公司 浅沟槽隔离结构的保护方法及应用于其的保护层
KR20100001868A (ko) * 2008-06-27 2010-01-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN102637728A (zh) * 2011-02-14 2012-08-15 台湾积体电路制造股份有限公司 制造应变源极/漏极结构的方法
CN103594370A (zh) * 2012-08-16 2014-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190333802A1 (en) * 2016-12-12 2019-10-31 Aledia Electronic device comprising an insulating trench and method for the production of same
CN108321202A (zh) * 2017-01-18 2018-07-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110783175A (zh) * 2019-10-25 2020-02-11 上海华力集成电路制造有限公司 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图
CN110783175B (zh) * 2019-10-25 2022-05-27 上海华力集成电路制造有限公司 嵌入式锗硅的制造方法、cmos器件及锗硅生长区域版图

Similar Documents

Publication Publication Date Title
CN101281926B (zh) 半导体结构
CN104377199B (zh) 嵌入在mos器件中的锗阻挡件
US9064688B2 (en) Performing enhanced cleaning in the formation of MOS devices
CN101140948A (zh) 半导体器件及其形成方法
CN104217953A (zh) Pmos晶体管及其制作方法
CN105448991A (zh) 晶体管及其形成方法
CN104425377B (zh) Cmos晶体管的形成方法
US8431460B2 (en) Method for fabricating semiconductor device
CN106935646A (zh) 埋藏沟道晶体管及其形成方法
CN105529268B (zh) 晶体管及其形成方法
US8642414B2 (en) MOS transistor structure with in-situ doped source and drain and method for forming the same
CN102800594B (zh) Pmos管的制作方法
CN105632928A (zh) Mos晶体管的形成方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN104701177A (zh) 晶体管的形成方法
CN103456637B (zh) SiGe源/漏区制造方法
CN102487006B (zh) 半导体器件及其形成方法
CN103779218B (zh) 半导体器件及其制造方法
CN103426753B (zh) 源漏区的制备方法和mos器件
US9412869B2 (en) MOSFET with source side only stress
CN103426766B (zh) Pmos晶体管及其形成方法
CN103377945B (zh) Mos晶体管的形成方法
CN105374684A (zh) Pmos结构及其形成方法
CN105719971A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160601