CN103377945B - Mos晶体管的形成方法 - Google Patents
Mos晶体管的形成方法 Download PDFInfo
- Publication number
- CN103377945B CN103377945B CN201210134258.1A CN201210134258A CN103377945B CN 103377945 B CN103377945 B CN 103377945B CN 201210134258 A CN201210134258 A CN 201210134258A CN 103377945 B CN103377945 B CN 103377945B
- Authority
- CN
- China
- Prior art keywords
- germanium
- ion
- groove
- semiconductor substrate
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有PMOS晶体管的第一栅极结构，所述第二区域的半导体衬底表面形成有NMOS晶体管的第二栅极结构；在第一区域的第一栅极结构两侧的半导体衬底内形成第一沟槽，在第二区域的第二栅极两侧的半导体衬底内形成第二沟槽；在第一沟槽和第二沟槽内填充满硅锗层；对第二沟槽内的硅锗层进行离子注入，释放第二沟槽内的硅锗层的应力。本发明实施例的方法，工艺步骤简单。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种MOS晶体管的形成方法。
背景技术
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子（NMOS晶体管中的电子，PMOS晶体管中的空穴）迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。
目前，采用嵌入式硅锗（EmbeddedSiGe）技术以提高PMOS晶体管沟道区空穴的迁移率，即在需要形成源区和漏区的区域先形成硅锗材料，然后再进行掺杂形成PMOS晶体管的源区和漏区；形成所述硅锗材料是为了引入硅和硅锗（SiGe）之间晶格失配形成的压应力，以提高PMOS晶体管的性能。
图1~图4为现有在晶体管的源/漏区形成硅锗层的剖面结构示意图。
参考图1，提供半导体衬底100，所述半导体衬底100包括第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ的半导体衬底表面形成有PMOS晶体管的第一栅极结构101，所述第二区域Ⅱ的半导体衬底表面形成有NMOS晶体管的第二栅极结构102。
参考图2，在所述半导体衬底100上形成掩膜层104，所述掩膜层104暴露第一区域的Ⅰ半导体衬底和第一栅极101的表面。所述掩膜层104用于后续采用选择性外延工艺在第一区域Ⅰ形成硅锗层时，作为第二区域Ⅱ的保护层。所述掩膜层104的材料为氧化硅或氮化硅。所述掩膜层104形成的具体过程为：形成覆盖所述半导体衬底100的掩膜材料层；在掩膜材料层表面形成图形化的光刻胶层，所述图形化的光刻胶层暴露第一区域的掩膜材料层；以图形化的光刻胶层为掩膜，刻蚀所述掩膜材料层，形成掩膜层104；去除所述图形化的光刻胶层。
参考图3和图4，在第一区域Ⅰ的第一栅极101两侧的半导体衬底内形成凹槽103；在凹槽103内填充满硅锗层105。
更多关于硅锗源漏区的晶体管的制作方法请参考专利号为US7569443B2的美国专利。
现有采用集成工艺在PMOS源/漏区形成硅锗层的方法工艺步骤较为复杂。
发明内容
本发明解决的问题是提供一种MOS晶体管的形成方法，工艺步骤简单。
为解决上述问题，本发明实施例提供了一种MOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有PMOS晶体管的第一栅极结构，所述第二区域的半导体衬底表面形成有NMOS晶体管的第二栅极结构；
在第一区域的第一栅极结构两侧的半导体衬底内形成第一沟槽，在第二区域的第二栅极两侧的半导体衬底内形成第二沟槽；
在第一沟槽和第二沟槽内填充满硅锗层；
对第二沟槽内的硅锗层进行离子注入，释放第二沟槽内的硅锗层的应力。
可选的，所述离子注入注入的第一离子为碳离子或氮离子。
可选的，所述离子注入的剂量范围为1E14~5E15/cm2，能量范围为2~50KeV。
可选的，所述离子注入后，所述硅锗层中锗原子与碳离子或氮离子的摩尔比例小于等于10。
可选的，所述硅锗层中锗原子的摩尔百分比含量为5%~30%。
可选的，对第二沟槽内的硅锗层进行离子注入之前，还包括：在半导体衬底上形成掩膜层，所述掩膜层暴露第二区域的第二沟槽内的硅锗层。
可选的，所述掩膜层的材料为光刻胶。
可选的，所述离子注入注入的第二离子为磷离子或砷离子，形成NMOS晶体管的源/漏区。
可选的，所述离子注入后，还包括：对所述半导体衬底进行退火。
可选的，所述退火为均温退火、尖峰退火或激光退火。
与现有技术相比，本发明技术方案具有以下优点：
在第二区域Ⅱ的NMOS晶体管的第二栅极两侧的半导体衬底内形成第二沟槽，在对第一区域Ⅰ的第一栅极结构两侧的半导体衬底内第一沟槽填充硅锗材料时，同时也在第二沟槽填充硅锗材料，因此无需将第二区域Ⅱ的NMOS晶体管区域通过形成光刻胶层和掩膜层遮盖起来，节省了工艺步骤；并且后续可以通过离子注入释放第二沟槽内填充的硅锗层中的应力，使得硅锗层不会对NMOS晶体管的性能产生影响。
进一步，所述离子注入注入的第一离子为碳离子或氮离子，碳原子或氮原子具有较小的原子量，碳离子或氮离子的原子半径远小于锗原子的原子半径，离子注入时，硅锗层中硅锗键会被打断，注入碳离子或氮离子后，在后续退火激活时，碳离子或氮离子会取代硅锗键中部分锗原子的位置，从而使硅锗层的应力得到释放。
更进一步，离子注入后，第二区域Ⅱ的硅锗层中锗原子与碳离子或氮离子的摩尔比例小于等于10，第二区域Ⅱ的硅锗层中应力释放的效果最佳。
更进一步，碳离子或氮离子的释放第二区域的硅锗层中的应力的注入和磷离子或砷离子形成NMOS源/漏极的注入为同一离子注入步骤，无需额外采用离子注入步骤以释放第二区域Ⅱ的硅锗层中应力，节省可工艺步骤。
附图说明
图1~图4为现有在晶体管的源/漏区形成硅锗层的剖面结构示意图；
图5为本发明实施例MOS晶体管形成方法的流程示意图；
图6~图10为本发明实施例MOS晶体管形成过程的剖面结构示意图。
具体实施方式
发明人在现有采用集成工艺在PMOS的源/漏区形成硅锗层的过程发现，为了选择性外延在PMOS的源/漏区形成硅锗层，需要在NMOS区域形成掩膜层，使得工艺步骤较为复杂，增加了生产成本。
为解决上述问题，发明人提出一种MOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有PMOS晶体管的第一栅极结构，所述第二区域的半导体衬底表面形成有NMOS晶体管的第二栅极结构；在第一区域的第一栅极结构两侧的半导体衬底内形成第一沟槽，在第二区域的第二栅极两侧的半导体衬底内形成第二沟槽；在第一沟槽和第二沟槽内填充满硅锗层；对第二沟槽内的硅锗层进行离子注入，释放第二沟槽内的硅锗层的应力。
在PMOS晶体管的第一沟槽内形成硅锗层的同时，在NMOS晶体管的第二沟槽内也形成硅锗层，接着对第二沟槽内的硅锗层进行离子注入，释放第二沟槽内的硅锗层的应力，因此在PMOS晶体管区域形成硅锗层时，无需在NMOS晶体管区域形成掩膜层和光刻胶层，节省了工艺步骤。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图5，图5为本发明实施例MOS晶体管形成方法的流程示意图，包括：
步骤S201，提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有PMOS晶体管的第一栅极结构，所述第二区域的半导体衬底表面形成有NMOS晶体管的第二栅极结构；
步骤S202，在第一区域的第一栅极结构两侧的半导体衬底内形成第一沟槽，在第二区域的第二栅极两侧的半导体衬底内形成第二沟槽；
步骤S203，在第一沟槽和第二沟槽内填充满硅锗层；
步骤S204，对第二沟槽内的硅锗层进行离子注入，所述离子注入的离子包括第一离子和第二离子，第一离子用于释放第二沟槽内的硅锗层的应力，第二离子用于形成NMOS晶体管的源/漏区。
图6~图10为本发明实施例MOS晶体管形成过程的剖面结构示意图。
参考图6，提供半导体衬底300，所述半导体衬底300包括第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ的半导体衬底表面形成有PMOS晶体管的第一栅极结构301，所述第二区域Ⅱ的半导体衬底表面形成有NMOS晶体管的第二栅极结构302。
所述半导体衬底300的材料为单晶硅或者绝缘体上硅（SOI）；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底300还可以根据设计需求注入一定的掺杂离子以改变电学参数。在所述半导体衬底300内还形成有浅沟槽隔离结构（图中未标示），所述浅沟槽隔离结构用于隔离不同的晶体管，防止不同晶体管之间电学连接，所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。
所述PMOS晶体管的第一栅极结构301包括位于半导体衬底300上的栅介质层和位于栅介质层表面的栅电极，所述第一栅极结构301两侧还形成有侧墙。
所述NMOS晶体管的第二栅极结构302包括位于半导体衬底300上的栅介质层和位于栅介质层表面的栅电极，所述第一栅极结构301两侧还形成有侧墙。
参考图7，在第一区域Ⅰ的第一栅极结构301两侧的半导体衬底内形成第一沟槽303，在第二区域Ⅱ的第二栅极302两侧的半导体衬底内形成第二沟槽304。
形成所述第一沟槽303和第二沟槽304具体的工艺过程为：在所述半导体衬底300、第一栅极结构301和第二栅极结构302表面形成硬掩膜层（图中未示出），所述硬掩膜层具有与后续形成的第一沟槽303和第二沟槽304的位置及宽度对应的开口；沿所述开口刻蚀半导体衬底300形成第一沟槽303和第二沟槽304；去除硬掩膜层。
所述刻蚀工艺为干法刻蚀工艺或湿法刻蚀工艺或者两者的结合。所述干法刻蚀采用的气体为HBr或者CF4；湿法刻蚀工艺采用的刻蚀溶液为TMAH（四甲基氢氧化氨）。
第二沟槽304的形成与第一沟槽303的形成为同一步骤，不会增加步骤和增加制造成本。
参考图8，在第一沟槽303和第二沟槽304（图7所示）内填充满硅锗层305。
所述在第一沟槽303和第二沟槽304（图7所示）内填充满硅锗层305的工艺为选择外延工艺。所述硅锗层中锗原子的摩尔百分比含量为5%~30%，以在PMOS的沟道区提供合适的应力。
在第二区域Ⅱ的NMOS晶体管的第二栅极302两侧的半导体衬底内形成第二沟槽304，在对第一区域Ⅰ的第一栅极结构301两侧的半导体衬底内第一沟槽303填充硅锗材料时，同时也在第二沟槽304填充硅锗材料，因此无需将第二区域Ⅱ的NMOS晶体管区域通过形成光刻胶层和掩膜层遮盖起来，节省了工艺步骤；并且后续可以通过离子注入释放第二沟槽304内填充的硅锗层中的应力，使得硅锗层不会对NMOS晶体管的性能产生影响；所述释放应力的离子注入可以和形成NMOS晶体管的源漏区的离子注入为同一离子注入步骤，无需额外的增加释放应力的离子注入的步骤。
参考图9，形成覆盖所述半导体衬底300、第一栅极结构301和第二栅极结构302的图形化的光刻胶层306，所述图形化的光刻胶层306具有与第二区域Ⅱ的硅锗层305的位置和宽度对应的开口（图中未标示）；沿所述开口对第二沟槽内的硅锗层305进行离子注入，所述离子注入的离子包括第一离子和第二离子，第一离子用于释放第二沟槽内的硅锗层305的应力，第二离子用于形成NMOS晶体管的源/漏区。
所述离子注入注入的第一离子为碳离子或氮离子，碳原子或氮原子具有较小的原子量，碳离子或氮离子的原子半径远小于锗原子的原子半径，离子注入时，硅锗层305中硅锗键会被打断，注入碳离子或氮离子后，在后续退火激活时，碳离子或氮离子会取代硅锗键中部分锗原子的位置，从而使硅锗层305的应力得到释放。
所述注入的第一离子时离子注入的剂量范围为1E14~5E15/cm2，能量范围为2~50KeV。
离子注入后，1个碳离子或氮离子能释放10个锗原子的应力，第二区域Ⅱ的硅锗层305中锗原子与碳离子或氮离子的摩尔比例小于等于10，第二区域Ⅱ的硅锗层305中应力释放的效果最佳。
所述离子注入注入的第二离子为磷离子或砷离子，在第二区域Ⅱ的硅锗层305中注入磷离子或砷离子，后续退火后，形成NMOS晶体管的源/漏区。
碳离子或氮离子的注入和磷离子或砷离子的注入为同一离子注入步骤，无需额外采用离子注入步骤以释放第二区域Ⅱ的硅锗层305中应力，节省可工艺步骤。
参考图10，去除图形化的光刻胶层；对所述半导体衬底300进行退火，激活掺杂离子。
离子注入后，对所述半导体衬底300进行退火，以激活掺杂离子。
在本发明的其他实施例中，所述退火的步骤可以在形成PMOS晶体管的源/漏区之后进行。
所述退火为均温退火、尖峰退火或激光退火，或者两者的组合。
所述均温退火的温度为700~1100摄氏度，退火时间为5~120秒。
所述尖峰退火的温度为900~1100摄氏度，退火时间为0.5~5秒。
所述激光退火的温度为800~1300摄氏度，退火时间为0.1~2毫秒。
综上，本发明实施例提供的MOS晶体管的形成方法，在第二区域Ⅱ的NMOS晶体管的第二栅极两侧的半导体衬底内形成第二沟槽，在对第一区域Ⅰ的第一栅极结构两侧的半导体衬底内的第一沟槽填充硅锗材料时，同时也在第二沟槽填充硅锗材料，因此无需将第二区域Ⅱ的NMOS晶体管区域通过形成光刻胶层和掩膜层遮盖起来，节省了可工艺步骤；并且后续可以通过离子注入释放第二区域Ⅱ的第二沟槽内填充的硅锗层中的应力，使得硅锗层不会对NMOS晶体管的性能产生影响。
进一步，所述离子注入注入的第一离子为碳离子或氮离子，碳原子或氮原子具有较小的原子量，碳离子或氮离子的原子半径远小于锗原子的原子半径，离子注入时，硅锗层中硅锗键会被打断，注入碳离子或氮离子后，在后续退火激活时，碳离子或氮离子会取代硅锗键中部分锗原子的位置，从而使硅锗层的应力得到释放。
更进一步，离子注入后，第二区域Ⅱ的硅锗层中锗原子与碳离子或氮离子的摩尔比例小于等于10，第二区域Ⅱ的硅锗层中应力释放的效果最佳。
更进一步，碳离子或氮离子的释放第二区域的硅锗层中的应力的注入和磷离子或砷离子形成NMOS源/漏极的注入为同一离子注入步骤，无需额外采用离子注入步骤以释放第二区域Ⅱ的硅锗层中应力，节省可工艺步骤。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (9)
1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域的半导体衬底表面形成有PMOS晶体管的第一栅极结构，所述第二区域的半导体衬底表面形成有NMOS晶体管的第二栅极结构；
在第一区域的第一栅极结构两侧的半导体衬底内形成第一沟槽，在第二区域的第二栅极两侧的半导体衬底内形成第二沟槽；
在第一沟槽和第二沟槽内填充满硅锗层；
对第二沟槽内的硅锗层进行离子注入，所述离子注入注入的第一离子为碳离子或氮离子，所述第一离子用于释放第二沟槽内的硅锗层的应力。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述离子注入的剂量范围为1E14～5E15/cm2，能量范围为2～50KeV。
3.如权利要求1的MOS晶体管的形成方法，其特征在于，所述离子注入后，所述硅锗层中锗原子与碳离子或氮离子的摩尔比例小于等于10。
4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述硅锗层中锗原子的摩尔百分比含量为5％～30％。
5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，对第二沟槽内的硅锗层进行离子注入之前，还包括：在半导体衬底上形成掩膜层，所述掩膜层暴露第二区域的第二沟槽内的硅锗层。
6.如权利要求5所述的MOS晶体管的形成方法，其特征在于，所述掩膜层的材料为光刻胶。
7.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述离子注入注入的第二离子为磷离子或砷离子，形成NMOS晶体管的源/漏区。
8.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述离子注入后，还包括：对所述半导体衬底进行退火。
9.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述退火为均温退火、尖峰退火或激光退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210134258.1A CN103377945B (zh) | 2012-04-28 | 2012-04-28 | Mos晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210134258.1A CN103377945B (zh) | 2012-04-28 | 2012-04-28 | Mos晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103377945A CN103377945A (zh) | 2013-10-30 |
| CN103377945B true CN103377945B (zh) | 2016-01-06 |
Family
ID=49462892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210134258.1A Active CN103377945B (zh) | 2012-04-28 | 2012-04-28 | Mos晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103377945B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104851775A (zh) * | 2014-02-13 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 一种修复位于有源区衬底上损伤的方法 |
| CN106328502B (zh) * | 2015-06-24 | 2019-02-01 | 中国科学院上海微系统与信息技术研究所 | SiGeSn材料及其制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117808A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的场效应晶体管器件及制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7883979B2 (en) * | 2004-10-26 | 2011-02-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for manufacturing a semiconductor device with reduced floating body effect |
| US20080206943A1 (en) * | 2007-02-26 | 2008-08-28 | Jei-Ming Chen | Method of forming strained cmos transistor |
-
2012
- 2012-04-28 CN CN201210134258.1A patent/CN103377945B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117808A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的场效应晶体管器件及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103377945A (zh) | 2013-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330231B2 (en) | Transistor having gate dielectric protection and structure | |
| US8748983B2 (en) | Embedded source/drain MOS transistor | |
| US7402497B2 (en) | Transistor device having an increased threshold stability without drive current degradation | |
| US7943471B1 (en) | Diode with asymmetric silicon germanium anode | |
| US20100047985A1 (en) | Method for fabricating a semiconductor device with self-aligned stressor and extension regions | |
| CN101295733A (zh) | 半导体元件 | |
| US8592270B2 (en) | Non-relaxed embedded stressors with solid source extension regions in CMOS devices | |
| CN104103515A (zh) | Pmos晶体管的制作方法与nmos晶体管的制作方法 | |
| CN103187297B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN103730420A (zh) | Cmos晶体管的制作方法 | |
| CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| US8994107B2 (en) | Semiconductor devices and methods of forming the semiconductor devices including a retrograde well | |
| CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
| CN102800594A (zh) | Pmos管的制作方法 | |
| US20180308977A1 (en) | Embedded sige process for multi-threshold pmos transistors | |
| CN103871887A (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| CN103377945B (zh) | Mos晶体管的形成方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN103367226B (zh) | 半导体器件制造方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| US20130175640A1 (en) | Stress enhanced mos transistor and methods for fabrication | |
| US8951873B2 (en) | Semiconductor devices having encapsulated stressor regions and related fabrication methods | |
| CN103000525B (zh) | Pmos晶体管结构及其制造方法 | |
| CN105742282A (zh) | 半导体器件及其制造方法 | |
| KR20140095001A (ko) | 반도체 디바이스 구조 및 cmos 집적 회로 구조를 형성하는 방법들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |