CN102117808A - 具有改善的载流子迁移率的场效应晶体管器件及制造方法 - Google Patents

具有改善的载流子迁移率的场效应晶体管器件及制造方法 Download PDF

Info

Publication number
CN102117808A
CN102117808A CN2009102446321A CN200910244632A CN102117808A CN 102117808 A CN102117808 A CN 102117808A CN 2009102446321 A CN2009102446321 A CN 2009102446321A CN 200910244632 A CN200910244632 A CN 200910244632A CN 102117808 A CN102117808 A CN 102117808A
Authority
CN
China
Prior art keywords
grid
side wall
stress
pile
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102446321A
Other languages
English (en)
Other versions
CN102117808B (zh
Inventor
朱慧珑
骆志炯
尹海洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009102446321A priority Critical patent/CN102117808B/zh
Priority to US13/063,731 priority patent/US9240351B2/en
Priority to PCT/CN2010/074234 priority patent/WO2011079586A1/zh
Publication of CN102117808A publication Critical patent/CN102117808A/zh
Application granted granted Critical
Publication of CN102117808B publication Critical patent/CN102117808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

所述器件通过栅替代和侧墙替代工艺制成。通过分别在NMOS的栅堆叠中间的间隙中形成具有压应力性质的第一应力层和在PMOS的栅堆叠中间的间隙中形成具有拉应力性质的第二应力层；并且在形成所述应力层后，移除PMOS和NMOS器件的栅堆叠的侧墙以便释放所述应力到沟道区，进而提升NMOS器件沟道区的拉应力和PMOS器件沟道区的压应力。特别地，可以在NMOS器件和PMOS器件的所述栅堆叠侧壁以及部分源极区和漏极区的上方形成具有相反应力性质的应力侧墙，以便进一步提高NMOS器件的拉应力和PMOS器件的压应力。

Description

具有改善的载流子迁移率的场效应晶体管器件及制造方法
技术领域
本发明涉及通过应变工程来改善场效应晶体管器件的性能，更具体地，本发明涉及通过引起沟道区的应力改变，来提高载流子的迁移率。
背景技术
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。
然而，当集成电路元件的尺寸缩小时，不可避免地损害了晶体管和其他元件运转的恒定材料特性和物理效应。因此，已经对晶体管的设计进行了很多新的创新，以便把这些元件的性能保持到合适的水平。
场效应晶体管中保持性能的重要因素是载流子迁移率，在通过非常薄的栅介质来与沟道隔离的栅极上施加的电压的情况下，载流子迁移率可以影响掺杂半导体沟道中流动的电流或电荷量。
已经知道，根据载流子的类型和应力方向，FET的沟道区中的机械应力可以显著地提高或降低载流子的迁移率。在通常沟道延110晶向形成的FET中，源/漏区方向上的拉应力能够提高电子迁移率，降低空穴迁移率，可以有利地提高NMOS的性能；而源/漏区方向上的压应力可以提高空穴迁移率，降低电子迁移率，可以有利地提高PMOS的性能。现有技术中已经提出了大量的结构和材料用于在半导体材料中包含拉力或者压力，例如在US2006/0160317中，就提出了一种在MOSFET器件上通过沉积应力层，并选择性地刻蚀全部或者部分栅极层，来提高沟道中的载流子迁移率的方案。
然而，现有技术通常通过应力层或者应力界面来改变载流子的迁移率，这将不利于器件尺寸的持续缩小，并且导致复杂的制造工艺。而且随着目前半导体器件尺寸的减小，相应的沟道区域也随之减小。因此，当应力材料膨胀时，对于施加在沟道区域两侧的源极和/或漏极区域应力材料，其相应增加的应力非常有限，从而不能够很好地改善MOSFET晶体管(例如开关电流比)，这样，其对应构成的COMS电路的性能也相应地较差。因此，需要提供一种新的半导体器件的制造方法，能够同时提高NMOS和/或PMOS器件的沟道区的载流子迁移率，和减小器件的尺寸并简化制造工艺。
发明内容
鉴于上述问题，本发明提供一种具有改善的载流子迁移率的栅替代工艺场效应晶体管器件，所述器件包括：具有NMOS区域和PMOS区域的半导体衬底，其中所述NMOS区域与所述PMOS区域相互隔离；形成于所述NMOS区域上的第一栅堆叠和形成于所述PMOS区域上的第二栅堆叠，其中，所述第一栅堆叠包括：第一栅介质层；在所述第一栅介质层上的第一金属栅极层和具有压应力性质的第一应力层，所述第一应力层填充所述第一栅堆叠中间的间隙；所述第二栅堆叠包括：第二栅介质层；在所述第二栅介质层上的第二金属栅极层和具有拉应力性质的第二应力层，所述第二应力层填充所述第二栅堆叠中间的间隙；在所述第一栅堆叠侧壁的具有拉应力性质的第三应力侧墙；以及在所述第二栅堆叠的侧壁形成的具有压应力性质的第四应力侧墙。
此外，本发明还提供一种具有改善的载流子迁移率的栅替代工艺的N型场效应晶体管器件，所述器件包括：半导体衬底；在所述半导体衬底中形成的源极区和漏极区；在所述半导体衬底上的层间介质层和在所述层间介质层中形成的开口；在所述开口中形成的栅堆叠，其中，所述栅堆叠包括：栅介质层；在所述栅介质层上的金属栅极层和具有压应力性质的应力层，所述应力层填充所述栅堆叠中间的间隙；在所述栅堆叠侧壁的具有拉应力性质的应力侧墙。以及一种具有改善的载流子迁移率的栅替代工艺的P型场效应晶体管器件，所述器件包括：半导体衬底；在所述半导体衬底中形成的源极区和漏极区；在所述半导体衬底上的层间介质层和在所述层间介质层中形成的开口；在所述开口中形成的栅堆叠，其中，所述栅堆叠包括：栅介质层；在所述栅介质层上的金属栅极层和具有拉应力性质的应力层，所述应力层填充所述栅堆叠中间的间隙；在所述栅堆叠侧壁的具有压应力性质的应力侧墙。
根据本发明的另一个方面还提供一种具有改善的载流子迁移率的后栅工艺场效应晶体管器件的制造方法，包括如下步骤：a、提供具有NMOS区域和PMOS区域的半导体衬底；b、在所述半导体衬底上形成属于NMOS区域的第一界面层、第一伪栅极层和第一栅堆叠侧墙和属于PMOS区域的第二界面层、第二伪栅极层和第二栅堆叠侧墙，以及在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源极区和漏极区和覆盖所述器件的层间介质层；c、移除所述PMOS区域的第二伪栅极层以形成第二开口，在所述第二开口中形成第二栅堆叠，所述第二栅堆叠包括第二栅介质层、第二金属栅极层和填充所述第二栅堆叠中间的间隙的第二应力层，所述第二栅介质层和第二金属栅极层覆盖所述第二开口的侧壁和所述第二界面层，所述第二应力层为具有拉应力性质的应力材料；d、移除所述NMOS区域的第一伪栅极层以形成第一开口，在所述第一开口中形成第一栅堆叠，所述第一栅堆叠包括第一栅介质层、第一金属栅极层和填充所述第一栅堆叠中间的间隙的第一应力层，所述第一栅介质层和第一金属栅极层覆盖所述第一开口的侧壁和所述第一界面层，所述第一应力层为具有压应力性质的应力材料；e、移除所述第一栅堆叠侧墙，以提高所述NMOS区域的沟道区的拉应力，移除所述第二栅堆叠侧墙，以提高所述PMOS区域的沟道区的压应力；f、在所述NMOS区域的第一栅堆叠侧壁形成具有拉应力性质的第三应力侧墙；在所述PMOS区域的第二栅堆叠侧壁形成具有压应力性质的第四应力侧墙。
此外，本发明还提供一种具有改善的载流子迁移率的后栅工艺N型场效应晶体管器件的制造方法，包括如下步骤：a、提供半导体衬底；b、在所述半导体衬底上形成界面层、伪栅极层和栅堆叠侧墙，以及在所述半导体衬底中形成源极区和漏极区和覆盖所述器件的层间介质层；c、移除所述伪栅极层以形成开口，在所述开口中形成栅堆叠，所述栅堆叠包括栅介质层、金属栅极层和填充所述栅堆叠中间的间隙的应力层，所述应力层为具有压应力性质的应力材料；d、移除所述栅堆叠侧墙，以提高所述器件的沟道区的拉应力；e、在所述栅堆叠侧壁形成具有拉应力性质的应力侧墙。
以及一种具有改善的载流子迁移率的后栅工艺P型场效应晶体管器件的制造方法，包括如下步骤：a、提供半导体衬底；b、在所述半导体衬底上形成界面层、伪栅极层和栅堆叠侧墙，以及在所述半导体衬底中形成源极区和漏极区和覆盖所述器件的层间介质层；c、移除所述伪栅极层以形成开口，在所述开口中形成栅堆叠，所述栅堆叠包括栅介质层、金属栅极层和填充所述栅堆叠中间的间隙的应力层，所述栅介质层和金属栅极层覆盖所述开口的侧壁和所述界面层，所述应力层为具有拉应力性质的应力材料；d、移除所述栅堆叠侧墙，以提高所述器件的沟道区的拉应力；e、在所述栅堆叠侧壁形成具有压应力性质的应力侧墙。
通过本发明的器件和制造方法，可以在器件尺寸持续缩小的情况下，将应力最大限度地施加到NMOS器件和/或PMOS器件的沟道中来提高器件性能。
附图说明
图1-15示出了根据本发明的实施例的场效应晶体管器件的不同阶段的示意性截面图；
图16示出了根据本发明的实施例的场效应晶体管的制造方法的流程图；
图17-24示出了根据本发明的另一实施例的场效应晶体管器件的不同阶段的示意性截面图；
图25示出了根据本发明的另一实施例的场效应晶体管的制造方法的流程图。
具体实施方式
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如上所述，沟道区被置于拉应力下时，能够改进N型场效应晶体管(NMOS)器件的性能；而沟道区被置于压应力下时，能够改进P型场效应晶体管(PMOS)器件的性能。在本发明的实施例中，利用栅替代工艺通过分别在NMOS的栅堆叠中间的间隙中形成具有压应力性质的第一应力层和在PMOS的栅堆叠中间的间隙中形成具有拉应力性质的第二应力层；并且在形成所述应力层后，移除PMOS和NMOS器件的栅堆叠的侧墙以便释放所述应力到沟道区，进而提升NMOS器件沟道区的拉应力和PMOS器件沟道区的压应力。特别地，可以在NMOS器件和PMOS器件的所述栅堆叠侧壁以及部分源极区和漏极区的上方形成具有相反应力性质的应力层，以便进一步提高NMOS器件的拉应力和PMOS器件的压应力。即，对于NMOS器件可以沉积具有拉应力性质的第三应力侧墙和对于PMOS器件沉积具有压应力性质的第四应力侧墙。通过本发明的器件和制造方法，可以在器件尺寸持续缩小的情况下，将应力最大限度地施加到NMOS器件和PMOS器件的沟道中来提高器件性能。
参考图15，图15示出了根据本发明的实施例的半导体器件的结构图。所述器件通过栅替代和侧墙替代工艺制成。所谓栅替代工艺是指先形成伪栅极，并对所述器件进行源/漏注入和源/漏退火，以激活源漏掺杂，在形成源极区和漏极区后去除所述伪栅极并形成新的属于NMOS区域和PMOS区域的栅堆叠。所谓侧墙替代工艺是指，先在所述NMOS区域和PMOS区域的栅堆叠侧壁形成伪侧墙，并在适当的时候去除所述伪侧墙，根据器件的设计需要形成新的侧墙。
下面将详细描述根据本发明的实施例的半导体器件的结构。所述器件具有包括NMOS区域202和PMOS区域204的半导体衬底200，其中所述NMOS区域202与所述PMOS区域204由隔离区206相互隔离。
在本实施例中，衬底200包括位于晶体结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。其他例子的衬底200还可以包括其他基本半导体，例如锗和金刚石。或者，衬底200可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
在本实施方式中示意性给出一个隔离区206，具有多个隔离区206的器件结构可以根据本发明提供的结构周期性重复而成。在本实施例中，隔离区206按照本领域内的常规方法形成，可以是例如利用光刻技术在半导体衬底200的待形成器件的表面上形成掩膜，通过掩膜的开口刻蚀衬底以形成沟槽，然后利用SiO2介质材料填充该沟槽，如图1所示。
所述器件还包括属于NMOS区域的源/漏极区214和属于PMOS区域的源/漏极区217，以及在所述源极区和漏极区中间的沟道区215。所述源/漏极区214、217可以通过根据期望的晶体管结构，注入n型或p型掺杂物或杂质到衬底200中而形成，源/漏极区214可以是N型掺杂，例如Si:C，其中C％为0.2-2％，源/漏极区217可以是P型掺杂，例如SiGe，其中Ge为20-70％。源/漏极区214、217可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。由于本发明应用栅替代工艺，因此源极和漏极214、217先于所述NMOS和PMOS区域的栅堆叠而形成，可以利用通常的半导体加工工艺和步骤，对所述器件进行热退火，以激活源极和漏极214、217中的掺杂，热退火可以采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行。
所述器件还包括形成于所述NMOS区域202上的第一栅堆叠和形成于所述PMOS区域204上的第二栅堆叠，其中，所述第一栅堆叠包括：第一栅介质层232；在所述第一栅介质层232上的第一金属栅极层234和具有压应力性质的第一应力层236，所述第一应力层236填充所述第一栅堆叠中间的间隙；所述第二栅堆叠包括：第二栅介质层226；在所述第二栅介质层上的第二金属栅极层228和具有拉应力性质的第二应力层230，所述第二应力层230填充所述第二栅堆叠中间的间隙。
其中，所述第一栅介质层232可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，La2O3，厚度优选为大约1-5nm。所述第一金属栅极层234可以为N型金属，包括但不限于TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。优选地，所述第一金属栅极层234的功函数接近Si的导带边沿，例如距Si导带边的距离小于0.2eV，厚度优选为大约1-5nm。所述第一应力层236填充所述第一栅堆叠中间的间隙，所述第一应力层236包括具有压应力性质的材料，例如TiAl，可以通过溅射TiAl来形成。
所述第二栅介质层226可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，Al2O3，厚度优选为大约1-5nm。所述第二金属栅极层228可以为P型金属，包括但不限于MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx。优选地，所述金属栅极层228的功函数接近Si的价带边沿，例如距Si价带边的距离小于0.2eV，厚度优选为大约1-5nm。所述第二应力层230填充所述第二栅堆叠中间的间隙，所述第二应力层230包括具有拉应力性质的材料，例如可以通过在所述栅堆叠中间的间隙中沉积Ti和Al，并在大约300-500℃下进行大约1-20s秒热退火来形成拉应力性质的TiAl。
如图2-4所示，所述第一栅堆叠通过首先在衬底上形成属于NMOS区域的第一伪栅极层208，例如多晶硅和第一侧墙216，例如氮化物，如氮化硅。而后去除所述伪栅极层208以形成开口，并在所述开口中形成第一栅介质层232、第一金属栅极层234和第一应力层236来形成。相同地，所述第二栅堆叠通过首先在衬底上形成属于PMOS区域的第二伪栅极介质层208和第二侧墙216，而后去除所述伪栅极层208以形成开口，并在所述开口中形成第二栅介质层226、第二金属栅极层228和第二应力层230来形成，如图7-8所示。
所述第一和第二伪栅极层208和侧墙216可以例如首先在NMOS区域202和PMOS区域204的衬底表面沉积例如1-3nm的界面层212，所述界面层可以是例如氧化物层，如SiO2。之后在所述界面层上沉积伪栅极层208，例如多晶硅，厚度大约为50-120nm，再沉积刻蚀保护层，进行栅光刻以形成第一伪栅极层和第二伪栅极层208。所述第一侧墙和第二侧墙216可以通过在所述界面层212上沉积氮化物层，而后进行反应离子刻蚀来形成。所述界面层212可以在后续的加工过程同为器件的源漏极及其扩展区提供刻蚀保护。
特别地，所述器件还包括在所述衬底上和所述第一栅堆叠和第二栅堆叠之间的层间介质层，如图5-6所示。所述层间介质包括氮化物层220，例如10-30nm和氧化物层222，例如10-30nm。可以通过分别沉积(CVD，PECVD)氮化物层220以及氧化物层222，再进行化学机械平坦化工序来暴露所述第一伪栅极层和第二伪栅极层的上表面来形成所述层间介质层。
特别地，所述第二栅堆叠可以先于所述第一栅堆叠形成，以避免所述第二应力层230的热退火过程致使第一栅堆叠中的材料和层导致劣化。即首先利用刻蚀保护层将NMOS区域保护起来并暴露PMOS区域，对PMOS区域的伪栅极层208进行刻蚀以形成开口，并在所述开口中形成第二栅介质层226、金属栅极层228和应力层230，进行热退火以反映形成具有拉应力性质的TiAl。而后，利用刻蚀保护层将PMOS区域保护起来并暴露NMOS区域，对NMOS区域的伪栅极层208进行刻蚀以形成开口，并在所述开口中形成第一栅介质层232、金属栅极层234和具有压应力性质的第一应力层236。
所述器件还包括在所述第一栅堆叠侧壁的具有拉应力性质的第三应力侧墙240；以及在所述第二栅堆叠的侧壁形成的具有压应力性质的第四应力侧墙244。所述第三应力侧墙240为与所述第一应力236层具有相反应力性质的材料形成，即具有拉应力性质的材料，例如拉应力氮化物层，如Si3N4。所述第四应力侧墙244为与所述第二应力层230具有相反应力性质的材料形成，即具有压应力性质的材料，例如压应力氮化物层，如Si3N4。
所述第三应力侧墙240和第四应力侧墙244通过去除所述第一侧墙216和第二侧墙216后在所述第一栅堆叠和第二栅堆叠的侧壁分别沉积拉应力性质的材料和压应力性质的材料来形成，如图9-15所示。可以通过例如反应离子刻蚀(RIE)来去除所述第一侧墙和第二侧墙216，如图9所示。特别地，在所述反应离子刻蚀之前可以在第一和第二栅堆叠的表面沉积刻蚀保护层，例如氧化物层238，以保护所述第一和第二栅堆叠。
由于在NMOS区域的第一栅堆叠中包含具有压应力性质的第一应力层236，例如TiAl层。因此，当去除NMOS区域的第一侧墙216后，侧墙216施加的反作用力得以去除，压应力性质的TiAl层得以释放，致使NMOS区域的沟道区215的拉应力将得以提升，从而改善电子的迁移率，提高器件性能。相同地，当去除PMOS区域的第二侧墙216后，侧墙216施加的反作用力得以去除，拉应力性质的TiAl层得以释放，致使PMOS区域的沟道区215的压应力将得以提升，从而改善空穴的迁移率，提高器件性能。
在所述第一栅堆叠的侧壁形成具有拉应力性质的第三应力侧墙240，例如具有拉应力性质的氮化物。特别地，所述第三应力侧墙还包括位于所述NMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第一栅堆叠的部分。在所述第二栅堆叠的侧壁形成具有压应力性质的第四应力侧墙244，例如具有压应力性质的氮化物。特别地，所述第四应力侧墙244还包括位于所述PMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第二栅堆叠的部分。
例如，可以通过如下方式形成第三和第四应力侧墙240、244。首先如图10所示，在NMOS和PMOS区域上沉积具有拉应力性质的第三应力侧墙240，厚度大约为10-30nm，所述第三应力侧墙覆盖整个器件，即包括在所述NMOS和PMOS区域的源极区和漏极区之上，覆盖所述层间介质层和第一、第二栅堆叠的上表面的部分。后在所述第三应力侧墙240上沉积刻蚀保护层242，例如可以为氧化物层，如氧化硅，厚度大约为5-15nm。而后如图11所示，进行光刻以便在NMOS区域上形成光刻保护层。而后进行刻蚀，例如RIE以去除PMOS区域上的刻蚀保护层242，保留NMOS区域上的刻蚀保护层242。之后去除NMOS区域上残留的光刻保护层。如图12所示，进行RIE以选择性去除未被刻蚀保护层242覆盖的第三应力侧墙240，例如拉应力性质的氮化物层。
可以采用与上述方法相同的方式来形成第四应力侧墙244。即首先在NMOS和PMOS区域上沉积具有压应力性质的第四应力侧墙244，厚度大约为10-30nm，所述第四应力侧墙覆盖整个器件，即包括在所述NMOS和PMOS区域的源极区和漏极区之上，覆盖所述层间介质层和第一、第二栅堆叠的上表面的部分，如图13所示。后在所述第四应力侧墙244上沉积刻蚀保护层246，例如可以为氧化物层，如氧化硅，厚度大约为5-15nm。而后进行光刻以便在PMOS区域上形成光刻保护层。而后进行刻蚀，例如RIE以去除NMOS区域上的刻蚀保护层246，保留PMOS区域上的刻蚀保护层246，如图14所示。之后去除NMOS区域上残留的光刻保护层。进行RIE以选择性去除未被刻蚀保护层246覆盖的第四应力侧墙244，例如压应力性质的氮化物层。
所述第三应力侧墙240与通常的拉应力帽作用一样相同，可以进一步提高所述NMOS器件沟道区的拉应力，从而改善电子的迁移率，提高器件性能。同理，所述四应力侧墙244与通常的压应力帽作用相同一样，可以进一步提高所述PMOS器件沟道区的压应力，从而改善空穴的迁移率，提高器件性能。
进行化学机械平坦化工艺(CMP)以平坦化所述半导体衬底的表面。
所述器件还可以包括在所述NMOS区域和PMOS区域的源极区和漏极区上方的层间介质层中形成的接触孔248。可以覆盖所述器件的上表面、在所述NMOS和PMOS区域的源极区和漏极区的上方进行光刻，以形成光刻保护层。进行RIE来形成接触孔248。所述接触孔248可以设置在距离NMOS和PMOS区域的栅堆叠或所述第三/第四侧墙大约10-50nm的范围内。在所述接触孔中形成的TiN层和钨接触材料。
特别地，可以在进行NMOS和PMOS区域的源极区和漏极区的掺杂和退火后，在所述源极区和漏极区中形成金属硅化物，例如NiPtSi或者CoSi2。举例来说可以通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成，以便调节随后形成的接触孔的接触电阻。
以上已经描述了根据本发明的具有改善的载流子迁移率的栅替代工艺场效应晶体管器件的结构。
下面将根据图16所示的流程图描述本发明的场效应晶体管器件的制造方法。
在步骤a，提供具有NMOS区域和PMOS区域的半导体衬底。
如图1所示，在半导体衬底200上形成有NMOS区域202和PMOS区域204，其中所述NMOS区域202与所述PMOS区域204由隔离区206相互隔离。
在本实施例中，衬底200包括位于晶体结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。其他例子的衬底200还可以包括其他基本半导体，例如锗和金刚石。或者，衬底200可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。此外，衬底200可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
在本实施方式中示意性给出一个隔离区206，具有多个隔离区206的器件结构可以根据本发明提供的结构周期性重复而成。在本实施例中，隔离区206按照本领域内的常规方法形成，可以是例如利用光刻技术在半导体衬底200的待形成器件的表面上形成掩膜，通过掩膜的开口刻蚀衬底以形成沟槽，然后利用SiO2介质材料填充该沟槽。
而后在步骤b、在所述半导体衬底200上形成属于NMOS区域202的第一界面层212、第一伪栅极层208和第一栅堆叠侧墙216和属于PMOS区域的第二界面层212、第二伪栅极层208和第二栅堆叠侧墙216，以及在所述半导体衬底中分别形成属于NMOS区域的源极区214和漏极区214以及属于PMOS区域的源极区217和漏极区217以及在所述源极区和漏极区中间的沟道区215和覆盖所述器件的层间介质层。
所述第一和第二界面层212、第一和第二伪栅极层208和侧墙216可以例如图2所示首先在NMOS区域202和PMOS区域204的衬底表面沉积例如1-3nm的界面层212，所述界面层可以是例如氧化物层，如SiO2。所述界面层212可以在后续的加工过程同为器件的源漏极及其扩展区提供刻蚀保护。之后在所述界面层上沉积伪栅极层208，例如多晶硅，厚度大约为50-120nm，再沉积刻蚀保护层，进行栅光刻以形成第一伪栅极层和第二伪栅极层208，如图3所示。所述第一侧墙和第二侧墙216可以通过在所述界面层212上沉积氮化物层，而后进行反应离子刻蚀来形成，如图4所示。
所述源/漏极区214、217可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到衬底200中而形成。源/漏极区214可以是N型掺杂，例如Si:C，其中C％为0.2-2％，源/漏极区217可以是P型掺杂，例如SiGe，其中Ge为20-70％。源/漏极区214、217可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。可以利用通常的半导体加工工艺和步骤，对所述器件进行热退火，以激活源极和漏极214、217中的掺杂，热退火可以采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行，优选地，可以使用尖峰退火，例如大约1000-1100℃或者激光退火，来激活源极和漏极214、217中的掺杂，如图4所示。
特别地，可以在进行NMOS和PMOS区域的源极区和漏极区的掺杂和退火后，在所述源极区和漏极区中形成金属硅化物，例如NiPtSi。举例来说可以通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成，以便调节随后形成的接触孔的接触电阻。
可以在所述衬底上和所述第一栅堆叠和第二栅堆叠之间的层间介质层，如图5-6所示。所述层间介质包括氮化物层220，例如10-30nm和氧化物层222，例如10-30nm。可以通过分别沉积氮化物层220以及氧化物层222，再进行化学机械平坦化工序来暴露所述第一伪栅极层和第二伪栅极层的上表面来形成所述层间介质层。
而后进入步骤c、移除所述PMOS区域的第二伪栅极层208以形成第二开口，在所述第二开口中形成第二栅堆叠，所述第二栅堆叠包括第二栅介质层226、第二金属栅极层228和填充所述第二栅堆叠中间的间隙的第二应力层230，所述第二栅介质层226和第二金属栅极层228覆盖所述第二开口的侧壁和所述第二界面层212，所述第二应力层230为具有拉应力性质的应力材料。
如图7所示，首先在器件上沉积一层刻蚀保护层224，例如氧化物层，如氧化硅，厚度大约为5-20nm，进行光刻在NMOS区域上形成掩膜保护层(图中未示出)。而后进行刻蚀以去除PMOS区域上的刻蚀保护层224，从而暴露PMOS区域，再去除所述NMOS区域上的掩模保护层。进行例如反应离子刻蚀RIE来去除第二伪栅极层208，以形成开口。在所述开口中形成第二栅介质层226、金属栅极层228和应力层230。
所述第二栅介质层226可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，Al2O3，厚度优选为大约1-5nm。所述第二金属栅极层228可以为P型金属，包括但不限于MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx。优选地，所述金属栅极层228的功函数接近Si的价带边沿，例如距Si价带边的距离小于0.2eV，厚度优选为大约1-5nm。所述第二应力层230填充所述第二栅堆叠中间的间隙，所述第二应力层230包括具有拉应力性质的材料，例如可以通过在所述栅堆叠中间的间隙中沉积Ti和Al，并在大约300-500℃下进行大约1-20秒热退火来形成拉应力性质的TiAl。
而后在步骤d：移除所述NMOS区域的第一伪栅极层以形成第一开口，在所述第一开口中形成第一栅堆叠，所述第一栅堆叠包括第一栅介质层、第一金属栅极层和填充所述第一栅堆叠中间的间隙的第一应力层，所述第一栅介质层和第一金属栅极层覆盖所述第一开口的侧壁和所述第一界面层，所述第一应力层为具有压应力性质的应力材料。
如图8所示，在器件上沉积一层刻蚀保护层224，例如氧化物层，如氧化硅，厚度大约为5-20nm，进行光刻在PMOS区域上形成掩膜保护层(图中未示出)。而后进行刻蚀以去除NMOS区域上的刻蚀保护层224，从而暴露NMOS区域，再去除所述PMOS区域上的掩模保护层。进行例如反应离子刻蚀RIE来去除第一伪栅极层208，以形成开口。在所述开口中形成第一栅介质层232、金属栅极层234和应力层236。
所述第一栅介质层232可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，La2O3，厚度优选为大约1-5nm。所述第一金属栅极层234可以为N型金属，包括但不限于TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。优选地，所述第一金属栅极层234的功函数接近Si的导带边沿，例如小于距Si导带边的距离0.2eV，厚度优选为大约1-5nm。所述第一应力层236填充所述第一栅堆叠中间的间隙，所述第一应力层236包括具有压应力性质的材料，例如TiAl，可以通过溅射TiAl来形成。
特别地，所述第二栅堆叠可以先于所述第一栅堆叠形成，以避免所述第二应力层230的热退火过程致使第一栅堆叠中的材料和层导致劣化。
而后进入步骤e、移除所述第一栅堆叠侧墙216，以提高所述NMOS区域的沟道区的拉应力，移除所述第二栅堆叠侧墙216，以提高所述PMOS区域的沟道区的压应力。
可以通过例如反应离子刻蚀(RIE)来可选择地去除所述第一侧墙和第二侧墙216，如图9所示。特别地，在所述反应离子刻蚀之前可以在第一和第二栅堆叠的表面沉积刻蚀保护层，例如氧化物层238，以保护所述第一和第二栅堆叠。这样可以设置反应离子刻蚀来刻蚀第一侧墙和第二侧墙的材料，如氮化物层而不会刻蚀堆叠表面的刻蚀保护层，如氧化物层238。
由于在NMOS区域的第一栅堆叠中包含具有压应力性质的第一应力层236，例如TiAl层。因此，当去除NMOS区域的第一侧墙216后，侧墙216施加的反作用力得以去除，压应力性质的TiAl层得以释放，致使NMOS区域的沟道区215的拉应力将得以提升，从而改善电子的迁移率，提高器件性能。相同地，当去除PMOS区域的第二侧墙216后，侧墙216施加的反作用力得以去除，拉应力性质的TiAl层得以释放，致使PMOS区域的沟道区215的压应力将得以提升，从而改善空穴的迁移率，提高器件性能。
此后，方法进入步骤f：在所述NMOS区域的第一栅堆叠侧壁形成具有拉应力性质的第三应力侧墙；在所述PMOS区域的第二栅堆叠侧壁形成具有压应力性质的第四应力侧墙。
例如，可以通过如下方式形成第三和第四应力侧墙240、244。首先如图10所示，在NMOS和PMOS区域上沉积具有拉应力性质的第三应力侧墙240，厚度大约为10-30nm，所述第三应力侧墙覆盖整个器件，即包括在所述NMOS和PMOS区域的源极区和漏极区之上，覆盖所述层间介质层和第一、第二栅堆叠的上表面的部分。后在所述第三应力侧墙240上沉积刻蚀保护层242，例如可以为氧化物层，如氧化硅，厚度大约为5-15nm。而后如图11所示，进行光刻以便在NMOS区域上形成光刻保护层。而后进行刻蚀，例如RIE以去除PMOS区域上的刻蚀保护层242，保留NMOS区域上的刻蚀保护层242。之后去除NMOS区域上残留的光刻保护层。如图12所示，进行RIE以选择性去除未被刻蚀保护层242覆盖的第三应力侧墙240，例如拉应力性质的氮化物层，而选择性地不刻蚀栅堆叠上的氧化物层和源极区、漏极区上方的金属硅化物。
可以采用与上述方法相同的方式来形成第四应力侧墙244。即首先在NMOS和PMOS区域上沉积具有压应力性质的第四应力侧墙244，厚度大约为10-30nm，所述第四应力侧墙覆盖整个器件，即包括在所述NMOS和PMOS区域的源极区和漏极区之上，覆盖所述层间介质层和第一、第二栅堆叠的上表面的部分，如图13所示。后在所述第四应力侧墙244上沉积刻蚀保护层246，例如可以为氧化物层，如氧化硅，厚度大约为5-15nm。而后进行光刻以便在PMOS区域上形成光刻保护层。而后进行刻蚀，例如RIE以去除NMOS区域上的刻蚀保护层246，保留PMOS区域上的刻蚀保护层246，如图14所示。之后去除NMOS区域上残留的光刻保护层。进行RIE以选择性去除未被刻蚀保护层246覆盖的第四应力侧墙244，例如压应力性质的氮化物层，而选择性地不刻蚀栅堆叠上的氧化物层和源极区、漏极区上方的金属硅化物。
可选择地，可以在沉积第三应力侧墙240之前沉积刻蚀停止层，例如厚度大约为3-5nm的氧化物层(图中未示出)，以便在刻蚀第三应力侧墙时作为刻蚀停止层。可选择地，也可以在后续的接触孔248形成之前进行化学机械平坦化工艺以便将第三应力侧墙240和第四应力侧墙244中相重叠的部分去除，如图14所示。
所述第三应力侧墙240与通常的拉应力帽层作用相同，可以进一步提高所述NMOS器件沟道区的拉应力，从而改善电子的迁移率，提高器件性能。所述四应力侧墙244与通常的压应力帽层作用相同，可以进一步提高所述PMOS器件沟道区的压应力，从而改善空穴的迁移率，提高器件性能。
进行化学机械平坦化工艺(CMP)以平坦化所述半导体衬底的表面。
而后，可选择地，所述方法还可以包括在所述NMOS区域和PMOS区域的源极区和漏极区上方的层间介质层中形成接触孔248的步骤。可以覆盖所述器件的上表面、在所述NMOS和PMOS区域的源极区和漏极区的上方进行光刻，以形成光刻保护层。进行RIE来形成接触孔248。所述接触孔248可以设置在距离NMOS和PMOS区域的栅堆叠或所述第三/第四侧墙大约10-50nm的范围内。在所述接触孔中形成的TiN层和钨接触材料。
以上已经根据本发明的实施例描述了应用本发明的CMOS器件的结构和形成方法。然而在一些应用中，需要使用特定类型的MOSFET器件，例如N型场效应晶体管器件或P型场效应晶体管器件。例如，在NAND栅门电路中会使用到N型场效应晶体管。
本发明的实施例也可以提供特定类型的MOSFET及其形成方法，以便在这些特定应用中提供具有改善的载流子迁移率的MOSFET器件及其形成方法。这些方案本领域的技术人员可以通过阅读上面的具体实施方式的内容而容易地获得。
下面将结合附图以N型场效应晶体管器件为例详细介绍其构造其形成方法的说明。其中相同的附图标记代表相同或者相似的器件或者步骤。以下的器件及其形成方法的描述也适用于P型场效应晶体管器件及其形成方法，除非特别声明。
如图23所示，所述场效应晶体管包括衬底300。在本实施例中，衬底300包括位于晶体结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底300可以包括各种掺杂配置。其他例子的衬底300还可以包括其他基本半导体，例如锗和金刚石。或者，衬底300可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。此外，衬底300可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
所述器件还包括在衬底中的源极区和漏极区314，以及在所述源极区和漏极区中间的沟道区315。对于NMOS而言，所述源/漏极区314为N型掺杂，例如Si:C，其中C％为0.2-2％。对于PMOS而言，所述源/漏极区314为P型掺杂，例如SiGe，其中Ge为20-70％。源/漏极区314可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。由于本发明应用栅替代工艺，因此源极和漏极314先于所述栅堆叠而形成，可以利用通常的半导体加工工艺和步骤，对所述器件进行热退火，以激活源极和漏极314中的掺杂，热退火可以采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行。
所述器件还包括形成于衬底300上的栅堆叠，其中，所述栅堆叠包括：栅介质层332；在所述栅介质层332上的金属栅极层334和具有应力性质的应力层336，所述应力层336填充所述栅堆叠中间的间隙。
对于NMOS而言，所述栅介质层332可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，La2O3，厚度优选为大约1-5nm。所述金属栅极层334可以为N型金属，包括但不限于TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。优选地，所述金属栅极层334的功函数接近Si的导带边沿，例如距Si导带边的距离小于0.2eV，厚度优选为大约1-5nm。所述应力层336填充所述栅堆叠中间的间隙，所述应力层336包括具有压应力性质的材料，例如TiAl，可以通过溅射TiAl来形成。
对于PMOS而言，栅介质层332可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，Al2O3，厚度优选为大约1-5nm。所述金属栅极层334可以为P型金属，包括但不限于MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx。优选地，所述金属栅极层334的功函数接近Si的价带边沿，例如距Si价带边的距离小于0.2eV，厚度优选为大约1-5nm。所述应力层336填充所述栅堆叠中间的间隙，所述应力层336包括具有拉应力性质的材料，例如可以通过在所述栅堆叠中间的间隙中沉积Ti和Al，并在大约300-500℃下进行大约1-20s秒热退火来形成拉应力性质的TiAl。
如图17所示，所述栅堆叠通过首先在衬底上形成伪栅极层308，例如多晶硅和侧墙316，例如氮化物，如氮化硅。而后去除所述伪栅极层308以形成开口，并在所述开口中形成栅介质层332、金属栅极层334和应力层336来形成。
所述伪栅极层308和侧墙316可以例如首先衬底表面沉积例如1-3nm的界面层312，所述界面层可以是例如氧化物层，如SiO2。之后在所述界面层上沉积伪栅极层308，例如多晶硅，厚度大约为50-120nm，再沉积刻蚀保护层，进行栅光刻以形成伪栅极层308。所述侧墙316可以通过在所述界面层312上沉积氮化物层，而后进行反应离子刻蚀来形成。所述界面层312可以在后续的加工过程同为器件的源漏极及其扩展区提供刻蚀保护。
特别地，所述器件还包括在所述衬底上的层间介质层，如图18-19所示。所述层间介质包括氮化物层320，例如10-30nm和氧化物层322，例如10-30nm。可以通过分别沉积(CVD，PECVD)氮化物层320以及氧化物层322，再进行化学机械平坦化工序来暴露所述伪栅极层的上表面来形成所述层间介质层。
对于NMOS而言，所述器件还包括在所述栅堆叠侧壁的具有拉应力性质的应力侧墙340。所述应力侧墙340为与所述应力层336具有相反应力性质的材料形成，即具有拉应力性质的材料，例如拉应力氮化物层，如Si3N4。
对于PMOS而言，所述器件还包括在所述栅堆叠侧壁的具有压应力性质的应力侧墙340。所述应力侧墙340为与所述应力层336具有相反应力性质的材料形成，即具有压应力性质的材料，例如压应力氮化物层，如Si3N4。
所述应力侧墙340通过去除所述侧墙316后在所述栅堆叠的侧壁分别沉积拉应力性质的材料和压应力性质的材料来形成，如图20-22所示。可以通过例如反应离子刻蚀(RIE)来去除所述侧墙316，如图21所示。特别地，在所述反应离子刻蚀之前可以在栅堆叠的表面沉积刻蚀保护层，例如氧化物层338，以保护所述栅堆叠。
对于NMOS而言，由于栅堆叠中包含具有压应力性质的应力层336，例如TiAl层。因此，当去除侧墙316后，侧墙316施加的反作用力得以去除，压应力性质的TiAl层得以释放，致使NMOS的沟道区315的拉应力将得以提升，从而改善电子的迁移率，提高器件性能。
对于PMOS而言，当去除侧墙316后，侧墙316施加的反作用力得以去除，拉应力性质的TiAl层得以释放，致使PMOS的沟道区315的压应力将得以提升，从而改善空穴的迁移率，提高器件性能。
特别地，所述应力侧墙还包括覆盖所述层间介质层和栅堆叠的部分。
对于NMOS而言，所述应力侧墙340与通常的拉应力帽作用相同，可以进一步提高所述NMOS器件沟道区的拉应力，从而改善电子的迁移率，提高器件性能。同理，对于PMOS而言，所述应力侧墙340与通常的压应力帽作用相同，可以进一步提高所述PMOS器件沟道区的压应力，从而改善空穴的迁移率，提高器件性能。
进行化学机械平坦化工艺(CMP)以平坦化所述半导体衬底的表面。
所述器件还可以包括在源极区和漏极区上方的层间介质层中形成的接触孔348。可以覆盖所述器件的上表面、在所述源极区和漏极区的上方进行光刻，以形成光刻保护层。进行RIE来形成接触孔348。所述接触孔348可以设置在距离栅堆叠或所述侧墙大约10-50nm的范围内。在所述接触孔中形成的TiN层和钨接触材料。
特别地，可以在进行源极区和漏极区的掺杂和退火后，在所述源极区和漏极区中形成金属硅化物，例如NiPtSi或者CoSi2。举例来说可以通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成，以便调节随后形成的接触孔的接触电阻。
以上已经描述了根据本发明的具有改善的载流子迁移率的栅替代工艺场效应晶体管器件的结构。
下面将根据图25所示的流程图描述本发明的场效应晶体管器件的制造方法。
在步骤a，提供半导体衬底。
如图17所示，所述场效应晶体管包括衬底300。在本实施例中，衬底300包括位于晶体结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底300可以包括各种掺杂配置。其他例子的衬底300还可以包括其他基本半导体，例如锗和金刚石。或者，衬底300可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。此外，衬底300可以可选地包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
而后在步骤b、在所述半导体衬底上形成界面层、伪栅极层和栅堆叠侧墙，以及在所述半导体衬底中形成源极区和漏极区和覆盖所述器件的层间介质层。
在所述半导体衬底300上形成界面层312、伪栅极层308、栅堆叠侧墙316以及在所述半导体衬底中300形成源极区和漏极区314、覆盖所述器件的层间介质层以及在所述源极区和漏极区中间的沟道区215。
所述界面层312、伪栅极层308和侧墙316可以例如图17所示首先衬底300表面沉积例如1-3nm的界面层312，所述界面层312可以是例如氧化物层，如SiO2。所述界面层312可以在后续的加工过程同为器件的源漏极及其扩展区提供刻蚀保护。之后在所述界面层上沉积伪栅极层308，例如多晶硅，厚度大约为50-120nm，再沉积刻蚀保护层，进行栅光刻以形成伪栅极层308。
所述源/漏极区314可以通过根据期望的晶体管结构，注入p型或n型掺杂物或杂质到衬底300中而形成。对于NMOS而言，所述源/漏极区314为N型掺杂，例如Si:C，其中C％为0.2-2％。对于PMOS而言，所述源/漏极区314为P型掺杂，例如SiGe，其中Ge为20-70％。源/漏极区314可以由包括光刻、离子注入、扩散和/或其他合适工艺的方法形成。由于本发明应用栅替代工艺，因此源极和漏极314先于所述栅堆叠而形成，可以利用通常的半导体加工工艺和步骤，对所述器件进行热退火，以激活源极和漏极314中的掺杂，热退火可以采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行。优选地，可以使用尖峰退火，例如大约1000-1100℃或者激光退火，来激活源极和漏极314中的掺杂。
特别地，可以在源极区和漏极区的掺杂和退火后，在所述源极区和漏极区中形成金属硅化物，例如NiPtSi。举例来说可以通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成，以便调节随后形成的接触孔的接触电阻。
可以在所述衬底上形成层间介质层，如图18-19所示。所述层间介质包括氮化物层320，例如10-30nm和氧化物层322，例如10-30nm。可以通过分别沉积氮化物层320以及氧化物层322，再进行化学机械平坦化工序来暴露所述伪栅极层的上表面来形成所述层间介质层。
而后进入步骤c、移除所述伪栅极层308以形成开口，在所述开口中形成栅堆叠，所述栅堆叠包括栅介质层332、金属栅极层334和填充所述栅堆叠中间的间隙的应力层336。所述应力层336为具有应力性质的应力材料。
其中所述栅介质层332和金属栅极层334可以覆盖所述开口的侧壁和所述界面层312。对于NMOS而言，所述栅介质层332可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，La2O3，厚度优选为大约1-5nm。所述金属栅极层334可以为N型金属，包括但不限于TaC，TiN，TaTbN，TaErN，TaYbN，TaSiN，HfSiN，MoSiN，RuTax，NiTax。优选地，所述金属栅极层334的功函数接近Si的导带边沿，例如距Si导带边沿的距离小于0.2eV，厚度优选为大约1-5nm。所述应力层336填充所述栅堆叠中间的间隙，所述应力层336包括具有压应力性质的材料，例如TiAl，可以通过溅射TiAl来形成。
对于PMOS而言，栅介质层332可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K介质，例如HfO2，TiO2，ZrO2，Al2O3，厚度优选为大约1-5nm。所述金属栅极层334可以为P型金属，包括但不限于MoNx，TiSiN，TiCN，TaAlC，TiAlN，TaN，PtSix，Ni3Si，Pt，Ru，Ir，Mo，HfRu，RuOx。优选地，所述金属栅极层334的功函数接近Si的价带边沿，例如距Si价带边沿的距离小于0.2eV，厚度优选为大约1-5nm。所述应力层336填充所述栅堆叠中间的间隙，所述应力层336包括具有拉应力性质的材料，例如可以通过在所述栅堆叠中间的间隙中沉积Ti和Al，并在大约300-500℃下进行大约1-20s秒热退火来形成拉应力性质的TiAl。
而后进入步骤d、移除所述栅堆叠侧墙316，以提高所述器件沟道区的应力。
可以通过例如反应离子刻蚀(RIE)来可选择地去除侧墙316，如图21所示。特别地，在所述反应离子刻蚀之前可以在栅堆叠的表面沉积刻蚀保护层，例如氧化物层338，以保护所述栅堆叠。这样可以设置反应离子刻蚀来刻蚀侧墙的材料，如氮化物层而不会刻蚀堆叠表面的刻蚀保护层，如氧化物层338。
对于NMOS而言，由于栅堆叠中包含具有压应力性质的应力层336，例如TiAl层。因此，当去除侧墙316后，侧墙316施加的反作用力得以去除，压应力性质的TiAl层得以释放，致使NMOS的沟道区315的拉应力将得以提升，从而改善电子的迁移率，提高器件性能，如图21所示。
对于PMOS而言，当去除侧墙316后，侧墙316施加的反作用力得以去除，拉应力性质的TiAl层得以释放，致使PMOS的沟道区315的压应力将得以提升，从而改善空穴的迁移率，提高器件性能，如图24所示。
此后，方法进入步骤e：在所述栅堆叠侧壁形成与所述应力层具有相反应力性质的应力侧墙。
对于NMOS而言，在所述栅堆叠侧壁形成具有拉应力性质的应力侧墙340。所述应力侧墙340为与所述应力层336具有相反应力性质的材料形成，即具有拉应力性质的材料，例如拉应力氮化物层，如Si3N4。
对于PMOS而言，在所述栅堆叠侧壁形成具有压应力性质的应力侧墙340。所述应力侧墙340为与所述应力层336具有相反应力性质的材料形成，即具有压应力性质的材料，例如压应力氮化物层，如Si3N4。
特别地，所述应力侧墙还包括覆盖所述层间介质层和栅堆叠的部分。
对于NMOS而言，所述应力侧墙340与通常的拉应力帽作用相同，可以进一步提高所述NMOS器件沟道区的拉应力，从而改善电子的迁移率，提高器件性能。同理，对于PMOS而言，所述应力侧墙340与通常的压应力帽作用相同，可以进一步提高所述PMOS器件沟道区的压应力，从而改善空穴的迁移率，提高器件性能。
进行化学机械平坦化工艺(CMP)以平坦化所述半导体衬底的表面。
而后，可选择地，所述方法还可以包括在层间介质层中形成接触孔348的步骤。可以覆盖所述器件的上表面、在所述源极区和漏极区的上方进行光刻，以形成光刻保护层。进行RIE来形成接触孔348。所述接触孔348可以设置在距离栅堆叠或所述侧墙大约10-50nm的范围内。在所述接触孔中形成的TiN层和钨接触材料。
以上已经根据本发明的实施例详细地描述了本发明的场效应晶体管器件及其制造方法。本发明利用栅替代工艺通过分别在NMOS的栅堆叠中间的间隙中形成具有压应力性质的第一应力层和在PMOS的栅堆叠中间的间隙中形成具有拉应力性质的第二应力层；并且在形成所述应力层后，通过侧墙替代工艺移除PMOS和NMOS器件的栅堆叠的侧墙以便释放所述应力到沟道区，进而提升NMOS器件沟道区的拉应力和PMOS器件沟道区的压应力。特别地，可以在NMOS器件和PMOS器件的所述栅堆叠侧壁以及部分源极区和漏极区的上方形成具有相反应力性质的应力层，以便进一步提高NMOS器件的拉应力和PMOS器件的压应力。即，对于NMOS器件可以沉积具有拉应力性质的第三应力侧墙和对于PMOS器件沉积具有压应力性质的第四应力侧墙。通过本发明的器件和制造方法，可以在器件尺寸持续缩小的情况下，将应力最大限度地施加到NMOS器件和/或PMOS器件的沟道中来提高器件性能。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (75)

1.一种具有改善的载流子迁移率的栅替代工艺场效应晶体管器件，所述器件包括：
具有NMOS区域和PMOS区域的半导体衬底，其中所述NMOS区域与所述PMOS区域相互隔离；
在所述半导体衬底中形成的属于NMOS区域的源极区和漏极区以及属于PMOS区域的源极区和漏极区；
在所述半导体衬底上的层间介质层和在所述层间介质层中形成的分别属于NMOS区域和PMOS区域的第一开口和第二开口；
形成于所述第一开口中的第一栅堆叠和形成于所述第二开口中的第二栅堆叠，其中，所述第一栅堆叠包括：第一栅介质层；在所述第一栅介质层上的第一金属栅极层和具有压应力性质的第一应力层，所述第一应力层填充所述第一栅堆叠中间的间隙；所述第二栅堆叠包括：第二栅介质层；在所述第二栅介质层上的第二金属栅极层和具有拉应力性质的第二应力层，所述第二应力层填充所述第二栅堆叠中间的间隙；
在所述第一栅堆叠侧壁的具有拉应力性质的第三应力侧墙；以及在所述第二栅堆叠的侧壁形成的具有压应力性质的第四应力侧墙。
2.根据权利要求1所述的场效应晶体管器件，其中所述第三应力侧墙后于所述第一栅堆叠形成，所述第四应力侧墙后于所述第二栅堆叠形成。
3.根据权利要求1所述的场效应晶体管器件，其中，所述第一栅堆叠中的第一应力层包括压应力性质的TiAl。
4.根据权利要求3所述的场效应晶体管器件，其中所述压应力性质的TiAl通过溅射TiAl来形成。
5.根据权利要求1所述的场效应晶体管器件，其中所述第二栅堆叠中的第二应力层包括拉应力性质的TiAl。
6.根据权利要求5所述的场效应晶体管器件，其中所述拉应力性质的TiAl通过在第二栅堆叠中间的间隙中沉积Ti和Al，并进行热退火来形成。
7.根据权利要求6所述的场效应晶体管器件，其中所述热退火温度为300-500℃。
8.根据权利要求1所述的场效应晶体管器件，其中所述第三应力侧墙包括具有拉应力性质的氮化物。
9.根据权利要求1所述的场效应晶体管器件，其中所述第四应力侧墙包括具有压应力性质的氮化物。
10.根据权利要求1所述的场效应晶体管器件，其中所述层间介质层包括氮化物层和氧化物层。
11.根据权利要求1所述的场效应晶体管器件，其中所述第三应力侧墙还包括位于所述NMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第一栅堆叠的部分；所述第四应力侧墙还包括位于所述PMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第二栅堆叠的部分。
12.根据权利要求1所述的场效应晶体管器件，还包括在所述NMOS区域和PMOS区域的源极区和漏极区上方的衬底表面形成的金属硅化物。
13.根据权利要求12所述的场效应晶体管器件，其中所述金属硅化物包括NiPtSi。
14.根据权利要求13所述的场效应晶体管器件，其中所述金属硅化物通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成。
15.根据权利要求14所述的场效应晶体管器件，还包括在所述NMOS区域和PMOS区域的源极区和漏极区上方的层间介质层中形成的接触孔。
16.根据权利要求15所述的场效应晶体管器件，还包括在所述接触孔中形成的TiN层和钨接触材料。
17.一种具有改善的载流子迁移率的栅替代工艺的N型场效应晶体管器件，所述器件包括：
半导体衬底；
在所述半导体衬底中形成的源极区和漏极区；
在所述半导体衬底上的层间介质层和在所述层间介质层中形成的开口；
在所述开口中形成的栅堆叠，其中，所述栅堆叠包括：栅介质层；在所述栅介质层上的金属栅极层和具有压应力性质的应力层，所述应力层填充所述栅堆叠中间的间隙；
在所述栅堆叠侧壁的具有拉应力性质的应力侧墙。
18.根据权利要求17所述的N型场效应晶体管器件，其中所述应力侧墙后于所述栅堆叠形成。
19.根据权利要求17所述的N型场效应晶体管器件，其中，所述栅堆叠中的应力层包括压应力性质的TiAl。
20.根据权利要求19所述的N型场效应晶体管器件，其中所述压应力性质的TiAl通过溅射TiAl来形成。
21.根据权利要求17所述的N型场效应晶体管器件，其中所述应力侧墙包括具有拉应力性质的氮化物。
22.根据权利要求17所述的N型场效应晶体管器件，其中所述应力侧墙还包括覆盖所述层间介质层和所述栅堆叠的部分。
23.根据权利要求17所述的N型场效应晶体管器件，还包括在器件的源极区和漏极区上方的衬底表面形成的金属硅化物。
24.根据权利要求23所述的N型场效应晶体管器件，还包括在器件的源极区和漏极区上方的层间介质层中形成的接触孔。
25.根据权利要求24所述的N型场效应晶体管器件，还包括在所述接触孔中形成的TiN层和钨接触材料。
26.一种具有改善的载流子迁移率的栅替代工艺的P型场效应晶体管器件，所述器件包括：
半导体衬底；
在所述半导体衬底中形成的源极区和漏极区；
在所述半导体衬底上的层间介质层和在所述层间介质层中形成的开口；
在所述开口中形成的栅堆叠，其中，所述栅堆叠包括：栅介质层；在所述栅介质层上的金属栅极层和具有拉应力性质的应力层，所述应力层填充所述栅堆叠中间的间隙；
在所述栅堆叠侧壁的具有压应力性质的应力侧墙。
27.根据权利要求26所述的P型场效应晶体管器件，其中所述应力侧墙后于所述栅堆叠形成。
28.根据权利要求26所述的P型场效应晶体管器件，其中，所述栅堆叠中的应力层包括拉应力性质的TiAl。
29.根据权利要求28所述的P型场效应晶体管器件，其中所述拉应力性质的TiAl通过在栅堆叠中间的间隙中沉积Ti和Al，并进行热退火来形成。
30.根据权利要求29所述的P型场效应晶体管器件，其中所述热退火温度为300-500℃。
31.根据权利要求26所述的P型场效应晶体管器件，其中所述应力侧墙包括具有压应力性质的氮化物。
32.根据权利要求26所述的P型场效应晶体管器件，其中所述应力侧墙还包括覆盖所述层间介质层和所述栅堆叠的部分。
33.根据权利要求26所述的P型场效应晶体管器件，还包括在器件的源极区和漏极区上方的衬底表面形成的金属硅化物。
34.根据权利要求33所述的P型场效应晶体管器件，还包括在器件的源极区和漏极区上方的层间介质层中形成的接触孔。
35.根据权利要求34所述的P型场效应晶体管器件，还包括在所述接触孔中形成的TiN层和钨接触材料。
36.一种具有改善的载流子迁移率的后栅工艺场效应晶体管器件的制造方法，包括如下步骤：
a、提供具有NMOS区域和PMOS区域的半导体衬底；
b、在所述半导体衬底上形成属于NMOS区域的第一界面层、第一伪栅极层和第一栅堆叠侧墙和属于PMOS区域的第二界面层、第二伪栅极层和第二栅堆叠侧墙，以及在所述半导体衬底中分别形成属于NMOS区域和PMOS区域的源极区和漏极区和覆盖所述器件的层间介质层；
c、移除所述PMOS区域的第二伪栅极层以形成第二开口，在所述第二开口中形成第二栅堆叠，所述第二栅堆叠包括第二栅介质层、第二金属栅极层和填充所述第二栅堆叠中间的间隙的第二应力层，所述第二应力层为具有拉应力性质的应力材料；
d、移除所述NMOS区域的第一伪栅极层以形成第一开口，在所述第一开口中形成第一栅堆叠，所述第一栅堆叠包括第一栅介质层、第一金属栅极层和填充所述第一栅堆叠中间的间隙的第一应力层，所述第一应力层为具有压应力性质的应力材料；
e、移除所述第一栅堆叠侧墙，以提高所述NMOS区域的沟道区的拉应力，移除所述第二栅堆叠侧墙，以提高所述PMOS区域的沟道区的压应力；
f、在所述NMOS区域的第一栅堆叠侧壁形成具有拉应力性质的第三应力侧墙；在所述PMOS区域的第二栅堆叠侧壁形成具有压应力性质的第四应力侧墙。
37.根据权利要求36所述的方法，其中所述第一栅堆叠中的第一应力层包括压应力性质的TiAl。
38.根据权利要求37所述的方法，其中所述压应力性质的TiAl通过溅射TiAl来形成。
39.根据权利要求36所述的方法，其中所述第二栅堆叠中的第二应力层包括拉应力性质的TiAl。
40.根据权利要求39所述的方法，其中所述拉应力性质的TiAl通过在第二栅堆叠中间的间隙中沉积Ti和Al，并进行热退火来形成。
41.根据权利要求40所述的方法，其中所述热退火温度为300-500℃。
42.根据权利要求36所述的方法，其中所述第三应力侧墙包括具有拉应力性质的氮化物。
43.根据权利要求36所述的方法，其中所述第四应力侧墙包括具有压应力性质的氮化物。
44.根据权利要求36所述的方法，还包括在步骤b和c之间的如下步骤：
g、对所述层间介质层进行化学机械抛光以暴露所述第一伪栅极层和第二伪栅极层的上表面。
45.根据权利要求36所述的方法，所述层间介质层包括氮化物层和氧化物层。
46.根据权利要求36所述的方法，其中形成所述第三应力侧墙的步骤包括在所述NMOS区域的第一栅堆叠侧壁和所述NMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第一栅堆叠的上表面沉积所述第三应力侧墙，形成所述第四应力侧墙的步骤包括在所述PMOS区域的第二栅堆叠侧壁和所述PMOS区域的源极区和漏极区的上方覆盖所述层间介质层和所述第二栅堆叠的上表面沉积所述第四应力侧墙。
47.根据权利要求36所述的方法，还包括在形成所述NMOS区域和PMOS的源极区和漏极区后在所述源极区和漏极区的衬底表面形成金属硅化物的步骤。
48.根据权利要求47所述的方法，其中所述金属硅化物包括NiPtSi。
49.根据权利要求48所述的方法，其中所述金属硅化物通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成。
50.根据权利要求49所述的方法，还包括在所述NMOS区域和PMOS区域的源极区和漏极区上方的层间介质层和中形成接触孔的步骤。
51.根据权利要求50所述的方法，还包括在所述接触孔中形成的TiN层和钨接触材料的步骤。
52.一种具有改善的载流子迁移率的后栅工艺N型场效应晶体管器件的制造方法，包括如下步骤：
a、提供半导体衬底；
b、在所述半导体衬底上形成界面层、伪栅极层和栅堆叠侧墙，以及在所述半导体衬底中形成源极区和漏极区和覆盖所述器件的层间介质层；
c、移除所述伪栅极层以形成开口，在所述开口中形成栅堆叠，所述栅堆叠包括栅介质层、金属栅极层和填充所述栅堆叠中间的间隙的应力层，所述应力层为具有压应力性质的应力材料；
d、移除所述栅堆叠侧墙，以提高所述器件的沟道区的拉应力；
e、在所述栅堆叠侧壁形成具有拉应力性质的应力侧墙。
53.根据权利要求52所述的方法，其中所述栅堆叠中的应力层包括压应力性质的TiAl。
54.根据权利要求53所述的方法，其中所述压应力性质的TiAl通过溅射TiAl来形成。
55.根据权利要求52所述的方法，其中所述应力侧墙包括具有拉应力性质的氮化物。
56.根据权利要求52所述的方法，还包括在步骤b和c之间的如下步骤：
f、对所述层间介质层进行化学机械抛光以暴露所述伪栅极层的上表面。
57.根据权利要求52所述的方法，所述层间介质层包括氮化物层和氧化物层。
58.根据权利要求52所述的方法，其中形成所述应力侧墙的步骤包括在所述栅堆叠侧壁和源极区和漏极区的上方覆盖所述层间介质层和所述栅堆叠的上表面沉积所述应力侧墙。
59.根据权利要求52所述的方法，还包括在形成所述源极区和漏极区后在所述源极区和漏极区的衬底表面形成金属硅化物的步骤。
60.根据权利要求59所述的方法，其中所述金属硅化物包括NiPtSi。
61.根据权利要求60所述的方法，其中所述金属硅化物通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成。
62.根据权利要求61所述的方法，还包括在所述器件的源极区和漏极区上方的层间介质层和中形成接触孔的步骤。
63.根据权利要求62所述的方法，还包括在所述接触孔中形成的TiN层和钨接触材料的步骤。
64.一种具有改善的载流子迁移率的后栅工艺P型场效应晶体管器件的制造方法，包括如下步骤：
a、提供半导体衬底；
b、在所述半导体衬底上形成界面层、伪栅极层和栅堆叠侧墙，以及在所述半导体衬底中形成源极区和漏极区和覆盖所述器件的层间介质层；
c、移除所述伪栅极层以形成开口，在所述开口中形成栅堆叠，所述栅堆叠包括栅介质层、金属栅极层和填充所述栅堆叠中间的间隙的应力层，所述栅介质层和金属栅极层覆盖所述开口的侧壁和所述界面层，所述应力层为具有拉应力性质的应力材料；
d、移除所述栅堆叠侧墙，以提高所述器件的沟道区的拉应力；
e、在所述栅堆叠侧壁形成具有压应力性质的应力侧墙。
65.根据权利要求64所述的方法，其中所述栅堆叠中的应力层包括拉应力性质的TiAl。
66.根据权利要求65所述的方法，其中所述拉应力性质的TiAl通过在栅堆叠中间的间隙中沉积Ti和Al，并进行热退火来形成。
67.根据权利要求64所述的方法，其中所述应力侧墙包括具有压应力性质的氮化物。
68.根据权利要求64所述的方法，还包括在步骤b和c之间的如下步骤：
f、对所述层间介质层进行化学机械抛光以暴露所述伪栅极层的上表面。
69.根据权利要求64所述的方法，所述层间介质层包括氮化物层和氧化物层。
70.根据权利要求64所述的方法，其中形成所述应力侧墙的步骤包括在所述栅堆叠侧壁和源极区和漏极区的上方覆盖所述层间介质层和所述栅堆叠的上表面沉积所述应力侧墙。
71.根据权利要求64所述的方法，还包括在形成所述源极区和漏极区后在所述源极区和漏极区的衬底表面形成金属硅化物的步骤。
72.根据权利要求71所述的方法，其中所述金属硅化物包括NiPtSi。
73.根据权利要求72所述的方法，其中所述金属硅化物通过在衬底上沉积大约3-12nm的NiPt，在大约300-500℃下进行热退火，并在退火后将未反应的NiPt刻蚀掉来形成。
74.根据权利要求73所述的方法，还包括在所述器件的源极区和漏极区上方的层间介质层和中形成接触孔的步骤。
75.根据权利要求74所述的方法，还包括在所述接触孔中形成的TiN层和钨接触材料的步骤。
CN2009102446321A 2009-12-31 2009-12-31 具有改善的载流子迁移率的场效应晶体管器件及制造方法 Active CN102117808B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009102446321A CN102117808B (zh) 2009-12-31 2009-12-31 具有改善的载流子迁移率的场效应晶体管器件及制造方法
US13/063,731 US9240351B2 (en) 2009-12-31 2010-06-22 Field effect transistor device with improved carrier mobility and method of manufacturing the same
PCT/CN2010/074234 WO2011079586A1 (zh) 2009-12-31 2010-06-22 具有改善的载流子迁移率的场效应晶体管器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102446321A CN102117808B (zh) 2009-12-31 2009-12-31 具有改善的载流子迁移率的场效应晶体管器件及制造方法

Publications (2)

Publication Number Publication Date
CN102117808A true CN102117808A (zh) 2011-07-06
CN102117808B CN102117808B (zh) 2013-03-13

Family

ID=44216488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102446321A Active CN102117808B (zh) 2009-12-31 2009-12-31 具有改善的载流子迁移率的场效应晶体管器件及制造方法

Country Status (3)

Country Link
US (1) US9240351B2 (zh)
CN (1) CN102117808B (zh)
WO (1) WO2011079586A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420191A (zh) * 2011-11-30 2012-04-18 上海华力微电子有限公司 应力记忆作用的半导体器件及其制造方法
CN102938415A (zh) * 2011-08-16 2013-02-20 中国科学院微电子研究所 半导体器件及其制造方法
CN103377945A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN103377936A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103811348A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 Mos器件及其形成方法
CN104681597A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体器件及其制造方法
CN106328501A (zh) * 2015-06-23 2017-01-11 中国科学院微电子研究所 半导体器件的制造方法
CN104051340B (zh) * 2013-03-13 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种采用应力接近技术的晶体管的制作方法
CN106847876A (zh) * 2015-12-07 2017-06-13 三星电子株式会社 半导体器件
CN106876273A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
WO2022061737A1 (zh) * 2020-09-25 2022-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399310B2 (en) 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
CN103094213B (zh) * 2011-11-02 2015-03-18 中芯国际集成电路制造(上海)有限公司 Cmos器件金属栅极的制造方法
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
KR101909205B1 (ko) 2012-04-20 2018-10-17 삼성전자 주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
US8916429B2 (en) * 2012-04-30 2014-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Aqueous cleaning techniques and compositions for use in semiconductor device manufacturing
KR20140047920A (ko) 2012-10-15 2014-04-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9064948B2 (en) * 2012-10-22 2015-06-23 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell
US20140225231A1 (en) * 2013-02-12 2014-08-14 International Business Machines Corporation Modulating bow of thin wafers
US9006093B2 (en) 2013-06-27 2015-04-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high voltage transistor integration
US8877585B1 (en) 2013-08-16 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
US8871598B1 (en) 2013-07-31 2014-10-28 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
US9252246B2 (en) 2013-08-21 2016-02-02 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic device
US9082650B2 (en) 2013-08-21 2015-07-14 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic structure
US9275864B2 (en) 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
US8932925B1 (en) 2013-08-22 2015-01-13 Freescale Semiconductor, Inc. Split-gate non-volatile memory (NVM) cell and device structure integration
US9129855B2 (en) 2013-09-30 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US9136129B2 (en) 2013-09-30 2015-09-15 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US8901632B1 (en) 2013-09-30 2014-12-02 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
US9129987B2 (en) * 2014-01-24 2015-09-08 Global Foundries, Inc. Replacement low-K spacer
US9231077B2 (en) 2014-03-03 2016-01-05 Freescale Semiconductor, Inc. Method of making a logic transistor and non-volatile memory (NVM) cell
US9112056B1 (en) 2014-03-28 2015-08-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9472418B2 (en) 2014-03-28 2016-10-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9252152B2 (en) 2014-03-28 2016-02-02 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9343314B2 (en) 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9379222B2 (en) 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
US9257445B2 (en) 2014-05-30 2016-02-09 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell and a logic transistor
US9911848B2 (en) 2014-08-29 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical transistor and method of manufacturing the same
FR3029011B1 (fr) * 2014-11-25 2018-04-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede ameliore de mise en contrainte d'une zone de canal de transistor
KR102354369B1 (ko) 2015-11-20 2022-01-21 삼성전자주식회사 반도체 소자
US10347591B2 (en) 2016-09-16 2019-07-09 Ii-Vi Delaware, Inc. Metallic, tunable thin film stress compensation for epitaxial wafers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825529B2 (en) 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US7504693B2 (en) * 2004-04-23 2009-03-17 International Business Machines Corporation Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
US7173312B2 (en) 2004-12-15 2007-02-06 International Business Machines Corporation Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification
US20060160317A1 (en) 2005-01-18 2006-07-20 International Business Machines Corporation Structure and method to enhance stress in a channel of cmos devices using a thin gate
US7224033B2 (en) * 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
US7470943B2 (en) * 2005-08-22 2008-12-30 International Business Machines Corporation High performance MOSFET comprising a stressed gate metal silicide layer and method of fabricating the same
US20080173950A1 (en) * 2007-01-18 2008-07-24 International Business Machines Corporation Structure and Method of Fabricating Electrical Structure Having Improved Charge Mobility
CN101636835B (zh) * 2007-03-19 2012-03-28 富士通半导体股份有限公司 半导体器件及其制造方法
US7812370B2 (en) * 2007-07-25 2010-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel field-effect transistor with narrow band-gap channel and strong gate coupling
US20090072312A1 (en) * 2007-09-14 2009-03-19 Leland Chang Metal High-K (MHK) Dual Gate Stress Engineering Using Hybrid Orientation (HOT) CMOS
US8178927B2 (en) * 2008-05-14 2012-05-15 Qimonda Ag Integrated circuits having a contact structure having an elongate structure and methods for manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102938415A (zh) * 2011-08-16 2013-02-20 中国科学院微电子研究所 半导体器件及其制造方法
CN102420191B (zh) * 2011-11-30 2014-04-16 上海华力微电子有限公司 应力记忆作用的半导体器件及其制造方法
CN102420191A (zh) * 2011-11-30 2012-04-18 上海华力微电子有限公司 应力记忆作用的半导体器件及其制造方法
CN103377936A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN103377945B (zh) * 2012-04-28 2016-01-06 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN103377945A (zh) * 2012-04-28 2013-10-30 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN103811348A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 Mos器件及其形成方法
CN104051340B (zh) * 2013-03-13 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种采用应力接近技术的晶体管的制作方法
CN104681597A (zh) * 2013-11-28 2015-06-03 中国科学院微电子研究所 半导体器件及其制造方法
CN106328501A (zh) * 2015-06-23 2017-01-11 中国科学院微电子研究所 半导体器件的制造方法
CN106328501B (zh) * 2015-06-23 2019-01-01 中国科学院微电子研究所 半导体器件的制造方法
CN106847876A (zh) * 2015-12-07 2017-06-13 三星电子株式会社 半导体器件
CN106876273A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
WO2022061737A1 (zh) * 2020-09-25 2022-03-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20110260258A1 (en) 2011-10-27
CN102117808B (zh) 2013-03-13
US9240351B2 (en) 2016-01-19
WO2011079586A1 (zh) 2011-07-07

Similar Documents

Publication Publication Date Title
CN102117808B (zh) 具有改善的载流子迁移率的场效应晶体管器件及制造方法
CN102110611B (zh) 具有改善的载流子迁移率的nmos的制造方法
JP5305907B2 (ja) 応力が加えられたゲート金属シリサイド層を含む高性能ｍｏｓｆｅｔ及びその製造方法
CN102299156B (zh) 一种半导体器件及其制造方法
CN102110612B (zh) 半导体器件及其制造方法
KR101655618B1 (ko) 반도체 디바이스 및 수직 구조물을 형성하는 방법
US20090174003A1 (en) Dual work function device with stressor layer and method for manufacturing the same
CN102087979A (zh) 高性能半导体器件及其形成方法
CN102110689A (zh) 一种半导体器件及其制造方法
CN102339752A (zh) 一种基于栅极替代工艺的制造半导体器件的方法
CN103489779A (zh) 半导体结构及其制造方法
CN102110609B (zh) 高性能半导体器件及其形成方法
CN103325684A (zh) 一种半导体结构及其制造方法
CN102157379B (zh) 一种半导体器件及其制造方法
CN102315125A (zh) 一种半导体器件及其形成方法
CN102142373B (zh) 一种半导体器件的制造方法
CN103811349A (zh) 半导体结构及其制造方法
US20140299938A1 (en) Methods and devices for enhancing mobility of charge carriers
CN102237277A (zh) 半导体器件及其形成方法
CN103377930B (zh) 半导体结构及其制造方法
CN202003995U (zh) 具有应力结构的场效应晶体管器件
CN102254824A (zh) 半导体器件及其形成方法
US20120018739A1 (en) Body contact device structure and method of manufacture
CN102683210A (zh) 一种半导体结构及其制造方法
CN102214688A (zh) 一种高速晶体管结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant