CN103094213B - Cmos器件金属栅极的制造方法 - Google Patents

Cmos器件金属栅极的制造方法 Download PDF

Info

Publication number
CN103094213B
CN103094213B CN201110342116.XA CN201110342116A CN103094213B CN 103094213 B CN103094213 B CN 103094213B CN 201110342116 A CN201110342116 A CN 201110342116A CN 103094213 B CN103094213 B CN 103094213B
Authority
CN
China
Prior art keywords
area
gate electrode
layer
dummy gate
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110342116.XA
Other languages
English (en)
Other versions
CN103094213A (zh
Inventor
李凤莲
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110342116.XA priority Critical patent/CN103094213B/zh
Publication of CN103094213A publication Critical patent/CN103094213A/zh
Application granted granted Critical
Publication of CN103094213B publication Critical patent/CN103094213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种CMOS器件金属栅极的制造方法，本发明同时去除虚设栅极，形成栅极沟槽，利用能够凝固的流动性聚合物的填充层填充栅极沟槽，再依次在CMOS器件上第一区域和第二区域分别形成NMOS金属栅极和PMOS金属栅极，从而在可以同时去除NMOS区域和PMOS区域中的虚设栅极，减少光刻工艺的同时，在NMOS区域和PMOS区域中形成不同的功函数金属层，满足CMOS器件不同金属栅极的功函数要求，提高CMOS器件性能。

Description

CMOS器件金属栅极的制造方法
技术领域
本发明涉及一种半导体制造方法，尤其涉及一种CMOS器件金属栅极的制造方法。
背景技术
随着半导体工艺生产过程中晶体管的尺寸不断缩小，晶体管元件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。晶体管的组成部分做到了几个分子和原子的厚度，组成半导体的材料达到了物理电气特性的极限。现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料，至今晶体管中的二氧化硅层已经缩小到只有最初的十分之一，甚至达到仅有5个氧原子的厚度。栅介质层作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构。金属材料的栅极结构在高温退火工艺过程中，其功函数(Work Function)会发生大幅变化、导致栅极耗尽和RC延迟等问题影响半导体器件性能。因而形成了栅极最后工艺(Gate-Last Process)，即，先形成具有多晶硅的虚设栅极，进行源漏掺杂离子注入及高温退火工艺后，去除虚设栅极中的多晶硅层，并沉积金属材料，形成金属栅极(Metal Gate Stack)。
对于NMOS金属栅极和PMOS金属栅极需要设置不同的金属功函数，需要在金属栅极的沟槽中形成不同的金属功函数层，以调整金属栅极的功函数。
因此，在现有技术中，先去除NMOS虚设栅极和PMOS虚设栅极中的一个虚设栅极，然后在该虚设栅极去除后的沟槽中形成包括功函数层和金属层的金属栅极，接着，去除另一个虚设栅极，在所述该虚设栅极去除的后的凹槽中形成包括功函数层和金属层的金属栅极。通过两次分别去除NMOS虚设栅极和PMOS虚设栅极的过程中，分别去除NMOS虚设栅极和PMOS虚设栅极，上述工艺需要进行两次光刻工艺，不仅延长了工艺时间，并且容易因光刻工艺中曝光图形的偏移等问题，形成有偏差的掩模图形，造成氧化物侧墙残留问题(Sidewall Oxide Residue Issue)以及刻蚀后界面不良等问题。
发明内容
本发明的目的是提供一种减少光刻工艺、提高CMOS器件金属栅极性能的制造方法。
为解决上述技术问题，本发明提供一种CMOS器件金属栅极的制造方法，包括以下步骤：
提供一半导体衬底，包括第一区域和第二区域，所述第一区域上形成第一虚设栅极，在所述第二区域上形成第二虚设栅极，所述第一虚设栅极两侧和第二虚设栅极两侧形成有层间介质层；
去除第一虚设栅极和第二虚设栅极，形成第一栅极沟槽和第二栅极沟槽；
在所述第一栅极沟槽和第二栅极沟槽中形成填充层；
在所述层间介质层和填充层上沉积氧化层，并利用光刻和刻蚀工艺去除位于第二区域上的氧化层和位于所述第二栅极沟槽中的填充层；
依次沉积第二功函数金属层和第二金属电极层，所述第二金属电极层填充所述第二栅极沟槽；
进行第一次化学机械研磨，以去除位于所述第二栅极沟槽外的第二金属层和第二功函数金属层，以形成第二金属栅极；
去除所述氧化层和填充层；
依次沉积第一功函数金属层和第一金属电极层，所述第一金属电极层填充所述第一栅极沟槽；
进行第二次化学机械研磨，以去除位于所述第一栅极沟槽外的金属层和功函数金属层，以形成第一金属栅极。
进一步的，所述填充层的材质为能够凝固的流动性聚合物。
进一步的，所述填充层的材质为有机抗反射涂层。
进一步的，采用无图形刻蚀的方法去除所述第一虚设栅极和第二虚设栅极。
进一步的，采用低温化学气相沉积工艺形成所述氧化层，温度为300℃～500℃，氧化层的厚度为20埃～200埃。
进一步的，所述第二金属电极层和所述第一金属电极层的材质为铜或铝。
可选的，所述第一区域为NMOS区域，所述第二区域为PMOS区域，所述第二功函数金属层的材质为氮化钛，第一功函数金属层的材质为钛铝合金。
可选的，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
相比于现有技术，本发明通过利用能够凝固的流动性聚合物的填充层，从而可以同时去除NMOS区域和PMOS区域中的虚设栅极，减少光刻工艺，并在NMOS区域和PMOS区域中形成不同的功函数金属层，满足CMOS器件不同金属栅极的功函数要求。
附图说明
图1为本发明CMOS器件金属栅极的制造方法的简要流程示意图。
图2为本发明实施例一中CMOS器件金属栅极的制造方法的流程示意图。
图3a～图3j本发明实施例一中CMOS器件金属栅极制造中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
本发明所述CMOS器件金属栅极的制造方法，通过在所述NMOS栅极沟槽和PMOS栅极沟槽中形成填充层，接着分别在NMOS栅极沟槽和PMOS栅极沟槽中形成NMOS金属栅极和PMOS金属栅极。
图1为本发明CMOS器件金属栅极的制造方法，包括以下步骤：
步骤S01：提供一半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域上形成NMOS虚设栅极，在所述PMOS区域上形成PMOS虚设栅极，在所述NMOS虚设栅极两侧和PMOS虚设栅极两侧形成层间介质层；
步骤S02：去除所述NMOS虚设栅极和PMOS虚设栅极，形成NMOS栅极沟槽和PMOS栅极沟槽；
步骤S03：沉积填充层，以填充所述NMOS栅极沟槽和PMOS栅极沟槽，并进行回刻蚀工艺，直至暴露所述层间介质层；
步骤S04：在所述层间介质层和填充层上沉积氧化层，并利用光刻和刻蚀工艺去除位于PMOS区域上的氧化层和位于所述PMOS栅极沟槽中的填充层；
步骤S05：依次沉积PMOS功函数金属层和PMOS金属电极层，所述PMOS金属电极层填充所述PMOS栅极沟槽；
步骤S06：进行第一次化学机械研磨，以去除位于所述PMOS栅极沟槽外的PMOS金属层和PMOS功函数金属层，以形成PMOS金属栅极；
步骤S07：去除所述氧化层和填充层；
步骤S08：依次沉积NMOS功函数金属层和NMOS金属电极层，所述NMOS金属电极层填充所述NMOS栅极沟槽；
步骤S09：进行第二次化学机械研磨，以去除位于所述NMOS栅极沟槽外的金属层和功函数金属层，以形成NMOS金属栅极。
图2为本发明实施例一中CMOS器件金属栅极的制造方法的流程示意图。图3a～图3j本发明实施例一中CMOS器件金属栅极制造中的结构示意图。以下结合图2及图3a～图3j详细说明CMOS器件金属栅极的制造方法。
实施例一
在本实施例中，所述第一区域为NMOS区域，所述第二区域为PMOS区域，即，本实施例在半导体衬底上先形成PMOS金属栅极，再形成NMOS金属栅极，结合2，具体包括以下步骤：
如图3a所示，在步骤S01中，提供一半导体衬底100，包括NMOS区域10和PMOS区域20，在所述NMOS区域10上形成NMOS虚设栅极113，在所述PMOS区域20上形成PMOS虚设栅极123，在所述NMOS虚设栅极113和PMOS虚设栅极123侧壁上形成有氧化物侧墙114和124，并且在所述NMOS虚设栅极113两侧和PMOS虚设栅极123的两侧形成有层间介质层102；
如图3a所示，所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质；在所述半导体衬底100上形成有有源区(图中未标示)；所述半导体衬底100中还形成有各种掺杂区，例如N阱、P阱、以及轻掺杂源漏区(LDD，图中未标示)；此外，所述半导体衬底100中还形成有其他各种元件隔离，例如浅沟槽隔离结构(STI)101等用以形成半导体器件的必要结构；上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知技术内容，故在此不再赘述。
其中，所述层间介质层102的材质为氧化硅，可以采用化学气相沉积法，例如等离子体化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、快速热化化学气相沉积(RTCVD)或高密度等离子体沉积(HDP)等方法形成。
如图3b所示，在所述步骤S02中，去除所述NMOS虚设栅极113和PMOS虚设栅极123，形成NMOS栅极沟槽115和PMOS栅极沟槽125；所述NMOS虚设栅极115和PMOS虚设栅极125的材料均为多晶硅。可以采用无图形刻蚀(Blanket Etch)的方法或湿法刻蚀去除所述NMOS虚设栅极115和PMOS虚设栅极125，其中较佳的方法为无图形刻蚀法，即在不需要光刻胶遮挡下，采用刻蚀选择比较高的刻蚀去除所述NMOS虚设栅极115和PMOS虚设栅极125，例如，利用硝酸和氢氟酸去除，在刻蚀过程中不需要形成光刻胶图案遮挡无需去除的部分，从而无需利用光刻工艺进行图形化，节约工艺程序，降低成本，同时避免曝光过程中图案化过程造成图形化误差，对半导体器件性能造成影响。
如图3c所示，在所述步骤S03中，在所述NMOS栅极沟槽115和PMOS栅极沟槽125中形成填充层116和126，所述填充层116和126的材料应采用具有流动性的，流入到所述NMOS栅极沟槽115和PMOS栅极沟槽125后凝固、填充性能好的材料，例如较佳的选择中，所述填充层116和126的材料为有机底部抗反射涂层(Oganic BARC)或其他高分子聚合材料，同时有机底部抗反射涂层，所述填充层116和126在后续的步骤中可以采用干法刻蚀或离子灰化法(Ashing)去除。填充层116和126填充所述NMOS栅极沟槽115和PMOS栅极沟槽125后，在所述层间介质层102表面还会残留(图中为标示)可以采用回刻蚀工艺，直至暴露所述层间介质层102。
如图3d所示，在所述步骤S04中，形成氧化层103，所述氧化层103可以采用低温化学气相沉积法形成，反应温度为300℃～500℃，氧化层103的厚度范围为20埃～200埃，能够形成界面良好的材质。接着，利用光刻和刻蚀工艺去除位于PMOS区域20上的氧化层103和位于所述PMOS栅极沟槽125中的填充层126；形成如图3e所示结构。
如图3f所示，在所述步骤S05中，依次沉积PMOS功函数金属层104和PMOS金属电极层105，所述PMOS函数金属层104的材质为氮化钛，还可以是几种金属，例如钛、铝、钨的混合层，NMOS功函数金属层的材质可以是几种金属的混合层，例如为钛铝合金。所述PMOS金属电极层105填充所述PMOS栅极沟槽125。
如图3g所示，在所述步骤S06中，进行第一次化学机械研磨，以去除位于所述PMOS栅极沟槽105外的PMOS金属层104和PMOS功函数金属层105，形成包括PMOS金属层127和PMOS功函数金属层128的PMOS金属栅极129；所述PMOS功函数金属层128的材质为氮化钛。
如图3h所示，在步骤S07中，去除剩余的所述氧化层103和位于所述NMOS栅极沟槽115中的填充层116。
如图3i所示，在步骤S08中，依次沉积NMOS功函数金属层106和NMOS金属电极层107，所述NMOS金属电极层107填充所述NMOS栅极沟槽115；所述NMOS功函数金属层106的材质为钛铝合金。
在步骤S09中，进行第二次化学机械研磨，以去除位于所述NMOS栅极沟槽外的NMOS金属电极层107和NMOS功函数金属层106，以形成包括NMOS金属层117和PMOS功函数金属层118的NMOS金属栅极119，形成如图3j所示的结构。
在NMOS栅极和PMOS栅极中形成不同的功函数金属层能够分别调节NMOS和PMOS的功函数，从而能够有效提高半导体器件的性能。
实施例二
本实施例中所述第一区域为PMOS区域，所述第二区域为NMOS区域，即，将实施例一中NMOS金属栅极和PMOS金属栅极的形成顺序对调，其他形成过程相同。
综上所述，本发明同时去除虚设栅极，形成栅极沟槽，利用能够凝固的流动性聚合物的填充层填充栅极沟槽，再依次在CMOS器件上第一区域和第二区域分别形成NMOS金属栅极和PMOS金属栅极，从而在可以同时去除NMOS区域和PMOS区域中的虚设栅极，减少光刻工艺的同时，在NMOS区域和PMOS区域中形成不同的功函数金属层，满足CMOS器件不同金属栅极的功函数要求，提高CMOS器件性能。此外，NMOS金属栅极和PMOS金属栅极的形成先后没有限定，可以根据其他工艺要求选择实施。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种CMOS器件金属栅极的制造方法，包括：
提供一半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域上形成有第一虚设栅极，所述第二区域上形成有第二虚设栅极，所述第一虚设栅极两侧和第二虚设栅极两侧形成有层间介质层；
去除第一虚设栅极和第二虚设栅极，形成第一栅极沟槽和第二栅极沟槽；
在所述第一栅极沟槽和第二栅极沟槽中形成填充层，所述填充层的材质为能够凝固的流动性聚合物；
在所述层间介质层和填充层上沉积氧化层，并利用光刻和刻蚀工艺去除位于第二区域上的氧化层和位于所述第二栅极沟槽中的填充层；
依次沉积第二功函数金属层和第二金属电极层，所述第二金属电极层填充所述第二栅极沟槽；
进行第一次化学机械研磨，以去除位于所述第二栅极沟槽外的第二金属层和第二功函数金属层，以形成第二金属栅极；
去除所述氧化层和填充层；
依次沉积第一功函数金属层和第一金属电极层，所述第一金属电极层填充所述第一栅极沟槽；
进行第二次化学机械研磨，以去除位于所述第一栅极沟槽外的金属层和功函数金属层，以形成第一金属栅极。
2.如权利要求1所述的CMOS器件金属栅极的制造方法，其特征在于，所述填充层的材质为有机抗反射涂层。
3.如权利要求1所述的CMOS器件金属栅极的制造方法，其特征在于，采用无图形刻蚀的方法去除所述第一虚设栅极和第二虚设栅极。
4.如权利要求1所述的CMOS器件金属栅极的制造方法，其特征在于，采用低温化学气相沉积工艺形成所述氧化层，所述低温化学气相沉积工艺的温度为300℃～500℃，所述氧化层的厚度为20埃～200埃。
5.如权利要求1所述的CMOS器件金属栅极的制造方法，其特征在于，所述第二金属电极层和所述第一金属电极层的材质为铜或铝。
6.如权利要求1～5中任意一项所述的CMOS器件金属栅极的制造方法，其特征在于，所述第一区域为NMOS区域，所述第二区域为PMOS区域。
7.如权利要求6所述的CMOS器件金属栅极的制造方法，其特征在于，所述第二功函数金属层的材质为氮化钛，第一功函数金属层的材质为钛铝合金。
8.如权利要求1～5中任意一项所述的CMOS器件金属栅极的制造方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
9.如权利要求8所述的CMOS器件金属栅极的制造方法，其特征在于，所述第一功函数金属层的材质为氮化钛，第二功函数金属层的材质为钛铝合金。
CN201110342116.XA 2011-11-02 2011-11-02 Cmos器件金属栅极的制造方法 Active CN103094213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110342116.XA CN103094213B (zh) 2011-11-02 2011-11-02 Cmos器件金属栅极的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110342116.XA CN103094213B (zh) 2011-11-02 2011-11-02 Cmos器件金属栅极的制造方法

Publications (2)

Publication Number Publication Date
CN103094213A CN103094213A (zh) 2013-05-08
CN103094213B true CN103094213B (zh) 2015-03-18

Family

ID=48206622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342116.XA Active CN103094213B (zh) 2011-11-02 2011-11-02 Cmos器件金属栅极的制造方法

Country Status (1)

Country Link
CN (1) CN103094213B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109534B2 (en) 2014-03-14 2018-10-23 Applied Materials, Inc. Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
CN106298668A (zh) * 2015-06-12 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107275213B (zh) * 2016-04-08 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN108573862B (zh) * 2017-03-07 2020-09-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3793190B2 (ja) * 2003-09-19 2006-07-05 株式会社東芝 半導体装置の製造方法
US8367563B2 (en) * 2009-10-07 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for a gate replacement process
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102117808B (zh) * 2009-12-31 2013-03-13 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法

Also Published As

Publication number Publication date
CN103094213A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
US9548305B2 (en) Semiconductor devices and methods of manufacture thereof
US9130029B2 (en) Recessing and capping of gate structures with varying metal compositions
US8513078B2 (en) Structure and method for fabricating fin devices
CN103578954B (zh) 具有金属栅极的半导体集成电路
US9859431B2 (en) Method of forming a semiconductor device with multiple etch stop layers and inter-layer dielectrics
CN104821296A (zh) 半导体器件及其形成方法
US10056367B2 (en) Gate stack integrated metal resistors
KR101591564B1 (ko) 반도체 소자 및 그 제조 방법
CN103928515A (zh) 半导体器件及其制造方法
CN105633083A (zh) 具有可控端到端临界尺寸的鳍式场效应晶体管（FinFET）器件及其形成方法
JP2014528643A (ja) 非プレーナ型トランジスタ及びその製造方法
US9214552B2 (en) Method for fabricating a strain feature in a gate spacer of a semiconductor device
WO2011066747A1 (zh) 半导体器件及其形成方法
CN107958873A (zh) 鳍式场效应管及其形成方法
TW201913766A (zh) 製造半導體裝置的方法及半導體裝置
CN103094213B (zh) Cmos器件金属栅极的制造方法
US9306033B2 (en) Semiconductor device and fabrication method thereof
CN107346730B (zh) 改善半导体器件性能的方法
CN102983104B (zh) Cmos晶体管的制作方法
CN103137456B (zh) Pmos晶体管金属栅极的制造方法
CN102931066B (zh) 金属栅堆叠结构的制作方法
TW202205596A (zh) 半導體裝置
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN105826264A (zh) 半导体器件的形成方法
WO2022109963A1 (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant