CN102938415A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102938415A CN102938415A CN2011102345027A CN201110234502A CN102938415A CN 102938415 A CN102938415 A CN 102938415A CN 2011102345027 A CN2011102345027 A CN 2011102345027A CN 201110234502 A CN201110234502 A CN 201110234502A CN 102938415 A CN102938415 A CN 102938415A
- Authority
- CN
- China
- Prior art keywords
- source
- metal silicide
- lifting
- drain
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 95
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910019001 CoSi Inorganic materials 0.000 claims description 9
- 229910005883 NiSi Inorganic materials 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 210000004483 pasc Anatomy 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 21
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 239000002356 single layer Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910017709 Ni Co Inorganic materials 0.000 description 2
- 229910003267 Ni-Co Inorganic materials 0.000 description 2
- 229910003262 Ni‐Co Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 101000658644 Homo sapiens Tetratricopeptide repeat protein 21A Proteins 0.000 description 1
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical group O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 1
- 102100034913 Tetratricopeptide repeat protein 21A Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于：提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。依照本发明的新型MOSFET器件及其制造方法，由于在提升源漏下方具有外延生长的超薄金属硅化物，使其直接与沟道区接触，避免出现侧墙与源漏之间的高阻区，且与单层或多层的金属硅化物材质的提升源漏共同进一步降低了源漏寄生电阻和接触电阻，大幅提高了器件性能。
Description
技术领域
本发明涉及一种半导体器件及其制造方法，特别地涉及一种具有在超薄外延硅化物上的多层金属硅化物提升源/漏(RSD)的新型金属氧化物半导体场效应晶体管(MOSFET)器件结构及其制造方法。
背景技术
随着技术节点持续推进，以MOS晶体管栅极宽度或沟道长度为代表的集成电路特征尺寸持续缩减，使得沟道电阻随之降低，一定程度上提高了器件性能。然而沟道缩短之后带来了诸如短沟道效应等一系列问题，抑制了器件性能的进一步提升。为了克服短沟道效应，晶体管的源漏深度必须相应地或者以更大比例缩减，使得源漏节变得越来越浅，例如仅为长沟道器件源漏结深的70％，因此源漏寄生电阻急剧增大。
当物理栅长度进入亚30nm区域时，源漏寄生电阻增大对器件性能的阻碍影响已经超过了沟道电阻降低带来的益处。因此，如何有效降低寄生源漏以提升器件性能成为了巨大的挑战。
传统的解决方案中，提出对源漏尽可能高浓度地掺杂以降低寄生电阻。但是，由于固溶度极限以及短沟道效应控制要求突变掺杂界面，源漏掺杂变得越来越受限。
为了解决这一问题，提出了一些方案。除了由本发明申请人所提出的例如为金属硅化物源漏MOSFET的新型器件结构之外，业界还使用通过选择性外延(SEG)制造的提升源漏来通过增厚结深以减小源漏薄膜电阻从而减小寄生源漏电阻。参见附图1，为这种提升源漏MOSFET的结构示意图。其中，被STI2包围的衬底1上沉积形成栅极介质3、栅极4，源漏低浓度注入形成源漏延伸区5A，然后栅极介质2和栅极3两侧形成侧墙6，源漏高浓度注入形成源漏重掺杂区5B，以侧墙6为掩模进行SEG，使得侧墙6两侧的源漏重掺杂区5B部分外延形成提升源漏(RSD)区5C。为了进一步减小电阻，可以在SEG之后在RSD区5C上形成金属硅化物7，构成源漏接触。
尽管这种提升源漏上形成的金属硅化物源漏接触能一定程度上减小源漏寄生电阻，但是这种结构仍有相当大的进一步改进结构、提升性能的余地。特别是在图1椭圆线所示区域内，由于SEG受源漏材料晶向的影响，不同方向上外延生长速度不一致，使得RSD区5C和侧墙6之间存在空隙，进而该空隙无法被金属硅化物7完全填充，故图1所示区域构成高阻区，存在于沟道区至RSD 5C上金属硅化物7之间，使得源漏寄生电阻仍然较大。此外，由于RSD仅为硅材料制作，虽然可以通过厚度增加而减小部分电阻，但是由于硅材料本身电阻率以及器件尺寸特别是封装高度的限制，RSD自身的电阻无法大规模缩减，源漏串联电阻以及寄生电阻仍然比较大。因此，单纯的超浅硅源漏与硅RSD的简单叠加无法有效地进一步降低源漏电阻。
总而言之，当前的提升源漏MOSFET无法进一步有效降低源漏电阻，亟需一种改进的新型器件结构及其制造方法。
发明内容
本发明提供了一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于：提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。
其中，源漏区包括源漏延伸区和重掺杂源漏区。
其中，外延生长的超薄金属硅化物与侧墙下方的沟道区接触。
其中，外延生长的超薄金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)。
其中，衬底为Si、SOI、SiGe或SiC。
其中，构成提升源漏的金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)、Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)、Ni(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xCoy(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Ni(Si1-zCz)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zCz)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)。
其中，栅极堆叠结构包括栅极介质和栅极，栅极介质包括氧化硅、氮氧化硅或高k材料，栅极包括掺杂多晶硅、金属、金属合金或金属氮化物，提升源漏时对其进行原位n型或p型掺杂。
其中，提升源漏为单层或者多层。其中分别构成多层的提升源漏的金属硅化物材质相同或不同。
本发明还提供了一种半导体器件制造方法，包括：
步骤A、在衬底上形成栅极堆叠结构以及侧墙；
步骤B、在衬底中形成源漏区，源漏区之间构成沟道区；
步骤C、在源漏区中形成外延生长的超薄金属硅化物；
步骤D、在侧墙两侧提升源漏；
步骤E、在提升的源漏上形成金属薄层；
步骤F、退火并剥除未反应金属薄层，形成金属硅化物的提升源漏。
其中，依次以栅极堆叠结构和侧墙为掩模，两次注入形成源漏延伸区和重掺杂源漏区构成的源漏区。
其中，在源漏区上淀积第一金属层，退火使得第一金属层与源漏区中的硅反应并剥除未反应的第一金属层，形成外延生长的超薄金属硅化物并与侧墙下方的沟道区接触。其中，第一金属层包括Ni、Co、Pt及其合金，厚度为1至5nm，所形成的外延生长的超薄金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)。
其中，步骤D中采用MBE、CVD或ALD形成提升源漏，并对其进行n型或p型原位掺杂。
其中，步骤D中的提升源漏包括Si、Si1-xGex或Si1-xCx(0＜x＜1)，厚度小于等于10nm。其中，步骤E中的金属层包括Ni、Co、Pt及其合金，厚度为1至30nm。其中，步骤F中形成的金属硅化物对于Si的提升源漏包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)、Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)，对于SiGe的提升源漏包括Ni(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xCoy(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)，对于SiC的提升源漏包括Ni(Si1-zCz)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zCz)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)
其中，重复步骤D至步骤F，形成多层金属硅化物的提升源漏。其中，分别构成多层的提升源漏的金属硅化物材质相同或不同。
其中，步骤F中在500至850℃下退火。
依照本发明的新型MOSFET器件及其制造方法，由于在提升源漏下方增添了外延生长的超薄金属硅化物，使其直接与沟道区接触，避免出现侧墙与源漏之间的高阻区，且与单层或多层的金属硅化物材质的提升源漏共同进一步降低了源漏寄生电阻和接触电阻，大幅提高了器件性能。
本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
附图说明
图1显示了现有技术的在RSD上形成有金属硅化物接触的MOSFET剖面示意图；以及
图2至图8显示了依照本发明的新型MOSFET器件制造方法的各步骤对应的剖面示意图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能进一步有效降低源漏电阻的新型MOSFET结构及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
首先，参照图2，形成基本结构。提供衬底10，在衬底10中形成绝缘隔离区11，例如通过传统的光刻/刻蚀工艺在衬底10中刻蚀形成浅沟槽然后采用CVD等常用工艺使用氧化物、氮氧化物等绝缘材料填充浅沟槽形成的浅沟槽隔离(STI)11，其中衬底10可以是体硅、绝缘体上硅(SOI)、SiGe、SiC以及其他依照器件电学性能需要的任意(含硅)半导体材料。STI 11深度小于衬底10厚度，在衬底10中形成为环状沟槽，被STI 11包围的衬底10相当于器件的有源区。通过CVD等方法依次沉积栅极介质12、栅极13，并刻蚀形成栅极堆叠结构。栅极介质12可以是氧化硅、氮氧化硅等低k介质，也可以是氧化铪、氧化钽、钛酸钡等高k介质。栅极13可以是掺杂多晶硅或金属栅极，金属包括Al、Ti、Cu、W、Au、Ag、Ta等常用金属材料，栅极还可包括这些金属的合金以及这些金属的氮化物。以栅极堆叠结构为掩模，对衬底10进行低浓度的源漏离子注入，形成低掺杂的源漏延伸区14(也即LDD区)，该延伸区14结深较浅，掺杂类型和浓度依照器件导电特性需要而设定。在栅极堆叠结构两侧的衬底10上形成侧墙15，例如先均匀沉积氮化物层然后各向异性刻蚀，仅在栅极堆叠结构两侧留下氮化物层，形成为侧墙结构。以侧墙15为掩模，进行高浓度源漏离子注入，形成重掺杂源漏区16，其中重掺杂源漏区16比源漏延伸区14厚。
其次，参照图3，在基本结构上形成金属层。在整个基本结构上通过例如溅射或蒸发的方式淀积一金属薄层17，用作金属硅化物的先导物，其材质为Ni、Co、Pt或其合金，其厚度约为1至5nm。具体地，金属层17可以是厚度小于5nm的Co层、厚度小于等于4nm的Ni层、厚度小于4nm的Ni-Pt合金层(其中Pt含量小于等于8％摩尔含量)、厚度小于等于4nm的Ni-Co合金层(其中Co含量小于等于10％摩尔含量)。如图3所示，金属层17覆盖栅极13、侧墙15、重掺杂源漏区16以及STI11，尤其是覆盖了侧墙15与重掺杂源漏区16相接的区域，使得稍后形成的金属硅化物能尽可能近地接触沟道区。
再次，参照图4，形成金属硅化物。对整个结构在500至850℃下进行退火并剥除未反应的金属层17，使得金属层17中的金属与重掺杂源漏区16的表层部分的硅发生反应，外延生长形成超薄的金属硅化物18，其晶向与重掺杂源漏区16或衬底10一致。外延超薄金属硅化物18位于重掺杂源漏区16的表面，其与源漏延伸区14的沿沟道方向的界面(也即外延超薄金属硅化物18与沟道区的界面)平行于侧墙15的侧面并优选地共面，实际上相当于外延超薄金属硅化物18直接与侧墙15下方的沟道区接触。外延超薄金属硅化物18与源漏延伸区的沿垂直沟道方向的界面平行于衬底10并位于重掺杂源漏区16的内部，也即重掺杂源漏区16仍含有部分未反应的硅。根据金属层17的材料不同，所形成的外延超薄金属硅化物18材质可以包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)，其厚度可以为15nm。由于所选择的金属层17的材质、厚度和处理温度，所形成的外延超薄金属硅化物18具有与含硅衬底10相近、基本相等或相同的晶格常数，因此易于在衬底10上外延生长金属硅化物18以及在其上外延生长提升源漏。由于外延超薄金属硅化物18贴近侧墙15，大大降低了源漏与沟道区之间的接触电阻。
接着，参照图5，在前述结构上形成提升源漏(raiseddrain/source)。使用分子束外延(MBE)、CVD、原子层沉积(ALD)等等工艺在外延超薄金属硅化物18上形成提升源漏19，其中提升的源漏19材质可以是Si，或按照器件类型和应力需要而采用Si1-xGex或Si1-xCx(0＜x＜1)。如果提升源漏19的厚度过厚，位错等晶体缺陷会在厚度方向上累积造成众多界面态而降低器件性能，因此为了控制缺陷，提升源漏19的厚度优选小于等于10nm，此外提升源漏19厚度的减薄还有利于稍后形成金属硅化物的材质性能。提升源漏19可以通过原位(in-situ)掺杂或后期注入掺杂为n型或p型，构成NMOS或PMOS。值得注意的是，由于外延超薄金属硅化物18晶向依照重掺杂源漏区16或衬底10而不同，外延生长的提升源漏19在不同方向上生长速度不一致，使其与侧墙15之间具有间隙。在传统工艺中由于没有外延超薄金属硅化物18的存在，源漏寄生电阻无法有效减小，而本发明中通过提升源漏19与重掺杂源漏16之间的外延超薄金属硅化物18有效降低了寄生电阻，大幅提高了器件性能。此外，在外延生长的超薄金属硅化物18上选择性外延生长(SEG)Si、SiGe或SiC，不仅仅可以用于MOSFET的提升源漏的形成，也可以用于其他半导体器件，例如光电器件。
然后，参照图6，在整个结构上淀积另一金属层。在整个基本结构上通过例如溅射或蒸发的方式沉积另一金属薄层20，用作形成金属硅化物提升源漏的先导物，其材质为Ni、Co、Pt或其合金，其厚度约为1至5nm。具体地，金属层20可以是厚度小于5nm的Co层、厚度小于等于4nm的Ni层、厚度小于4nm的Ni-Pt合金层(其中Pt含量小于等于8％摩尔含量)、厚度小于等于4nm的Ni-Co合金层(其中Co含量小于等于10％摩尔含量)。如图6所示，金属层20覆盖栅极13、侧墙15、提升源漏19以及STI 11，尤其是覆盖了侧墙15与提升源漏19相接的区域，使得稍后形成的金属硅化物能尽可能近地接触沟道区。
随后，参照图7A，形成金属硅化物的提升源漏。对整个结构在500至850℃下进行退火并剥除未反应的金属层20，使得金属层20中的金属与提升源漏19的中所有硅完全发生反应，也即完全消耗提升源漏19，原位外延生长形成金属硅化物的提升源漏21。金属硅化物的提升源漏21位于超薄金属硅化物18的表面，以一定距离远离侧墙15或与侧墙15之间具有一定间隙，优选地金属硅化物的提升源漏21的下部接触侧墙15而其上部远离侧墙15，也即剖面为梯形或者具有斜边。根据金属层20以及提升源漏19的材料不同，所形成的金属硅化物的提升源漏21材质不同。具体地，对于硅材质的提升源漏19，所形成的金属硅化物的提升源漏21包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)；对于Si1-xGex材质的提升源漏19，所形成的金属硅化物的提升源漏21包括Ni(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zGez)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)；对于Si1-xCx材质的提升源漏19，所形成的金属硅化物的提升源漏21包括Ni(Si1-zCz)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zCz)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)。值得注意的是，金属硅化物的提升源漏21形成方式以及厚度可与其下方的外延超薄金属硅化物18相同或不同，提升源漏21的电阻由于其材料为金属硅化物构成，因此相对于硅材料的提升源漏19而言大幅度降低了电阻。金属硅化物的提升源漏21与侧墙15之间虽然存在间隙，但是其下方的外延超薄金属硅化物18仍能提供良好的源漏导电通路，降低了寄生电阻。
以上的图5至图7A描述了金属硅化物材质的提升源漏21的形成过程。虽然仅示出了单层金属硅化物提升源漏21，但是依照源漏电阻降低的需要以及器件高度控制，可以重复或循环采用与图5至图7A相同或类似的工序，也即在底层的金属硅化物提升源漏21A上依次外延生长提升源漏-沉积金属薄层-退火并剥除未反应金属薄层以形成金属硅化物的提升源漏，从而制造多层的金属硅化物提升源漏21B、21C等等。例如，如图7B所示为两层结构，如图7C所示为三层结构。其中底层金属硅化物提升源漏21A直接与外延超薄金属硅化物18接触，其下部可以接触侧墙15而上部远离侧墙15，也即剖面为梯形或者具有斜边；金属硅化物提升源漏21B位于金属硅化物提升源漏21A上，其下部与侧墙15之间的距离大于等于金属硅化物提升源漏21A上部与侧墙15间距；金属硅化物提升源漏21C位于金属硅化物提升源漏21B上，其下部与侧墙15间距大于等于金属硅化物提升源漏21B上部与侧墙15间距；依次类推，可以形成更多层叠结构。其中，各层金属硅化物提升源漏21的材质可以完全相同，也可部分相同但是配比不同，例如均为Si的金属化物但是xyz数值不同，还可以是Si、SiGe、SiC的不同金属化物构成的层叠以控制器件应力，例如下层是Si的金属化物、上层是SiGe和/或SiC的金属化物等等。
最后，参照图8，进行后续MOS器件制造。在整个结构上沉积例如为氧化硅、氮氧化硅(可掺C)、多孔材料、低k材料构成的层间介质层(ILD)22。CMP平坦化ILD22直至暴露出栅极13。在ILD22中光刻/干法刻蚀形成源漏接触孔，然后在源漏接触孔中填充源漏接触材料，例如W、Al、Ti、Ta及其氮化物，形成源漏接触23。由于提升源漏21本身是由电阻率低的金属硅化物制成，因此形成源漏接触23时无需额外在提升源漏21上再形成金属硅化物接触层。
最后形成的MOSFET器件结构包括：衬底10，衬底10中的STI 11包围限定出有源区，有源区上形成有由栅极介质12和栅极13构成的栅极堆叠，栅极堆叠两侧的衬底10中具有源漏延伸区14，栅极堆叠结构两侧的衬底10上具有侧墙15，侧墙15两侧的衬底10中具有重掺杂源漏区16，重掺杂源漏区16表面具有外延生长的超薄金属硅化物18，侧墙15两侧的外延生长的超薄金属硅化物18上方具有SEG生长的单层或多层提升源漏21，其中提升源漏21由金属硅化物构成，ILD层22覆盖STI11、提升源漏21、侧墙15，源漏接触23穿过ILD层22与金属硅化物的提升源漏21电接触。其中，外延生长的超薄金属硅化物18与源漏延伸区14(或沟道区)的沿沟道方向的界面平行于侧墙15的侧面并优选共面，消除了金属硅化物的盲区，从而使得源漏寄生电阻进一步降低。此外，单层或多层的金属硅化物材质的提升源漏21进一步降低了源漏电阻。
依照本发明的新型MOSFET器件及其制造方法，由于在提升源漏下方增添了外延生长的超薄金属硅化物，使其直接与沟道区接触，避免出现侧墙与源漏之间的高阻区，且与单层或多层的金属硅化物材质的提升源漏共同进一步降低了源漏寄生电阻和接触电阻，大幅提高了器件性能。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
Claims (20)
1.一种半导体器件，包括衬底、位于衬底中的沟道区、位于衬底中的源漏区、位于沟道区上的栅极堆叠结构、位于栅极堆叠结构两侧的侧墙、位于侧墙两侧的源漏区上的提升源漏，其特征在于：提升源漏由金属硅化物构成，源漏区与提升源漏之间具有外延生长的超薄金属硅化物。
2.如权利要求1所述的半导体器件，其中，源漏区包括源漏延伸区和重掺杂源漏区。
3.如权利要求1所述的半导体器件，其中，外延生长的超薄金属硅化物与侧墙下方的沟道区接触。
4.如权利要求1所述的半导体器件，其中，外延生长的超薄金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)。
5.如权利要求1所述的半导体器件，其中，衬底为Si、S0I、SiGe或SiC。
6.如权利要求1所述的半导体器件，其中，构成提升源漏的金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)、Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)、Ni(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xCoy(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Ni(Si1-zCz)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zCz)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)。
7.如权利要求1所述的半导体器件，其中，栅极堆叠结构包括栅极介质和栅极，栅极介质包括氧化硅、氮氧化硅或高k材料，栅极包括掺杂多晶硅、金属、金属合金或金属氮化物，提升源漏时对其进行原位n型或p型掺杂。
8.如权利要求1所述的半导体器件，其中，提升源漏为单层或者多层。
9.如权利要求8所述的半导体器件，其中分别构成多层的提升源漏的金属硅化物材质相同或不同。
10.一种半导体器件制造方法，包括：
步骤A、在衬底上形成栅极堆叠结构以及侧墙；
步骤B、在衬底中形成源漏区，源漏区之间构成沟道区；
步骤C、在源漏区中形成外延生长的超薄金属硅化物；
步骤D、在侧墙两侧提升源漏；
步骤E、在提升的源漏上淀积金属薄层；
步骤F、退火并剥除未反应金属薄层，形成金属硅化物的提升源漏。
11.如权利要求10的半导体器件制造方法，其中，依次以栅极堆叠结构和侧墙为掩模，两次注入形成源漏延伸区和重掺杂源漏区构成的源漏区。
12.如权利要求10的半导体器件制造方法，其中，在源漏区上淀积第一金属层，退火使得第一金属层与源漏区中的硅反应并剥除未反应的第一金属层，形成外延生长的超薄金属硅化物并与侧墙下方的沟道区接触。
13.如权利要求12的半导体器件制造方法，其中，第一金属层包括Ni、Co、Pt及其合金，厚度为1至5nm，所形成的外延生长的超薄金属硅化物包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)或Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)。
14.如权利要求10的半导体器件制造方法，其中，步骤D中采用MBE、CVD或ALD形成提升源漏，并对其进行n型或p型原位掺杂。
15.如权利要求10的半导体器件制造方法，其中，步骤D中的提升源漏包括Si、Si1-xGex或Si1-xCx(0＜x＜1)，厚度小于等于10nm。
16.如权利要求15的半导体器件制造方法，其中，步骤E中淀积的金属层包括Ni、Co、Pt及其合金，厚度为1至30nm。
17.如权利要求16的半导体器件制造方法，其中，步骤F中形成的金属硅化物对于Si的提升源漏包括NiSi2-y(0≤y＜1)、Ni1-xPtySi2-y(0＜x＜1，0≤y＜1)、CoSi2-y(0≤y＜1)、Ni1-xCoySi2-y(0＜x＜1，0≤y＜1)，对于SiGe的提升源漏包括Ni(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zGez)2-y(0＜z＜1，0≤y＜1)、Ni1-xCoy(Si1-zGez)2-y(0＜z＜1，0＜x＜1，0≤y＜1)，对于SiC的提升源漏包括Ni(Si1-zCz)2-y(0＜z＜1，0≤y＜1)、Ni1-xPty(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)、Co(Si1-zCz)2-y(0＜z＜1，0≤y＜1)或Ni1-xCoy(Si1-zCz)2-y(0＜z＜1，0＜x＜1，0≤y＜1)
18.如权利要求10的半导体器件制造方法，其中，重复步骤D至步骤F，形成多层金属硅化物的提升源漏。
19.如权利要求18的半导体器件制造方法，其中，分别构成多层的提升源漏的金属硅化物材质相同或不同。
20.如权利要求1的半导体器件制造方法，其中，步骤F中在500至850℃下退火。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110234502.7A CN102938415B (zh) | 2011-08-16 | 2011-08-16 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110234502.7A CN102938415B (zh) | 2011-08-16 | 2011-08-16 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102938415A true CN102938415A (zh) | 2013-02-20 |
| CN102938415B CN102938415B (zh) | 2015-07-08 |
Family
ID=47697300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110234502.7A Active CN102938415B (zh) | 2011-08-16 | 2011-08-16 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102938415B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026195A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 半导体装置与其形成方法 |
| CN109545748A (zh) * | 2018-10-31 | 2019-03-29 | 中国科学院微电子研究所 | 半导体器件与其制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465334B1 (en) * | 2000-10-05 | 2002-10-15 | Advanced Micro Devices, Inc. | Enhanced electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors |
| CN2751443Y (zh) * | 2003-08-15 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 半导体与反相器的结构 |
| CN1983564A (zh) * | 2005-12-06 | 2007-06-20 | 联华电子股份有限公司 | 制作应变硅互补式金属氧化物半导体晶体管的方法 |
| CN101170060A (zh) * | 2006-10-24 | 2008-04-30 | 联华电子股份有限公司 | 硅锗外延层的制造方法 |
| CN102104070A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN102117808A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的场效应晶体管器件及制造方法 |
| CN102136428A (zh) * | 2011-01-25 | 2011-07-27 | 北京大学 | 一种锗基肖特基n型场效应晶体管的制备方法 |
| US8008138B2 (en) * | 2009-11-30 | 2011-08-30 | International Business Machines Corporation | Extremely thin semiconductor on insulator semiconductor device with suppressed dopant segregation |
-
2011
- 2011-08-16 CN CN201110234502.7A patent/CN102938415B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6465334B1 (en) * | 2000-10-05 | 2002-10-15 | Advanced Micro Devices, Inc. | Enhanced electroless deposition of dielectric precursor materials for use in in-laid gate MOS transistors |
| CN2751443Y (zh) * | 2003-08-15 | 2006-01-11 | 台湾积体电路制造股份有限公司 | 半导体与反相器的结构 |
| CN1983564A (zh) * | 2005-12-06 | 2007-06-20 | 联华电子股份有限公司 | 制作应变硅互补式金属氧化物半导体晶体管的方法 |
| CN101170060A (zh) * | 2006-10-24 | 2008-04-30 | 联华电子股份有限公司 | 硅锗外延层的制造方法 |
| US8008138B2 (en) * | 2009-11-30 | 2011-08-30 | International Business Machines Corporation | Extremely thin semiconductor on insulator semiconductor device with suppressed dopant segregation |
| CN102104070A (zh) * | 2009-12-21 | 2011-06-22 | 中国科学院微电子研究所 | 半导体结构及其形成方法 |
| CN102117808A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 具有改善的载流子迁移率的场效应晶体管器件及制造方法 |
| CN102136428A (zh) * | 2011-01-25 | 2011-07-27 | 北京大学 | 一种锗基肖特基n型场效应晶体管的制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026195A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 半导体装置与其形成方法 |
| CN109545748A (zh) * | 2018-10-31 | 2019-03-29 | 中国科学院微电子研究所 | 半导体器件与其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102938415B (zh) | 2015-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9076759B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7919812B2 (en) | Partially depleted SOI field effect transistor having a metallized source side halo region | |
| CN103000675B (zh) | 低源漏接触电阻mosfets及其制造方法 | |
| US9012965B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9425198B2 (en) | Semiconductor device having strain-relaxed buffer layer and method of manufacturing the same | |
| US20070164354A1 (en) | MOS transistor with elevated source and drain structures and method of fabrication thereof | |
| US9159791B2 (en) | Semiconductor device comprising a conductive region | |
| CN103035712B (zh) | 半导体器件及其制造方法 | |
| CN103594506A (zh) | 半导体器件 | |
| CN102881724B (zh) | 多栅晶体管及其制造方法 | |
| US20110062498A1 (en) | Embedded silicon germanium source drain structure with reduced silicide encroachment and contact resistance and enhanced channel mobility | |
| US11757038B2 (en) | Semiconductor memory structure having drain stressor, source stressor and buried gate | |
| US9748336B2 (en) | Semiconductor device including dual-layer source/drain region | |
| KR100864631B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| CN113270370A (zh) | 双掺杂源极/漏极区域及其形成方法 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN102938416A (zh) | 半导体器件及其制造方法 | |
| CN100389501C (zh) | 一种肖特基势垒mos晶体管及其制作方法 | |
| CN102938415B (zh) | 半导体器件及其制造方法 | |
| CN103377944A (zh) | 半导体器件制造方法 | |
| WO2012071814A1 (zh) | 半导体器件及其制造方法 | |
| CN102760762B (zh) | 半导体器件及其制造方法 | |
| KR100597459B1 (ko) | 반도체 소자의 게이트 전극형성방법 | |
| US10886406B1 (en) | Semiconductor structure and method of manufacturing the same | |
| US10600890B2 (en) | Contact to metal gate isolation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |