CN102104070A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN102104070A
CN102104070A CN2009102438043A CN200910243804A CN102104070A CN 102104070 A CN102104070 A CN 102104070A CN 2009102438043 A CN2009102438043 A CN 2009102438043A CN 200910243804 A CN200910243804 A CN 200910243804A CN 102104070 A CN102104070 A CN 102104070A
Authority
CN
China
Prior art keywords
semiconductor structure
dielectric layer
gate dielectric
containing metal
oxygen containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102438043A
Other languages
English (en)
Other versions
CN102104070B (zh
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yandong Microelectronic Co., Ltd.
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 200910243804 priority Critical patent/CN102104070B/zh
Publication of CN102104070A publication Critical patent/CN102104070A/zh
Application granted granted Critical
Publication of CN102104070B publication Critical patent/CN102104070B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提出一种半导体结构，包括：衬底；形成在所述衬底之上的栅堆叠，其中，所述栅堆叠包括高K栅介质层和含氧的金属栅极；形成在所述栅堆叠两侧的一个或多个侧墙；和形成在所述衬底之中的源极和漏极。本发明实施例通过替换栅工艺形成的含氧的金属栅极不仅可以减小PMOS管的阈值电压，并且还不受器件栅宽的限制。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术及制造领域，特别涉及一种用于调整阈值电压的含氧替换栅的半导体结构及其形成方法。
背景技术
随着半导体技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。更小的纳米工艺集成电路核心技术的应用已经成为集成电路发展的必然趋势，也是国际上主要半导体公司和研究组织竞相研发的课题之一。以“高k/金属栅(HKMG)”技术为核心的CMOS器件栅工程研究是更其中最有代表性的核心工艺，与之相关的材料、工艺及结构研究已在广泛的进行中。
对于NMOS管和PMOS管来说，目前先进的高k/金属栅CMOS技术需要具有不同有效功函数(work function)的金属栅极。但是，由于再高温激活期间，高温会导致高k栅介质层(如HfO2)中的氧元素空缺，从而会显著地提高PMOS管的阈值电压Vt。因此，为了克服该缺陷，现有技术中提出了通过氧化处理为高k栅介质层提供氧元素的技术，从而恢复PMOS管的功函数。现有技术发表在Cartier E等人的文章中：“pFET Vt control withHfO2/TiN/poly-Si gate stack using a lateral oxygenation process”，2009Symposium on VLSI Technology，3A5，2009年6月。如图1所示，为现有技术中S/D激活之后经过氧化处理和未经过氧化处理的对比图。从图1中可以看出，在S/D激活之后通过氧化处理恢复PMOS管的功函数。
如图2所示，为现有技术中的侧向氧化处理的示意图，从图中可以看出从栅堆叠(包括多晶硅栅和栅介质层)的侧墙两侧注入O2以进行侧向氧化处理，从而可以恢复PMOS管的功函数，减小PMOS管的阈值电压。
但是侧向氧化处理的效果依赖于器件的栅宽，如果栅宽太大则侧向氧化处理的效果就会显著降低，因此需要一种新的氧化处理方式使其不仅能够减小PMOS管的阈值电压，而且还不受器件栅宽的限制。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中侧向氧化处理受器件栅宽的限制的缺陷。
为达到上述目的，本发明一方面提出一种半导体结构，包括：衬底；形成在所述衬底之上的栅堆叠，其中，所述栅堆叠包括高K栅介质层和含氧的金属栅极；形成在所述栅堆叠两侧的一个或多个侧墙；和形成在所述衬底之中的源极和漏极。
在本发明的一个实施例中，所述栅堆叠还包括位于所述高K栅介质层和含氧的金属栅极之间的一层或多层中间层。其中，中间层中包括TiN、TaN或直接形成在所述高K栅介质层上的Al2O3层。在本发明的一个实施例中，Al2O3层厚度约为0.2-1.5nm。
在本发明的一个实施例中，所述栅堆叠还包括位于所述含氧的金属栅极之上的金属层。
在本发明的一个实施例中，所述含氧的金属栅极包括Ni、W、Mo或Co。
在本发明的一个实施例中，所述栅堆叠通过替换栅工艺形成。
本发明还提出了一种形成半导体结构的方法，包括以下步骤：形成衬底；在所述衬底之上形成高K栅介质层，并在所述高K栅介质层之上形成伪栅极；在所述高K栅介质层和伪栅极的两侧形成一个或多个侧墙；在所述衬底之中形成源极和漏极；形成层间介质层；和去除所述伪栅极，形成含氧的金属栅极并进行退火处理。
在本发明的一个实施例中，在形成含氧的金属栅极之后，还包括：进行低于650度的退火处理。
在本发明的一个实施例中，还包括：在去除所述伪栅极的同时去除所述高K栅介质层，且在形成含氧的金属栅极之前再形成新的高k栅介质层。
在本发明的一个实施例中，还包括：在所述高K栅介质层和含氧的金属栅极之间形成一层或多层中间层。其中，所述中间层中包括TiN、TaN或直接在所述高K栅介质层上的Al2O3层。在本发明的一个实施例中，所述Al2O3层厚度约为0.2-1.5nm。
在本发明的一个实施例中，还包括：在所述含氧的金属栅极之上形成金属层。
在本发明的一个实施例中，所述含氧的金属栅极包括Ni、W、Mo或Co。在本发明的一个实施例中，所述栅介质层为高k介质。
本发明实施例通过替换栅(Replacement)工艺形成的含氧的金属栅极不仅可以减小PMOS管的阈值电压，并且还不受器件栅宽的限制。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为现有技术中S/D激活之后经过氧化处理和未经过氧化处理的对比图；
图2为现有技术中的侧向氧化处理的示意图；
图3为本发明实施例的半导体结构的示意图；
图4-9为本发明实施例形成上述半导体结构的方法的中间步骤的示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明主要在于，通过替换栅工艺形成的含氧的金属栅极达到减小PMOS管的阈值电压的目的，从而可以避免受到器件栅宽的限制的问题。
如图3所示，为本发明实施例的半导体结构的示意图，该半导体结构包括衬底100，形成在衬底100之上的栅堆叠，该栅堆叠包括栅介质层110和含氧的金属栅极120，如Ni、W、Mo、Co或其他适合的金属，形成在栅堆叠两侧的一个或多个侧墙(图中仅示出了一个侧墙)，例如SiN，和形成在衬底100之中的源极和漏极140。其中，该衬底100可包括任何半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI(绝缘体上硅)、碳化硅、砷化镓或者任何III/V族化合物半导体。在本发明的一个实施例中，栅介质层110为高k值栅介质。
在本发明的一个实施例中，栅堆叠还可包括位于栅介质层110和含氧的金属栅极120之间的一层或多层中间层(图中未示出)，即在本发明中栅介质层110和含氧的金属栅极120之间既可以是直接接触也可以通过中间层接触。这中间层可以包括下面任意一种：金属层(TiN、TaN等)和直接在栅介质层110上的Al2O3。在本发明的一个实施例中，如使用Al2O3，它需要和栅介质110层直接接触，它的厚度一般约为0.2-1.5nm。直接和高K栅介质层110接触的Al2O3能形成偶极子，改变功函数，从而降低PMOS管的阈值电压Vt。
在本发明的另一个实施例中，栅堆叠还包括位于含氧的金属栅极120之上的金属层(图中未示出)，该金属层可采用与含氧的金属栅极120不同的金属。
在上述实施例中，该半导体结构还包括位于源极和漏极140之上的金属硅化物(silicide)层150，以及层间介质层(ILD)160。
为了更清楚的理解本发明提出的上述半导体结构，本发明还提出了形成上述半导体结构的方法的实施例，需要注意的是，本领域技术人员能够根据上述半导体结构选择多种工艺进行制造，例如不同类型的产品线，不同的工艺流程等等，但是这些工艺制造的半导体结构如果采用与本发明上述结构基本相同的结构，达到基本相同的效果，那么也应包含在本发明的保护范围之内。为了能够更清楚的理解本发明，以下将具体描述形成本发明上述结构的方法及工艺，还需要说明的是，以下步骤仅是示意性的，并不是对本发明的限制，本领域技术人员还可通过其他工艺实现。
如图4-9所示，为本发明实施例形成上述半导体结构的方法的中间步骤的示意图，形成上述半导体结构的方法包括：
步骤1，形成衬底100，例如形成硅衬底。
步骤2，如图4所示，在衬底100之上形成栅介质层110，该栅介质层110为高k值的介质，并在栅介质层110之上形成伪栅极180，以及形成在栅介质层110和伪栅极180两侧的侧墙130，及伪栅极180之上的覆盖层170。在本发明的实施例中，侧墙130和覆盖层170均为SiN。
步骤3，形成源极和漏极140。可选地，还可以形成源极和漏极140之上的金属硅化物层150，如图5所示。
步骤4，淀积层间介质层160，例如SiO2，如图6所示。
步骤5，进行化学机械抛光(CMP)并停止在覆盖层170之上，如图7所示。
步骤6，去除覆盖层170，如图8所示。
步骤7，去除伪栅极180，如图9所示。可选择地，也可同时去除栅介质层110，并在形成含氧的金属栅极之前再形成新的高k栅介质层110。
步骤8，形成含氧的金属栅极120，金属栅极120如Ni、W、Mo、Co或其他适合的金属，如图3所示。当然如果在步骤7中也去除了栅介质层110，则在该步骤中还需要再次生成新的栅介质层110。
在本发明的一个实施例中，还可在栅介质层110和含氧的金属栅极120之间形成一层或多层中间层。这中间层可以包括下面任意一种：金属层(TiN、TaN等)和直接在栅介质层110上的Al2O3。在本发明的一个实施例中，如使用Al2O3，它需要和栅介质层110直接接触，它的厚度约为0.2-1.5nm。
在其他实施例中，还可在含氧的金属栅极120之上形成金属层。
步骤9，进行低于650度的退火处理。含氧的金属栅极120的氧元素将在垂直方向扩散到栅介质层110，所以可以不受栅宽的限制。
本发明实施例通过替换栅工艺形成的含氧的金属栅极来给栅介质层提供氧元素，可以减小PMOS管的阈值电压，并且还不受器件栅宽的限制。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (15)

1.一种半导体结构，其特征在于，包括：
衬底；
形成在所述衬底之上的栅堆叠，其中，所述栅堆叠包括高K栅介质层和含氧的金属栅极；
形成在所述栅堆叠两侧的一个或多个侧墙；和
形成在所述衬底之中的源极和漏极。
2.如权利要求1所述的半导体结构，其特征在于，所述栅堆叠还包括位于所述高K栅介质层和含氧的金属栅极之间的一层或多层中间层。
3.如权利要求2所述的半导体结构，其特征在于，所述中间层中包括TiN、TaN或直接形成在所述高K栅介质层上的Al2O3层。
4.如权利要求3所述的半导体结构，其特征在于，所述Al2O3层厚度约为0.2-1.5nm。
5.如权利要求1-4任一项所述的半导体结构，其特征在于，所述栅堆叠还包括位于所述含氧的金属栅极之上的金属层。
6.如权利要求1-4任一项所述的半导体结构，其特征在于，所述含氧的金属栅极包括Ni、W、Mo或Co。
7.如权利要求1-4任一项所述的半导体结构，其特征在于，所述栅堆叠通过替换栅工艺形成。
8.一种形成半导体结构的方法，其特征在于，包括以下步骤：
形成衬底；
在所述衬底之上形成高K栅介质层，并在所述高K栅介质层之上形成伪栅极；
在所述高K栅介质层和伪栅极的两侧形成一个或多个侧墙；
在所述衬底之中形成源极和漏极；
形成层间介质层；
去除所述伪栅极，形成含氧的金属栅极；和
进行退火处理。
9.如权利要求8所述的形成半导体结构的方法，其特征在于，所述进行退火处理包括：进行低于650度的退火处理。
10.如权利要求8所述的形成半导体结构的方法，其特征在于，还包括：在去除所述伪栅极的同时去除所述高K栅介质层，并在形成含氧的金属栅极之前再形成新的高k栅介质层。
11.如权利要求8所述的形成半导体结构的方法，其特征在于，还包括：
在所述高K栅介质层和含氧的金属栅极之间形成一层或多层中间层。
12.如权利要求11所述的半导体结构，其特征在于，所述中间层中包括TiN、TaN或直接在所述高K栅介质层上的Al2O3层。
13.如权利要求12所述的半导体结构，其特征在于，所述Al2O3层厚度约为0.2-1.5nm。
14.如权利要求8-13任一项所述的形成半导体结构的方法，其特征在于，还包括：
在所述含氧的金属栅极之上形成金属层。
15.如权利要求8-13任一项所述的形成半导体结构的方法，其特征在于，所述含氧的金属栅极包括Ni、W、Mo或Co。
CN 200910243804 2009-12-21 2009-12-21 半导体结构及其形成方法 Active CN102104070B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910243804 CN102104070B (zh) 2009-12-21 2009-12-21 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910243804 CN102104070B (zh) 2009-12-21 2009-12-21 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102104070A true CN102104070A (zh) 2011-06-22
CN102104070B CN102104070B (zh) 2013-08-28

Family

ID=44156717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910243804 Active CN102104070B (zh) 2009-12-21 2009-12-21 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102104070B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102427030A (zh) * 2011-11-29 2012-04-25 上海华力微电子有限公司 一种高k和金属栅极的制作方法
CN102856203A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN102931085A (zh) * 2011-08-10 2013-02-13 中国科学院微电子研究所 半导体器件及其制造方法
CN102938415A (zh) * 2011-08-16 2013-02-20 中国科学院微电子研究所 半导体器件及其制造方法
CN102983156A (zh) * 2011-09-06 2013-03-20 联华电子股份有限公司 金属栅极结构及其工艺
CN102983104A (zh) * 2011-09-07 2013-03-20 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN103137460A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 一种分子尺度界面SiO2的形成和控制方法
CN103645614A (zh) * 2013-12-12 2014-03-19 中国科学院微电子研究所 一种改善用于Al2O3介质上的光刻工艺的方法
CN103928331A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
WO2015054926A1 (zh) * 2013-10-15 2015-04-23 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN104701177A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060571B1 (en) * 2004-02-13 2006-06-13 Advanced Micro Devices, Inc. Semiconductor device with metal gate and high-k tantalum oxide or tantalum oxynitride gate dielectric
JP4792716B2 (ja) * 2004-07-06 2011-10-12 日本電気株式会社 半導体装置およびその製造方法
US8138076B2 (en) * 2008-05-12 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. MOSFETs having stacked metal gate electrodes and method

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856203B (zh) * 2011-06-29 2015-04-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN102856203A (zh) * 2011-06-29 2013-01-02 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN102931085A (zh) * 2011-08-10 2013-02-13 中国科学院微电子研究所 半导体器件及其制造方法
CN102938415A (zh) * 2011-08-16 2013-02-20 中国科学院微电子研究所 半导体器件及其制造方法
CN102983156A (zh) * 2011-09-06 2013-03-20 联华电子股份有限公司 金属栅极结构及其工艺
CN102983104A (zh) * 2011-09-07 2013-03-20 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN102983104B (zh) * 2011-09-07 2015-10-21 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
CN103137460A (zh) * 2011-11-23 2013-06-05 中国科学院微电子研究所 一种分子尺度界面SiO2的形成和控制方法
CN102427030A (zh) * 2011-11-29 2012-04-25 上海华力微电子有限公司 一种高k和金属栅极的制作方法
CN103928331A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
CN103928331B (zh) * 2013-01-11 2016-08-10 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
WO2015054926A1 (zh) * 2013-10-15 2015-04-23 中国科学院微电子研究所 一种mosfet结构及其制造方法
CN104701177A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104701177B (zh) * 2013-12-10 2018-07-10 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN103645614A (zh) * 2013-12-12 2014-03-19 中国科学院微电子研究所 一种改善用于Al2O3介质上的光刻工艺的方法

Also Published As

Publication number Publication date
CN102104070B (zh) 2013-08-28

Similar Documents

Publication Publication Date Title
CN102104070B (zh) 半导体结构及其形成方法
CN102117808B (zh) 具有改善的载流子迁移率的场效应晶体管器件及制造方法
Auth et al. 45nm high-k+ metal gate strain-enhanced transistors
US9190409B2 (en) Replacement metal gate transistor with controlled threshold voltage
US9012283B2 (en) Integrated circuit (IC) chip having both metal and silicon gate field effect transistors (FETs) and method of manufacture
US8941184B2 (en) Low threshold voltage CMOS device
US8232188B2 (en) High-K metal gate electrode structures formed by separate removal of placeholder materials using a masking regime prior to gate patterning
US20140361380A1 (en) Method of manufacturing semiconductor device
CN102194693B (zh) 一种半导体器件及其制造方法
US8420490B2 (en) High-performance semiconductor device and method of manufacturing the same
TWI278065B (en) Closed loop CESL high performance CMOS devices
CN102110650A (zh) 一种半导体器件及其制造方法
US20080096338A1 (en) Methods and devices employing metal layers in gates to introduce channel strain
CN102299156A (zh) 一种半导体器件及其制造方法
CN102064176A (zh) 一种半导体器件及其制造方法
CN102388451A (zh) 沉积半导体合金之前通过减少图案化不均匀性减少阈值调整半导体合金的厚度变化
EP3140858B1 (en) Method for fabricating a semiconductor device including fin relaxation, and related structures
CN102956454A (zh) 一种半导体结构及其制造方法
CN102299155A (zh) 一种半导体器件及其制造方法
CN101000928A (zh) 薄硅单扩散场效应晶体管及其制造方法
CN102110689A (zh) 一种半导体器件及其制造方法
US8138052B2 (en) Metal high dielectric constant transistor with reverse-T gate
Liao et al. Stack gate technique for dopingless bulk FinFETs
US9418995B2 (en) Method and structure for transistors using gate stack dopants with minimal nitrogen penetration
US20100047993A1 (en) Integration of high-k metal-gate stack into direct silicon bonding (dsb) hybrid orientation technology (hot) pmos process flow

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING YANDONG MICROELECTRNIC CO.,LTD.

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150716

Address after: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee after: Beijing Yandong Microelectronic Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 100020 West eight rooms, dongzhimenwai, Chaoyang District, Beijing

Patentee after: Beijing Yandong Microelectronic Co., Ltd.

Address before: 100015 Beijing city Chaoyang District Dongzhimen West eight room Wanhong No. 2 West Street

Patentee before: Beijing Yandong Microelectronic Co., Ltd.