CN102856203B

CN102856203B - Mos晶体管及其形成方法

Info

Publication number: CN102856203B
Application number: CN201110180765.4A
Authority: CN
Inventors: 三重野文健
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-06-29
Filing date: 2011-06-29
Publication date: 2015-04-29
Anticipated expiration: 2031-06-29
Also published as: CN102856203A

Abstract

一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；沿所述开口在半导体衬底内形成凹槽；在所述凹槽内形成半导体填充层；形成填充满所述开口的栅极结构，本发明还提供采用上述方法的CMOS晶体管的形成方法，以及相应的MOS晶体管和CMOS晶体管，通过本发明可以降低PMOS晶体管的阈值电压。

Description

MOS晶体管及其形成方法

技术领域

本发明涉及半导体领域，特别涉及MOS晶体管及其形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小。在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。

为避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用栅极替代(replacement gate)工艺制作。在该工艺中，在源漏区注入前，在待形成的栅极位置首先形成由多晶硅构成的牺牲栅，以所述牺牲栅为掩膜形成位于所述牺牲栅两侧的源、漏区。而在形成源漏区之后，会移除所述牺牲栅并在牺牲栅的位置形成栅极开口，之后，再在所述栅极开口中依次填充高K栅介电层与金属栅极。由于金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。

在实际应用中，PMOS晶体管与NMOS晶体管的器件特性并不相同，因此其栅极结构需要基于不同的阈值电压需求进行设计。因此，在采用所述栅极替代工艺制作CMOS晶体管时，需要分别形成PMOS晶体管与NMOS晶体管的栅极，即，CMOS晶体管制作工艺需要进行两次栅极替换工艺，以实现牺牲栅的替换。

美国专利US6171910公开了一种采用栅极替换工艺制作CMOS晶体管的方法。参考图1至图5，示出了该制作方法的部分流程。

如图1所示，提供半导体衬底101，在所述半导体衬底101上的PMOS区103与NMOS区105分别形成牺牲栅极结构107与源漏区，所述牺牲栅极结构包括伪栅介电层109、牺牲栅111以及硬掩膜层113。

如图2所示，在所述半导体衬底101上形成介电保护层115，平坦化所述介电保护层115，直至露出牺牲栅111表面。

如图3所示，在所述半导体衬底101上形成第一光刻胶层117，图形化所述第一光刻胶层117，露出PMOS区103的牺牲栅表面，之后，移除所述牺牲栅以形成第一栅极开口119。

如图4所示，在所述第一栅极开口中填充栅介电材料与金属栅极材料；之后，进行平坦化，在所述第一栅极开口保留的金属栅极材料构成PMOS晶体管的栅极，栅介电材料构成栅介电层；同时，所述平坦化处理使得NMOS区105上牺牲栅极结构107中的牺牲栅111表面露出。

如图5所示，接下来进行类似于PMOS晶体管栅极的形成工艺来制作NMOS晶体管的栅极。

但是通过上述方法所形成的CMOS晶体管的阈值电压比较大，一种减小阈值电压的方法是，在栅介电层和栅电极层之间形成功能金属层，但是通过这种方法形成的CMOS晶体管的阈值电压仍然不够小。

发明内容

本发明解决的问题是提供一种晶体管形成方法，降低PMOS晶体管的阈值电压。

为解决上述问题，本发明的实施例提供一种晶体管形成方法，包括：

提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；

沿所述开口在半导体衬底内形成凹槽；

在所述凹槽内形成半导体填充层；形成填充满所述开口的栅极结构。

可选地，所述半导体填充层的厚度等于所述凹槽的深度。

可选地，所述半导体衬底包括n型掺杂阱，以及位于所述n型掺杂阱内的p型源区和漏区，所形成的半导体填充层为n型填充层。

可选地，所述半导体衬底是晶体取向为(100)的硅衬底。

可选地，采用湿法刻蚀工艺沿所述开口刻蚀半导体衬底，所述刻蚀停止在晶体取向为(111)的晶面，并且通过刻蚀时间控制所形成的凹槽的深度，形成具有锯齿状侧壁侧壁，且两端浅、中间深的凹槽，所述湿法刻蚀工艺选用的试剂包括四甲基氢氧化铵和表面活性剂。可选地，所述四甲基氢氧化铵的浓度是25wt％。

可选地，所述活性剂是聚乙二醇辛基苯基醚，所述聚乙二醇辛基苯基醚的浓度是0.1vol.％。

可选地，采用氢氧化钾或水合肼沿所述开口刻蚀半导体衬底，在半导体衬底内形成凹槽。

可选地，采用干法刻蚀工艺沿所述开口刻蚀半导体衬底，在半导体衬底内形成凹槽。

可选地，沿所述开口在半导体衬底内形成凹槽，所述凹槽的深度小于20nm。

可选地，沿所述开口在半导体衬底内形成凹槽，所述凹槽的深度为9-11nm。

可选地，所述n型填充层的材料是n型的Si_xGe_y。

可选地，所述n型填充层的材料是n型的Si_xGe_y，其中x∶y的范围是50-90∶50-10。

可选地，在所述凹槽内形成n型填充层后，进行退火处理，所述退火处理的温度是600-800摄氏度。

可选地，所述退火处理的温度是650-750摄氏度，退火时长是30-60分钟。

可选地，还包括：在所述凹槽内形成n型填充层后，进行激光退火处理，所述激光退火的温度是900-1100摄氏度，退火时长是0.1-0.5秒。

可选地，n型填充层的材料是Si_xGe_y。

可选地，所述n型的Si_xGe_y的掺杂离子是As、P、Sb中的任意一种。

可选地，在所述凹槽内形成n型填充层后，采用稀氢氟酸去除n型填充层表面的氧化层。

可选地，还包括，在所述n型填充层表面形成覆盖层。

可选地，所述覆盖层的材料是硅。

相应地，本发明实施例还提供一种CMOS晶体管形成方法，所述CMOS晶体管形成方法采用上述MOS晶体管形成方法。

本发明的实施例所提供的CMOS晶体管形成方法包括：

提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；

在所述半导体衬底表面形成介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开口；

沿所述开口在半导体衬底内形成凹槽；

在所述凹槽内形成n型填充层；

形成填充满所述开口的栅极结构。

可选地，在形成所述n型填充层后，在NMOS区域形成暴露半导体衬底的开口，然后在位于NMOS区域的开口和位于PMOS区域的开口的表面形成高k介质层。

可选地，对所述高k介质层进行退火处理，所述退火处理的温度为600-700摄氏度，所述退火处理的时长为1小时。

相应地，本发明的实施例还提供通过本发明的实施例所提供MOS晶体管形成方法所形成的MOS晶体管，包括：

半导体衬底；位于所述半导体衬底表面的介质层，所述介质层具有暴露半导体衬底的开口；

沿所述开口刻蚀半导体衬底所形成的凹槽；位于所述凹槽内的半导体填充层；

填充满所述开口的栅极结构。

相应地，本发明的实施例还提供通过本发明的实施例所提供CMOS晶体管形成方法所形成的CMOS晶体管，包括：

半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；

位于所述半导体衬底表面的介质层，所述介质层具有位于PMOS区域的开口，所述开口暴露半导体衬底；

沿位于PMOS区域的开口刻蚀半导体衬底所形成的凹槽；

位于所述凹槽内的n型填充层；填充满所述开口的栅极结构。

与现有技术相比，本发明具有以下优点：本发明的实施例在位于PMOS区域的半导体衬底内形成n型填充层，所述n型填充层位于沟道区，并且可以改变沟道区的原子排布结构，从而可以改变载流子在沟道区的迁移率，并因此减小PMOS晶体管的阈值电压；

进一步，本发明的实施例对所形成的n型填充层进行退火处理，半导体衬底中的掺杂离子在退火处理中进行扩散，所述扩散会对沟道区造成影响，调整沟道区的掺杂浓度，从而进一步减小PMOS晶体管的阈值电压；

进一步，在本发明的实施例中，所述半导体衬底为晶体取向为(100)的硅衬底，并且通过选择合适的刻蚀溶液，使得在刻蚀半导体衬底，形成凹槽的步骤中半导体衬底内形成中间深、两端浅的具有sigma形状的凹槽，并且后续形成的n型填充层也具有sigma形状，具有sigma形状的n型填充层降低PMOS晶体管的阈值电压的功能尤为明显。

附图说明

图1至图5是采用栅极替换工艺制作CMOS晶体管的剖面结构示意图；

图6是本发明的实施例所提供的MOS晶体管的形成方法的流程示意图；

图7至图13是本发明的实施例所提供的MOS晶体管的形成方法的剖面结构示意图；

图14是本发明的实施例所提供的CMOS晶体管的形成方法的流程示意图；

图15至图19是本发明的实施例所提供的CMOS晶体管的形成方法的剖面结构示意图。

具体实施方式

由背景技术得知，现有的CMOS晶体管的阈值电压不够小，发明人针对上述问题进行研究，在本发明中提出一种MOS晶体管及其形成方法，本发明所提供的MOS晶体管及其形成方法可以减小PMOS晶体管的阈值电压。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

需要说明的是，本发明所提供的MOS晶体管的形成方法既适用于NMOS晶体管，又适用于PMOS晶体管，本发明示意性地以PMOS晶体管为例，对本发明进行阐述，对于NMOS晶体管，只需要改变半导体填充层的制作工艺。

图6是本发明的一个实施例所提供的MOS晶体管的形成方法的流程示意图，包括：

步骤S10，提供半导体衬底；

步骤S20，在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；

步骤S30，沿所述开口在半导体衬底内形成凹槽；

步骤S40，在所述凹槽内形成半导体填充层；

步骤S50，形成填充满所述开口的栅极结构。

参考图6和图7，执行步骤S10，提供半导体衬底20。

在本实施例中，所述半导体衬底20内形成有n型阱、位于n型阱内的p型源区和漏区，所述p型源区和漏区包括p型的浅掺杂源、漏区和p型重掺杂源、漏区，以及替代栅。

作为一个可选实施例，所述半导体衬底20是晶体取向为(100)的硅衬底。

参考图6和图8，执行步骤S20，在所述半导体衬底20表面形成介质层21，所述介质层21具有暴露半导体衬底20的开口22。

本实施例中，先形成覆盖所述替代栅的介质层21，然后去除替代栅，形成所述开口22。因为去除替代栅的工艺已为本领域技术人员所熟知，在此不再详述。

参考图6和图9，执行步骤S30，沿所述开口22在半导体衬底20内形成凹槽23。

作为一个实施例，所述半导体衬底20是晶体取向为(100)的硅衬底，采用湿法刻蚀工艺沿所述开口22刻蚀半导体衬底20，所述湿法刻蚀工艺选用的试剂包括四甲基氢氧化铵(TMAH，tetra metyl ammonium hydroxide)和表面活性剂，所述湿法刻蚀工艺沿所述开口22在半导体衬底20内，沿各个方向刻蚀半导体衬底20，同时所述试剂对硅衬底具有刻蚀选择性，刻蚀可以停止在p型掺杂区内，晶体取向为(111)的晶面，所以如图10所示，在本实施例中，刻蚀所形成的凹槽23具有锯齿状的侧壁，所述侧壁全部或者部分位于浅掺杂区，或者全部或者部分位于重掺杂的源、漏区，并且所述凹槽23的深度是中间深、两端浅，下文中所提及的凹槽23的深度如无特别说明，指的是中间的深度，其中晶面I为晶体取向(111)的晶面，晶面II为晶体取向为(100)的晶面。与此同时，可以通过控制刻蚀的时间控制所形成的凹槽23的深度。

作为一个实施例，所采用的四甲基氢氧化铵的浓度是25wt％，所采用的表面活性剂是浓度为0.1vol.％的聚乙二醇辛基苯基醚(triton X-100)。所采用的表面活性剂有助于增强刻蚀的选择性。

作为一个实施例，采用氢氧化钾或水合肼沿所述开口刻蚀半导体衬底20，在半导体衬底20内形成凹槽23，但是采用氢氧化钾或水合肼进行刻蚀时，不具有刻蚀选择性，形成的凹槽23形状为U形。

作为一个实施例，还可以采用干法刻蚀工艺沿所述开口刻蚀半导体衬底20，在半导体衬底20形成凹槽23。

因为所形成的凹槽23的深度等于后续形成的n型填充层的厚度，所形成的n型填充层的厚度越大，对沟道区的应力效应也越大，但于此同时，n型填充层与半导体衬底之间的晶格不匹配程度也越严重，所以需要合理设计所形成的凹槽23的深度。为此发明人经过大量的实验研究发现，以寻找一个合适的凹槽深度，使得既可以满足应力效应的要求，又可以满足晶格匹配度的要求。

作为一个实施例，所述凹槽23的深度小于20nm。

作为一个实施例，所述凹槽23的深度为9-11nm，比如在一个实施例中，所述凹槽23的深度为10nm。

参考图6和图11，执行步骤S40，在所述凹槽23内形成n型填充层24。

在本实施例中采用选择性外延工艺形成所述n型填充层24。

作为一个实施例，所述n型填充层24的材料是n型的Si_xGe_y，其中x与y的比值可以根据工艺需要进行设置，在本实施例中，x∶y的范围是50-90∶50-10。所述n型填充层24的掺杂离子是As、P、Sb中的任意一种。

研究表明，在沟道区掺入锗离子可以使阈值电压降低500mV，而不会增加栅介质层的等效厚度。进一步的研究表明，通过调节栅堆叠与沟道界面处的锗含量可以改变能带的结构，从而可以很好地调节PMOS晶体管的阈值电压。同时，在所述凹槽23内形成n型填充层24后，所述n型填充层24会对沟道区产生应力，从而改变沟道区原子排布的结构，并因此降低PMOS晶体管的阈值电压。

在形成n型填充层24的步骤中，受工艺环境的影响，在所述n型填充层24表面可能会形成氧化层，在本发明的一个实施例中，采用稀氢氟酸去除n型填充层24表面的氧化层。

在本发明的可选实施例中还包括对所形成的n型填充层24进行退火处理，所述退火处理可以促进n型填充层24中的锗离子进行扩散，锗离子的扩散会增强应力效应，从而会进一步降低PMOS晶体管的阈值电压；此外，所述退火处理还可以提高n型填充层24的结晶态的稳定性。但是如果退火处理的工艺条件不恰当，可能会造成锗扩散不足，或者过度，如果锗扩散过度，比如进入源、漏区，从而不利于降低PMOS晶体管的阈值电压。所以需要选择恰当的退火工艺。

作为一个实施例，所述退火处理的温度是600-800摄氏度。

作为一个实施例，所述退火处理的温度是650-750摄氏度，退火时长是30-60分钟。

作为一个实施例，所述退火处理采用的是激光退火处理，所述激光退火处理的温度是900-1100摄氏度，比如1000摄氏度，退火时长是0.1-0.5秒。

在本发明的实施例中，所述n型填充层24的厚度等于所形成的凹槽23的深度，作为一个实施例，凹槽23的深度小于10nm，n型填充层24的厚度小于10nm。作为另外一个实施例，所述凹槽23的深度为11nm，n型填充层24的厚度为11nm。

在本发明的可选实施例中，还包括在所述n型填充层24表面形成覆盖层，所述覆盖层的材料是硅，所述n型填充层24可以对覆盖层产生应力，从而进一步降低阈值电压。

请参考图10，如前文所述，作为一个实施例，所述半导体衬底20是晶体取向为(100)的硅衬底，采用包括四甲基氢氧化铵(TMAH，tetra metylammonium hydroxide)和表面活性剂的试剂沿所述开口22对半导体衬底20进行刻蚀，所述试剂对硅衬底具有刻蚀选择性，刻蚀可以停止在p型掺杂区内晶体取向为(111)的表面，如图10所示，刻蚀所形成的凹槽23具有锯齿状的侧壁。在该实施例中，如图12所示，后续形成的n型填充层24具有锯齿状的侧壁，因为所形成的凹槽23中间深、两端浅，所以所形成的n型填充层24表面的两端各有一个凸起，并且图12中所示的n型填充层24具有锯齿状的侧壁，即n型填充层24的侧壁有延伸到源、漏区，所以n型填充层24的宽度比较大，所以对沟道区的应力效应更好。发明人经过大量的实验发现，具有如图12所示的剖面结构的n型填充层24在降低PMOS晶体管的阈值电压方面有更为明显的效果。

参考图6和图13，执行步骤S50，形成填充满所述开口22的栅极结构。

形成填充满所述开口22的栅极结构的步骤包括：在形成所述填充层24之后，形成覆盖所述开口22的高k介质层，并对所述高k介质层进行退火处理，在一个实施例中，所述退火处理的温度为600-700摄氏度，比如650摄氏度，所述退火处理的时长为1小时。

所述栅极结构可以是包括高k介质层和金属栅的双层结构，也可以是多层堆叠结构，比如在一个实施例中，所述栅极结构还包括形成在高k介质层25表面的功能金属层，形成在功能金属层表面的扩散阻挡层，以及形成在扩散阻挡层表明的金属栅。因为栅极结构的形成工艺已为本领域技术人员所熟知，在此不再赘述。

相应地，请参考图13，本发明还提供通过上述方法所形成的MOS晶体管，包括：半导体衬底20；位于所述半导体衬底20表面的介质层21；所述介质层21与栅极相对应的开口；沿位于所述开口刻蚀半导体衬底20所形成的凹槽；位于所述凹槽内的半导体填充层24；填充满所述开口的栅极结构。

相应地，本发明的实施例还提供CMOS晶体管的形成方法，所述CMOS晶体管的形成方法采用上述PMOS晶体管的形成方法。

图14是本发明的一个实施例所提供的CMOS晶体管的形成方法的流程示意图，包括：

步骤S101，提供半导体衬底，所述半导体衬底具有NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；

步骤S102，在所述半导体衬底表面形成介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开口；

步骤S103，沿所述开口在半导体衬底内形成凹槽；

步骤S104，在所述凹槽内形成n型填充层；

步骤S105，形成填充满所述开口的栅极结构。

参考图14和图15，执行步骤S101，提供半导体衬底200，所述半导体衬底200分为NMOS区域A和PMOS区域B，以及隔离相邻NMOS区域A和PMOS区域B的隔离结构。

本实施例中，相邻区域之间以浅沟槽隔离结构隔开，所述NMOS区域A包括形成于半导体衬底200内的p型掺杂阱，以及位于p型掺杂阱内n型的源、漏区，形成于半导体衬底表面的替代栅；所述PMOS区域B包括形成于半导体衬底内的n型掺杂阱，以及位于n型掺杂阱内的p型源、漏区，形成于半导体衬底表面的替代栅。

作为一个可选实施例，所述半导体衬底200是晶体取向为(100)的硅衬底。

参考图14和图16，执行步骤S102，在所述半导体衬底200表面形成介质层210，所述介质层210具有暴露位于PMOS区域B的半导体衬底200的开口220，所述开口220的位置与后续形成的栅极结构的位置相对应。

本实施例中，先形成覆盖所述替代栅的介质层210，然后去除位于PMOS区域B的替代栅，形成所述开口220。因为去除替代栅的工艺已为本领域技术人员所熟知，在此不再详述。

参考图14和图17，执行步骤S103，沿所述开口220在半导体衬底200内形成凹槽23。

作为一个实施例，所述半导体衬底200是晶体取向为(100)的硅衬底，采用湿法刻蚀工艺沿所述开口220刻蚀半导体衬底200，所述湿法刻蚀工艺选用的试剂包括四甲基氢氧化铵(TMAH，tetra metyl ammonium hydroxide)和表面活性剂，所述试剂对硅衬底具有刻蚀选择性，刻蚀可以停止在p型掺杂区内，晶体取向为(111)的表面，所以如图10所示，在本实施例中，刻蚀所形成的凹槽23具有锯齿状的侧壁，所述侧壁全部或者部分位于浅掺杂区，或者全部或者部分位于重掺杂的源、漏区，并且所述凹槽23的深度是中间深、两端浅，下文中所提及的凹槽23的深度如无特别说明，指的是中间的深度，其中晶面I为晶体取向(111)的晶面，晶面II为晶体取向为(100)的晶面。与此同时，可以通过控制刻蚀的时间控制所形成的凹槽23的深度。

作为一个实施例，所采用的四甲基氢氧化铵的浓度是25wt％，所采用的表面活性剂是浓度为0.1vol.％的聚乙二醇辛基苯基醚(triton X-100)。所采用的表面活性剂有助于提高刻蚀的选择性。

作为一个实施例，采用氢氧化钾或水合肼沿所述开口刻蚀半导体衬底200，在半导体衬底200内形成凹槽23，但是采用氢氧化钾或水合肼进行刻蚀时，不具有刻蚀选择性，形成的凹槽23的形状为U形。

作为一个实施例，还可以采用干法刻蚀工艺沿所述开口刻蚀半导体衬底200，在半导体衬底200形成凹槽23。

作为一个实施例，所述凹槽23的深度小于20nm。所述凹槽23的深度小于20nm在提供有效的应力效应的同时，不会因为后续形成的n型填充层24与半导体衬底200的晶格不匹配而对器件性能产生不利影响。

参考图14和图18，执行步骤S104，在所述凹槽23内形成n型填充层24。

在本实施例中采用选择性外延工艺形成所述n型填充层24。

研究表明，在沟道区掺入锗离子可以使阈值电压降低500mV，而不会增加栅介质层的等效厚度。进一步的研究表明，通过调节栅堆叠与沟道界面处的锗含量可以很好地调节PMOS晶体管的阈值电压。同时，在所述凹槽23内形成n型填充层24后，所述n型填充层24会对沟道区产生应力，从而改变沟道区原子排布的结构，并因此降低PMOS晶体管的阈值电压。

在形成n型填充层的步骤中，受工艺环境的影响，在所述n型填充层表面可能会形成氧化层，在本发明的一个实施例中，采用稀氢氟酸去除n型填充层表面的氧化层。

在本发明的可选实施例中还包括对所形成的n型填充层24进行退火处理，所述退火处理可以使半导体衬底200中的掺杂离子进行扩散，从而会进一步降低PMOS晶体管的阈值电压。

作为一个实施例，所述退火处理的温度是600-800摄氏度。

在本发明的实施例中，所述n型填充层24的厚度小于10nm。

在本发明的可选实施例中，还包括在所述n型填充层24表面形成覆盖层，所述覆盖层的材料是硅。

请参考图10，如前文所述，作为一个实施例，所述半导体衬底20是晶体取向为(100)的硅衬底，采用包括四甲基氢氧化铵(TMAH，tetra metylammonium hydroxide)和表面活性剂的试剂沿所述开口220对半导体衬底20进行刻蚀，所述试剂对硅衬底具有刻蚀选择性，刻蚀可以停止在p型掺杂区内晶体取向为(111)的表面，如图10所示，刻蚀所形成的凹槽23具有锯齿状的侧壁。在该实施例中，如图12所示，后续形成的n型填充层24具有锯齿状的侧壁，因为所形成的凹槽23中间深、两端浅，所以所形成的n型填充层24表面的两端各有一个凸起，并且图12中所示的n型填充层24也具有锯齿状的侧壁，即n型填充层24的侧壁有延伸到源、漏区，所以n型填充层24的宽度比较大，所以对沟道区的应力效果更好。发明人经过大量的实验发现，具有如图12所示的剖面结构的n型填充层24在降低PMOS晶体管的阈值电压方面有更为明显的效果。

参考图14和图19，执行步骤S105，形成填充满所述开口220的栅极结构。

作为一个实施例，在形成n型填充层24后，先去除位于NMOS区域A的替代栅，所述替代栅包括替代栅介质层和替代栅电极层，在NMOS区域A形成开口；然后在所述开口和位于PMOS区域的开口220内形成栅极结构。

在本发明的实施例中，所述栅极结构可以是包括高k介质层250和金属栅的双层结构，也可以是多层结构，比如在本发明的一个实施例中，所述栅极结构包括形成在高k介质层250表面的功能金属层，形成在功能金属层表面的扩散阻挡层，以及形成在扩散阻挡层表明的金属栅。因为栅极结构的形成工艺已为本领域技术人员所熟知，在此不再赘述。

作为一个实施例，所述高k介质层250也可以只覆盖位于NMOS区域A的开口的底部和位于PMOS区域B的开口220的底部。

作为一个实施例，在形成高k介质层250后，还包括对所述高k介质层250进行退火处理，所述退火处理的温度为600-700摄氏度，比如650摄氏度，所述退火处理的时长为1小时。

在本发明的其他实施例中，也可以先形成位于PMOS区域的PMOS晶体管的高k介质层以及完整的栅极结构，再形成位于NMOS区域的NMOS晶体管的高k介质层以及完整的栅极结构。即，不应该以NMOS晶体管和PMOS晶体管的形成次序限制本发明的保护范围。

相应地，请参考图19，本发明还提供通过上述方法所形成的CMOS晶体管，包括：半导体衬底200，所述半导体衬底200包括NMOS区域A和PMOS区域B，以及隔离相邻NMOS区域A和PMOS区域B的隔离结构；位于所述半导体衬底200表面的介质层210；所述介质层210具有与PMOS区域B的栅极相对应的开口；沿位于PMOS区域B的开口刻蚀半导体衬底200所形成的凹槽；位于所述凹槽内的n型填充层24；填充满所述开口的栅极结构。

综上，本发明的实施例在位于PMOS区域的半导体衬底内形成n型填充层，所述n型填充层位于沟道区，并且可以改变沟道区的原子排布结构，从而可以改变载流子在沟道区的迁移率，并因此减小PMOS晶体管的阈值电压；

进一步，在本发明的实施例中，所述半导体衬底为晶体取向为(100)的硅衬底，并且通过选择合适的刻蚀溶液，使得在刻蚀半导体衬底，形成凹槽的步骤中在半导体衬底内形成中间深、两端浅的凹槽，并且后续形成的n型填充层具有中间高、两端低的不平整表面，具有前述结构的n型填充层降低PMOS晶体管的阈值电压的功能尤为明显。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种P型MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层，所述介质层具有暴露半导体衬底的开口；其特征在于，还包括：

沿所述开口在半导体衬底内形成凹槽，所述半导体衬底是晶体取向为(100)的硅衬底，所述凹槽的形成工艺为湿法刻蚀工艺，包括：沿所述开口刻蚀半导体衬底，所述刻蚀停止在晶体取向为(111)的晶面，并且通过刻蚀时间控制所形成的凹槽的深度，形成具有锯齿状侧壁，且两端浅、中间深的凹槽，所述湿法刻蚀工艺选用的试剂包括四甲基氢氧化铵和表面活性剂；

在所述凹槽内形成n型的填充层以降低PMOS晶体管的阈值电压，所述n型的填充层为n型的Si_xGe_y，其中x：y的范围是50-90：50-10；

形成填充满所述开口的栅极结构。

2.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述n型的填充层的厚度等于所述凹槽的深度。

3.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述半导体衬底包括n型掺杂阱，以及位于所述n型掺杂阱内的p型源区和漏区。

4.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述四甲基氢氧化铵的浓度是25wt％。

5.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述活性剂是聚乙二醇辛基苯基醚，所述聚乙二醇辛基苯基醚的浓度是0.1vol.％。

6.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，沿所述开口在半导体衬底内形成凹槽，所述凹槽的深度小于20nm。

7.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，沿所述开口在半导体衬底内形成凹槽，所述凹槽的深度为9-11nm。

8.依据权利要求3所述的MOS晶体管的形成方法，其特征在于，还包括：在所述凹槽内形成n型填充层后，进行退火处理，所述退火处理的温度是600-800摄氏度。

9.依据权利要求8所述的MOS晶体管的形成方法，其特征在于，所述退火处理的温度是650-750摄氏度，退火时长是30-60分钟。

10.依据权利要求3所述的MOS晶体管的形成方法，其特征在于，还包括：在所述凹槽内形成n型填充层后，进行激光退火处理，所述激光退火的温度是900-1100摄氏度，退火时长是0.1-0.5秒。

11.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述n型的Si_xGe_y的掺杂离子是As、P、Sb中的任意一种。

12.依据权利要求1所述的MOS晶体管的形成方法，其特征在于，在所述凹槽内形成n型填充层后，采用稀氢氟酸去除n型填充层表面的氧化层。

13.依据权利要求3所述的MOS晶体管的形成方法，其特征在于，还包括，在所述n型填充层表面形成覆盖层。

14.依据权利要求13所述的MOS晶体管的形成方法，其特征在于，所述覆盖层的材料是硅。

15.一种CMOS晶体管形成方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；在所述半导体衬底表面形成介质层，所述介质层具有暴露位于PMOS区域的半导体衬底的开口；其特征在于，还包括：

在所述凹槽内形成n型填充层以降低PMOS晶体管的阈值电压，所述n型的填充层为n型的Si_xGe_y，其中x：y的范围是50-90：50-10；

形成填充满所述开口的栅极结构。

16.依据权利要求15所述的CMOS晶体管的形成方法，其特征在于，在形成所述n型填充层后，在NMOS区域形成暴露半导体衬底的开口，然后在位于NMOS区域的开口和位于PMOS区域的开口的表面形成高k介质层。

17.依据权利要求16所述的CMOS晶体管的形成方法，其特征在于，对所述高k介质层进行退火处理，所述退火处理的温度为600-700摄氏度，所述退火处理的时长为1小时。

18.一种如权利要求1至14中任一项所形成的MOS晶体管，包括：半导体衬底；位于所述半导体衬底表面的介质层，所述介质层具有暴露半导体衬底的开口；其特征在于，还包括：沿所述开口刻蚀半导体衬底所形成的凹槽，所述凹槽具有锯齿状侧壁，且两端浅、中间深；位于所述凹槽内的n型的填充层以降低PMOS晶体管的阈值电压，所述n型的填充层为n型的Si_xGe_y，其中x：y的范围是50-90：50-10；填充满所述开口的栅极结构。

19.一种如权利要求15至17中任一项所形成的CMOS晶体管，包括：半导体衬底，所述半导体衬底包括NMOS区域和PMOS区域，以及隔离相邻NMOS区域和PMOS区域的隔离结构；位于所述半导体衬底表面的介质层，所述介质层具有位于PMOS区域的开口，所述开口暴露半导体衬底；其特征在于，还包括：沿位于PMOS区域的开口刻蚀半导体衬底所形成的凹槽，所述凹槽具有锯齿状侧壁，且两端浅、中间深；位于所述凹槽内的n型填充层，以降低PMOS晶体管的阈值电压，所述n型的填充层为n型的Si_xGe_y，其中x：y的范围是50-90：50-10；填充满所述开口的栅极结构。