CN103515205B - 一种FinFET沟道掺杂方法 - Google Patents
一种FinFET沟道掺杂方法 Download PDFInfo
- Publication number
- CN103515205B CN103515205B CN201210219760.2A CN201210219760A CN103515205B CN 103515205 B CN103515205 B CN 103515205B CN 201210219760 A CN201210219760 A CN 201210219760A CN 103515205 B CN103515205 B CN 103515205B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- doping
- transoid
- fin
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000008569 process Effects 0.000 title abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 99
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000002131 composite material Substances 0.000 claims abstract description 8
- 238000002513 implantation Methods 0.000 claims description 20
- 239000007943 implant Substances 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 238000010884 ion-beam technique Methods 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 8
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 15
- 230000009471 action Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Abstract
本发明提供了一种FinFET的沟道掺杂方法，该方法在半导体衬底的表面进行反型掺杂形成反型层后，刻蚀形成顶部具有反型层的鳍片，接着对Fin的两个侧壁分别进行大角度的离子注入，由于N反型层中的反型掺杂与两次离子注入的掺杂离子之间的复合作用，保证了Fin顶面和两个侧壁三者掺杂浓度的均匀性，改善了沟道掺杂对与之电压的控制。
Description
技术领域
本发明涉及一种半导体制造方法，特别涉及一种FinFET沟道掺杂方法。
背景技术
随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律持续按比例缩小，由半导体器件作为元件的集成电路（IC）的电路集成度、性能以及功耗也不断提高。为了进一步提高半导体器件的速度，近些年来提出了不同于传统的平面型MOSFET的三维（3D）结构或非平面（non-planar）结构MOSFET，即发展出水平多面栅结构、纵向多面栅结构等三维结构。
三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET(PlanarDG)以及纵向多面栅MOSFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为鳍式场效晶体管（FinField-effecttransis到r，FinFET）结构(电流方向平行于衬底)和电流方向垂直于衬底(Sidewall)结构。
FinFET与平面场效应管相比，FinFET的器件关键尺寸由多晶硅栅极高度和宽度两个因素同时决定（对平面型MOSFET而言，关键尺寸被定义为从源极到漏极的栅极的设计长度）。请注意与平面MOSFET不同的是，FinFET的关键尺寸是实际制造中形成的多晶硅栅极长度和厚度，而非设计定义的多晶硅栅极尺寸。
众所周知，每个晶片（wafer）上都有成百上千个芯片（chip），每个芯片的有源区（AA）中又有数以百万计独立的半导体器件（每个FinFET都是一个半导体器件），浅沟槽隔离（STI）用于隔离有源区，避免独立的半导体器件之间的相互干扰。如图1a所示的现有典型的FinFET三维视图，FinFET包括半导体衬底1上长度上沿y方向形成的鳍片2，鳍片2在x方向上具有一定的宽度；多晶硅栅极5沿x方向上包围鳍片2的一个顶面和两个垂直侧面，在鳍片2长度方向的两端离子注入形成源/漏极；图1b为图1a沿A-A’方向的截面图，栅极氧化层6将多晶硅栅极5与鳍片2隔开，通常情况下，栅极氧化层6会有很多层，我们往往用一个等效的栅极氧化层厚度（EOT）来进行表征，但是在图1b中，为了简化问题只画了一层栅极氧化层6；多晶硅栅极5能够在鳍片2的三个包围面感应出导电沟道；鳍片2两侧的半导体衬底1中具有STI；源极和漏极分别位于多晶硅栅极5两侧的鳍片2中。
除了栅极本身之外，另外一个在制造上的转变是需要制作一个绝缘层上硅（silicon-on-insula到r，SOI）的衬底或者体硅。很多研究已经充分体现了在SOI和体硅上分别制作的FinFET的差别，这里以在SOI上制作FinFET为例进行说明。
下面结合图3~8说明现有技术中如图2所示FinFET沟道掺杂的具体步骤如下：
步骤201，图3为现有技术中FinFET制作步骤201的剖面结构示意图，如图3所示，半导体衬底的晶片器件面制作硬掩膜；
首先，提供以SOI作为半导体衬底300的晶片，SOI是一种具有独特的“硅-绝缘层-硅”三层结构的新型硅基半导体材料，如图所示SOI包括上层的单晶硅顶层300a，以单晶硅顶层300a的上表面作为晶片器件面，中间层的二氧化硅绝缘层300b，以及底层的体型硅300c。在半导体衬底300的晶片器件面依次沉积衬垫氧化层301（padoxidelayer）和硬掩膜层302，以及光刻后依次刻蚀所述硬掩膜层302和衬垫氧化层301，在硬掩膜层302和衬垫氧化层301上打开窗口。其中，光刻是指，在硬掩膜层302上涂覆第一光刻胶，经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案（图中未画出）；以第一光刻图案为掩膜依次用各向异性的反应离子刻蚀（RIE）或者高密度等离子体（HDP）刻蚀去除没有被第一光刻图案覆盖的硬掩膜层302和衬垫氧化层301部分，在硬掩膜层302和衬垫氧化层301上形成窗口，露出部分单晶硅顶层300a表面。本步骤中，还包括刻蚀后，剥离残留第一光刻图案的步骤。制作硬掩膜的具体步骤为现有技术，不再赘述。
步骤202，图4为现有技术中FinFET制作的步骤202的剖面结构示意图，如图4所示，以硬掩膜为遮蔽，刻蚀单晶硅顶层300a形成鳍片401；
本步骤中，以二氧化硅绝缘层300b为刻蚀停止层在单晶硅顶层300a中形成鳍片401结构，所述鳍片401的两个侧壁401b和401c垂直于半导体衬底300的器件面。本步骤还包括后续去除残留硬掩膜（包括刻蚀后硬掩膜层302和衬垫氧化层301）的步骤，露出鳍片401的顶面401a，具体方法为现有技术，不再赘述。
步骤203，图5为现有技术中FinFET制作的步骤203的剖面结构示意图，如图5所示，第一离子注入在鳍片的左侧侧壁401b表面进行沟道掺杂；
沟道掺杂的方法是离子注入，将离子注入时离子束偏离晶片器件面法线的方向和所成夹角的角度定义为离子注入的注入角度，鳍片的结构决定了需要从不同的注入角度对鳍片的两个侧壁分别进行离子注入。本步骤中，对鳍片401的左侧侧壁401b进行第一离子注入时，注入角度为离子束顺时针旋转偏离晶片器件面法线的夹角（title）。
步骤204，图6为现有技术中FinFET制作的步骤204的剖面结构示意图，如图6所示，第二离子注入在鳍片的右侧侧壁401c表面进行沟道掺杂；
本步骤中，与步骤203同理，对鳍片401的右侧侧壁401c进行第二离子注入时，注入角度为离子束逆时针旋转偏离晶片器件面法线的夹角。需要注意的是，在步骤203和步骤204中，对N型金属氧化物半导体（NMOS）的沟道掺杂，两次离子注入的掺杂类型都为P型掺杂；对P型金属氧化物半导体（PMOS）的沟道掺杂，两次注入离子的掺杂类型都为N型。
需要注意的是步骤203和步骤204的顺序可以调换。
上述可见，无论各向同性还是各向异性的离子注入，由于在鳍片两个侧壁401b和401c分别进行的离子注入是导电类型相同的同型离子注入，鳍片401的顶面401a必然会受到注入类型相同的两次离子注入，导致鳍片401顶面401a的掺杂浓度大于两个侧壁401b和401c的掺杂浓度。FinFET制作的后续还包括在鳍片401上沉积栅极电介质504后制作栅极，环绕栅极的侧墙（spacer），以及源漏极注入等步骤，均为现有技术，不再赘述。众所周知，沟道掺杂的作用是通过掺杂浓度的变化调节FinFET的阈值电压，如果包围鳍片的三个栅极下方的导电沟道区域的掺杂浓度不同，则会导致控制FinFET导电沟道反型的阈值电压不同。因此如何控制鳍片401顶面401a和两个侧壁401b和401c的掺杂浓度均匀性成为FinFET制造工艺中亟待解决的问题。
发明内容
有鉴于此，本发明解决的技术问题是：在FinFET的离子注入工艺中，如何控制鳍片顶面和两个侧面的掺杂浓度的均匀性。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种鳍片沟道掺杂方法，提供具有半导体衬底的晶片，其特征在于，该方法包括：
所述半导体衬底的晶片器件面反型掺杂形成反型掺杂层，具有反型掺杂层的半导体衬底的晶片器件面制作硬掩膜；
以硬掩膜为遮蔽，在半导体衬底中刻蚀形成鳍片，
在鳍片的左侧侧壁和右侧侧壁分别进行第一离子注入和第二离子注入，所述第一离子注入和第二离子注入的掺杂类型相同，所述反型掺杂与所述第一离子注入和第二离子注入的掺杂类型相反。
所述第一离子注入的注入角度为离子束顺时针偏离晶片器件面法线的夹角α，所述夹角α的范围是10到60度；所述第二离子注入的注入角度为离子束逆时针偏离晶片器件面法线的夹角β，所述夹角β的范围是10到60度。
当第一离子注入和第二离子注入的掺杂类型为P型掺杂，所述反型掺杂为N型掺杂，掺杂杂质为第Ⅴ主族元素，所述反型掺杂的掺杂浓度是所述第离子注入或第二离子注入的二分之一。
所述第一离子注入和第二离子注入的离子注入源是B18H22,C2B10H12或者C2B10H14。
所述第一离子注入和第二离子注入的离子注入源为二氟化硼（BF2），注入能量范围是0.1KeV~1KeV。
当第一离子注入和第二离子注入的掺杂类型为N型掺杂时，反型掺杂为P型掺杂，掺杂杂质为第Ⅲ主族元素，所述反型掺杂的掺杂浓度是所述第一离子注入或第二离子注入的二分之一。
所述反型掺杂的掺杂杂质是硼B或者二氟化硼BF2。
所述第一离子注入和第二离子注入的离子注入源为锑（Sb）或者砷（As），注入能量范围是0.5KeV到2KeV。
所述第一和第二离子注入的离子注入源为砷，注入能量范围是1KeV~5KeV。
所述反型掺杂的方法是离子注入，注入角度是零，注入剂量范围是1.0E12个离子每平方厘米到5.0E13个离子每平方厘米，注入能量范围是15KeV到70KeV。
由上述的技术方案可见，本发明提供了一种FinFET的沟道掺杂方法，该方法在半导体衬底的表面进行反型掺杂形成反型层后，刻蚀形成顶部具有反型层的鳍片，接着对Fin的两个侧壁分别进行大角度的离子注入，由于N反型层中的反型掺杂与两次离子注入的掺杂离子之间的复合作用，保证了Fin顶面和两个侧壁三者掺杂浓度的均匀性，改善了沟道掺杂对与之电压的控制。
附图说明
图1a、图1b为现有技术FinFET示意图；
图2为现有技术FinFET沟道掺杂的制作流程图；
图3~6为现有技术FinFET沟道掺杂步骤的剖面结构示意图；
图7为本发明具体实施例一FinFET沟道掺杂方法流程图；
图8~12为本发明具体实施例一FinFET沟道掺杂剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提出了一种FinFET沟道掺杂方法，该方法在半导体衬底的表面进行反型掺杂形成反型层后，刻蚀形成顶部具有反型层的鳍片，接着对Fin的两个侧壁分别进行大角度的离子注入，由于N反型层中的反型掺杂与两次离子注入的掺杂离子之间的复合作用，保证了Fin顶面和两个侧壁三者掺杂浓度的均匀性，改善了沟道掺杂对与之电压的控制。
具体实施例一
结合图8~12说明本发明中如图7所示的本发明N型FinFET的沟道掺杂方法，其具体步骤如下：
步骤701，图8为本发明FinFET制作步骤701的剖面结构示意图，如图8所示，对半导体衬底300的晶片器件面进行反型掺杂，在半导体衬底表面形成反型层307；
首先，提供以SOI作为半导体衬底300的晶片，SOI是一种具有独特的“硅-绝缘层-硅”三层结构的新型硅基半导体材料，如图所示SOI包括上层的单晶硅顶层300a，以单晶硅顶层300a的上表面作为晶片器件面，中间层的二氧化硅绝缘层300b，以及底层的体型硅300c。本步骤中，反型掺杂是指，根据FinFET的类型，也就是后续沟道掺杂的掺杂类型，选择与其相反的掺杂类型进行掺杂。具体地，反型掺杂的方法为离子注入306，反型掺杂的离子注入306角度是零（no-tilt）。对N型FinFET,反型掺杂的杂质为第Ⅴ主族元素，优选的第Ⅴ主族元素为磷（Phosph）或者砷（Arsenic），反型掺杂的掺杂浓度是后续对鳍片侧壁沟道掺杂（也就是后续步骤的第一离子注入或者第二离子注入的掺杂浓度）的二分之一，注入剂量范围是1.0E12到5.0E13,注入能量范围是15KeV到70KeV。对P型FinFET,反型掺杂的杂质为第Ⅲ主族元素，例如：硼元素（B），离子注入时的离子注入源为单质硼（B）或者二氟化硼（BF2）,反型掺杂的掺杂浓度是后续鳍片侧壁沟道掺杂的二分之一，优选的，反型掺杂的掺杂浓度范围是1.0E12个离子每平方厘米到5.0E13个离子每平方厘米，例如，1.0E12个离子每平方厘米，3.0E13个离子每平方厘米，或者5.0E13个离子每平方厘米，注入能量范围是15KeV到70KeV。例如15千电子伏特，40千电子伏特，70千电子伏特。
步骤702，图9为本发明FinFET制作的步骤702的剖面结构示意图，如图9所示，在具有反型层307的半导体衬底300的晶片器件面制作硬掩膜；
本步骤中，制作硬掩膜的具体步骤包括：首先在具有反型层的半导体衬底300的晶片器件面（单晶硅顶层300a的上表面）依次沉积衬垫氧化层301（padoxidelayer）和硬掩膜层302，接着光刻后依次刻蚀所述硬掩膜层302和衬垫氧化层301，在硬掩膜层302和衬垫氧化层301上打开窗口。其中，光刻是指，在硬掩膜层302上涂覆第一光刻胶，经过曝光和显影工艺将第一光刻胶图案化形成第一光刻图案（图中未画出）；以第一光刻图案为掩膜依次用各向异性的反应离子刻蚀（RIE）或者高密度等离子体（HDP）刻蚀去除没有被第一光刻图案覆盖的硬掩膜层302和衬垫氧化层301部分，在硬掩膜层302和衬垫氧化层301上形成窗口，露出部分单晶硅顶层300a表面。本步骤中，还包括刻蚀后，剥离残留第一光刻图案的步骤。制作硬掩膜的具体步骤为现有技术，不再赘述。
步骤703，图10为本发明FinFET制作的步骤703的剖面结构示意图，如图10所示，以硬掩膜为遮蔽，刻蚀所述具有反型层307的半导体衬底300形成鳍片401；
本步骤中，以硬掩膜为遮蔽，刻蚀单晶硅顶层300a形成鳍片401，鳍片的侧壁与衬底表面（水平面）接近垂直，鳍片的侧壁与衬底水平面的夹角范围是85°到90°，例如，85°，87°或者90°，刻蚀的深度定义了鳍片的高度。
步骤704，图11为本发明FinFET制作的步骤704的剖面结构示意图，如图11所示，在鳍片的左侧侧壁401b表面进行第一离子注入；
本步骤中，对鳍片401的左侧侧壁401b进行第一离子注入时，注入角度为离子束顺时针偏离晶片器件面法线的夹角α，则第一离子注入的注入角度α的范围是10到60度。
本步骤中，对N型FinFET，采用的离子注入源为二氟化硼（BF2），注入能量范围是0.1KeV到1KeV，例如：0.1KeV，0.5KeV或者1KeV；此外，离子注入源还可以是合成簇硼B18H22，二碳代十二硼烷C2B10H12或者C2B10H14。对P型FinFET，采用的离子注入源为磷（P），锑（Sb）或者砷（As），注入能量范围是0.5KeV到5KeV，例如：0.5KeV，1KeV或者5KeV。优选的，离子注入源为砷，注入能量范围是1KeV~5KeV，例如：1KeV，3KeV或者5KeV。
步骤705，图12为本发明FinFET制作的步骤704的剖面结构示意图，如图12所示，鳍片的右侧侧壁401b表面进行第二离子注入；
本步骤中，与步骤704同理，对鳍片401的右侧侧壁401c进行第二离子注入时，注入角度为离子束逆时针偏离晶片器件面法线的夹角β，第二离子注入的注入角度β的范围是10到60度。与步骤704相同的是，本步骤中，对N型FinFET，优选的离子注入源为二氟化硼（BF2），注入能量范围是0.1KeV到1KeV，例如：0.1KeV，0.5KeV，或者1KeV，此外，离子注入源还可以是B18H22,C2B10H12或者C2B10H14。对P型FinFET，采用的离子注入源为P，Sb或者As，注入能量范围是0.5KeV到5KeV，例如：0.5KeV，1KeV或者5KeV。优选的，离子注入源为砷，注入能量范围是1KeV~5KeV，例如：1KeV，3KeV或者5KeV。
需要注意的是步骤704和步骤705的顺序可以调换。
步骤704和步骤705的两次离子注入都是大角度离子注入，两次离子注入不仅是对鳍片401的左侧侧壁401b和右侧侧壁401c的沟道掺杂，还是对反型掺杂层所在的鳍片顶面401a的二次掺杂。
具体地，N型FinFET沟道掺杂过程中，单晶硅顶层401a经过了一次掺杂类型为N型的反型掺杂和两次P型掺杂，且反型掺杂的掺杂浓度是对鳍片侧壁沟道掺杂的注入剂量的二分之一，由于N型的反型掺杂和两次P型掺杂的掺杂离子之间的复合作用，最终单晶硅顶层401a的掺杂类型仍然是P型掺杂，且掺杂剂量与鳍片侧壁的沟道掺杂剂量相当。同理，P型FinFET沟道掺杂过程中，单晶硅顶层401a经过了一次掺杂类型为P型的反型掺杂和两次N型掺杂，且反型掺杂的掺杂浓度是对鳍片侧壁沟道掺杂的注入剂量的二分之一，由于P型的反型掺杂和两次N型掺杂的掺杂离子之间的复合作用，最终单晶硅顶层401a的掺杂类型仍然是N型掺杂，且掺杂剂量与鳍片侧壁的沟道掺杂剂量相当。
FinFET制作的后续还包括在鳍片1901上沉积栅极电介质层后制作栅极，环绕栅极的侧墙（spacer），以及源漏极注入等步骤，均为现有技术，不再赘述。
本发明提供了一种FinFET的沟道掺杂方法，该方法在半导体衬底的表面进行反型掺杂形成反型层后，刻蚀形成顶部具有反型层的鳍片，接着对Fin的两个侧壁分别进行大角度的离子注入，由于N反型层中的反型掺杂与两次离子注入的掺杂离子之间的复合作用，保证了Fin顶面和两个侧壁三者掺杂浓度的均匀性，改善了沟道掺杂对与之电压的控制。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (9)
1.一种鳍片沟道掺杂方法，提供具有半导体衬底的晶片，其特征在于，该方法包括：
所述半导体衬底的晶片器件面反型掺杂形成反型掺杂层，具有反型掺杂层的半导体衬底的晶片器件面制作硬掩膜；
以硬掩膜为遮蔽，在半导体衬底中刻蚀形成鳍片，
在鳍片的左侧侧壁和右侧侧壁分别进行第一离子注入和第二离子注入，所述第一离子注入和第二离子注入的掺杂类型相同，所述反型掺杂与所述第一离子注入和第二离子注入的掺杂类型相反。
2.根据权利要求1所述的方法，其特征在于，所述第一离子注入的注入角度为离子束顺时针偏离晶片器件面法线的夹角α，所述夹角α的范围是10到60度；所述第二离子注入的注入角度为离子束逆时针偏离晶片器件面法线的夹角β，所述夹角β的范围是10到60度。
3.根据权利要求1所述的方法，其特征在于，当第一离子注入和第二离子注入的掺杂类型为P型掺杂，所述反型掺杂为N型掺杂，掺杂杂质为第Ⅴ主族元素，所述反型掺杂的掺杂浓度是所述第一离子注入或第二离子注入的二分之一。
4.根据权利要求3所述的方法，其特征在于，所述第一离子注入和第二离子注入的离子注入源是合成簇硼B18H22，二碳代十二硼烷C2B10H12或者C2B10H14。
5.根据权利要求3所述的方法，其特征在于，所述第一离子注入和第二离子注入的离子注入源为二氟化硼BF2，注入能量范围是0.1KeV到1KeV。
6.根据权利要求1所述的方法，其特征在于，当第一离子注入和第二离子注入的掺杂类型为N型掺杂时，反型掺杂为P型掺杂，掺杂杂质为第Ⅲ主族元素，所述反型掺杂的掺杂浓度是所述第一离子注入或者所述第二离子注入的二分之一。
7.根据权利要求6所述的方法，其特征在于，所述反型掺杂的是硼掺杂B或者二氟化硼BF2掺杂。
8.根据权利要求6所述的方法，其特征在于，所述第一离子注入和第二离子注入的离子注入源为磷P、锑Sb或者砷As，注入能量范围是0.5KeV到5KeV。
9.根据权利要求3或6所述的方法，其特征在于，所述反型掺杂的方法是离子注入，注入角度是零，注入剂量范围是1.0E12个离子每平方厘米到5.0E13个离子每平方厘米，注入能量范围是15KeV到70KeV。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210219760.2A CN103515205B (zh) | 2012-06-28 | 2012-06-28 | 一种FinFET沟道掺杂方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210219760.2A CN103515205B (zh) | 2012-06-28 | 2012-06-28 | 一种FinFET沟道掺杂方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103515205A CN103515205A (zh) | 2014-01-15 |
| CN103515205B true CN103515205B (zh) | 2016-03-23 |
Family
ID=49897738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210219760.2A Active CN103515205B (zh) | 2012-06-28 | 2012-06-28 | 一种FinFET沟道掺杂方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103515205B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016109958A1 (zh) * | 2015-01-08 | 2016-07-14 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN107275400B (zh) * | 2016-04-06 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
| CN101079450A (zh) * | 2007-06-19 | 2007-11-28 | 北京大学 | 鳍型沟道双栅多功能场效应晶体管及其制备方法 |
| CN101601138A (zh) * | 2007-01-22 | 2009-12-09 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
-
2012
- 2012-06-28 CN CN201210219760.2A patent/CN103515205B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855545A (zh) * | 2005-04-29 | 2006-11-01 | 三星电子株式会社 | Mos晶体管、cmos集成电路器件及相关制造方法 |
| CN101601138A (zh) * | 2007-01-22 | 2009-12-09 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| CN101079450A (zh) * | 2007-06-19 | 2007-11-28 | 北京大学 | 鳍型沟道双栅多功能场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103515205A (zh) | 2014-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| US8728885B1 (en) | Methods of forming a three-dimensional semiconductor device with a nanowire channel structure | |
| CN104662666B (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| CN104517857A (zh) | 包括鳍形场效应晶体管的集成电路器件及其形成方法 | |
| CN102646599A (zh) | 一种大规模集成电路中FinFET的制备方法 | |
| CN101312211A (zh) | 半导体器件及其制造方法 | |
| US10347748B2 (en) | Methods of forming source/drain regions on FinFET devices | |
| US9263585B2 (en) | Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same | |
| CN102403227A (zh) | 台阶状硅锗源/漏结构的制造方法 | |
| CN103730420A (zh) | Cmos晶体管的制作方法 | |
| CN109494191A (zh) | 半导体器件及其制备方法 | |
| CN104037083A (zh) | 一种半导体器件的制造方法 | |
| CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
| CN102891180A (zh) | 一种包含mosfet器件的半导体器件和制作方法 | |
| CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
| CN104900652A (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| CN103426756A (zh) | 半导体器件及其制造方法 | |
| CN106328505B (zh) | 半导体结构的形成方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| US9455335B2 (en) | Techniques for ion implantation of non-planar field effect transistors | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| CN104916545A (zh) | 一种半导体器件的制作方法 | |
| CN102479709B (zh) | 晶体管及其制作方法 | |
| CN104637814A (zh) | 一种鳍式场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |