CN102891180A - 一种包含mosfet器件的半导体器件和制作方法 - Google Patents

一种包含mosfet器件的半导体器件和制作方法 Download PDF

Info

Publication number
CN102891180A
CN102891180A CN2012102977430A CN201210297743A CN102891180A CN 102891180 A CN102891180 A CN 102891180A CN 2012102977430 A CN2012102977430 A CN 2012102977430A CN 201210297743 A CN201210297743 A CN 201210297743A CN 102891180 A CN102891180 A CN 102891180A
Authority
CN
China
Prior art keywords
drift region
make
depth
degree
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102977430A
Other languages
English (en)
Other versions
CN102891180B (zh
Inventor
郑志星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN102891180A publication Critical patent/CN102891180A/zh
Application granted granted Critical
Publication of CN102891180B publication Critical patent/CN102891180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Abstract

本发明公开了一种包含MOSFET器件的半导体器件和一种制作MOSFET器件的方法。其中该MOSFET器件包含：漏极，为第一掺杂类型，所述漏极包含漏极接触区和漂移区；源极，为第一掺杂类型；体区，为第二掺杂类型，所述体区位于所述漏极和所述源极之间；栅极，位于体区上方，其中所述源极位于所述栅极的一侧，所述漏极位于所述栅极的另一侧；以及凹进场氧结构，其中所述凹进场氧结构在垂直方向上位于所述栅极和所述漂移区之间，所述凹进场氧结构使所述漂移区呈U型。该结构提高了MOSFET的击穿电压，提高了电荷密度，同时具有较低的成本。

Description

一种包含MOSFET器件的半导体器件和制作方法
技术领域
本发明涉及半导体器件，具体涉及但不限于降低表面电场(RESURF)金属氧化物半导体场效应管(MOSFET)器件。
背景技术
RESURF技术普遍应用，用于增大半导体器件的击穿电压。
图1示出了一个现有技术的包含场氧隔离结构11的横向MOSFET器件。其中场氧隔离结构11用于制作RESURF MOSFET器件。漏极12包含漏极接触区120和漂移区121。漂移区位于沟道区域140和漏极接触区120之间。当栅极电压较高时，场氧结构11用于降低漏极区121的表面电场，使得击穿电压得以提高。RESURF MOSFET器件的击穿电压大致正比于RESURF结构的长度。鉴于此，需要较高击穿电压的功率器件往往采用较长的RESURF结构。但较长的RESURF结构往往会增加结构尺寸，这个特点不符合现在电子器件的小型化趋势。而且，包含较长漂移区121的器件其导通电阻也相应增大了。
因此，最好采用成本较低的技术在实现较长RESURF结构的同时拥有较小的结构尺寸。
此外，功率器件的另外一个关键参数为电荷密度(q/cm2)。发生RESURF效应的电荷密度和RESURF结构深度有关。在同样的掺杂浓度下，RESURF结构深度越深，电荷密度越大。因此，漂移区121的深度d1也是影响MOSFET器件性能的一个重要参数。
在现有的技术中，电荷密度通过掺杂条件和热工艺进行控制。但是热工艺将影响集成的其它器件的性能。特殊的掺杂控制和RESURF结构深度控制也往往需要额外的掩膜。增加掩膜将大大提高成本。同时，这些控制方法的研发时间也比较长。
发明内容
为了解决前面描述的一个问题或者多个问题，本发明提出一种漂移区呈U型的MOSFET器件及其制作方法。其中漂移区的深度可通过控制漂移区的宽度进行调节。
根据本发明一实施例的一种包含金属氧化物半导体场效应管(MOSFET)器件的半导体器件，其中所述MOSFET器件包含：漏极，为第一掺杂类型，所述漏极包含漏极接触区和漂移区；源极，为第一掺杂类型；体区，为第二掺杂类型，所述体区位于所述漏极和所述源极之间；栅极区，位于体区上方，其中在水平方向上，所述源极位于所述栅极区的一侧，所述漏极位于所述栅极区的另一侧；以及凹进场氧结构，其中所述凹进场氧结构在垂直方向上位于所述栅极区和所述漂移区之间，所述凹进场氧结构使得所述漂移区呈U型。半导体器件可进一步包含：半导体衬底，为第二掺杂类型；掩埋层，为第一掺杂类型，所述掩埋层位于所述半导体衬底和所述MOSFET器件之间。在一个实施例中，所述MOSFET器件为第一MOSFET器件，所述半导体器件进一步包含第二MOSFET器件，其中所述第一MOSFET器件的漂移区包含第一宽度和第一深度，所述第二MOSFET器件的漂移区包含第二宽度和第二深度，其中所述第一宽度大于所述第二宽度且所述第一深度大于所述第二深度。
根据本发明另一实施例的一种制作MOSFET器件的方法，包含：在半导体衬底上制作外延层；在外延层上涂覆光刻胶层，采用第一张掩膜对光刻胶层进行光刻工艺在光刻胶上形成开孔；向所述开孔注入离子掺杂剂制作所述漂移区；采用第二张掩膜在所述漂移区制作凹进场氧结构，使得所述漂移区呈所述U型；制作栅极，使得所述栅极位于所述外延层、所述漂移区和所述凹进场氧结构之上并和所述外延层、所述漂移区和所述凹进场氧结构部分重叠；以及在所述栅极一侧制作源极区并在所述栅极另一侧制作漏极接触区；其中通过调节所述开孔的宽度控制所述漂移区的深度。其中所述漂移区的深度通过与所述开孔的宽度呈正相关的方式调节控制。其中制作所述凹进场氧结构可包括：采用所述第二张掩膜刻蚀沟槽；以及在所述沟槽中制作氧化物。其中所述漂移区的深度可通过与所述沟槽的深度呈负相关的方式调节控制。上述方法可进一步包含在所述半导体衬底上制作掩埋层。
根据本发明又一实施例的一种制作MOSFET器件的方法，包括：在半导体衬底上制作外延层；采用第一张掩膜在所述外延层中制作第一型阱，所述第一型阱为第一掺杂类型；在所述第一型阱表面与所述第一型阱对准制作氧化物；以所述氧化物作为阻挡掩膜层，从所述第一型阱的布图间隔中注入离子掺杂剂制作漂移区，所述漂移区为第二掺杂类型；采用第二张掩膜在所述漂移区制作凹进场氧结构，使所述漂移区呈U型；制作栅极；以及在所述栅极一侧制作源极区并在所述栅极另一侧制作漏极接触区，其中所述源极区和所述漏极接触区为第二掺杂类型。其中所述漂移区的深度可通过与所述布图间隔宽度呈正相关的方式调节控制。
上述结构和方法可提高MOSFET器件的击穿电压和电荷密度，同时具有较低的成本。
附图说明
为了更好的理解本发明，将根据以下附图对本发明进行详细描述：
图1示出了一个现有的RESURF LDMOS器件；
图2示出了半导体的阱形成过程中注入宽度影响注入深度的一种现象；
图3示出了根据本发明一实施例的包含凹进场氧结构和RESURF漂移区的MOSFET器件截面图；
图4示出了根据本发明一实施例的包含多个漂移区深度不同的MOSFET器件的半导体器件；
图5A-5J示出了根据本发明一实施例的含U型漂移区的RESURF MOSFET器件的制作方法，其中U型漂移区的深度受其布图宽度调节控制；
图6A-6E示出了根据本发明一实施例的含U型漂移区的RESURF MOSFET器件的制作方法，其中U型漂移区的深度受体区P阱的布图间隔宽度调节控制。
同样的附图标记在不同附图中表明相同或相似的内容。
具体实施方式
下面参照附图充分描述本发明的包括LDMOS器件的半导体器件及其制作方法的各示范实施例。在一个实施例中，半导体器件包括MOSFET器件。MOSFET器件包括栅极、体区、凹进场氧结构、源极区、漂移区和漏极接触区。其中凹进场氧结构使漂移区呈U型且漂移区深度通过调节布图宽度来控制。在下面对本发明的详细描述中，为了更好地理解本发明，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。为了清晰明了地阐述本发明，本文简化了一些具体结构和功能的详细描述。此外，在一些实施例中已经详细描述过的类似的结构和功能，在其它实施例中不再赘述。尽管本发明的各项术语是结合具体的示范实施例来一一描述的，但这些术语不应理解为局限于这里阐述的示范实施方式。
在关于本发明的描述中，A和B“正相关”表示当B增大时A也相应增大，或者说当B降低时A也相应降低，反之亦然。A和B“负相关”表示A和B呈彼此消长的关系，即当B增大时A相应降低或当B降低时A相应增大。
图2示出了半导体的阱形成过程中的一个现象。在半导体阱的形成工艺中，在相同的注入条件下如一定的离子注入剂量、注入能量、注入角度和热退火条件下，阱的最后深度与阱的布图宽度成正相关。也就是说，在阱的形成过程中，当掩膜孔尺寸横向增加时，注入深度也相应增加。
参看图2，P阱231和P阱232采用相同的注入条件在N阱22中制造。P阱231通过孔宽为LA，即布图宽度为LA的掩膜制造，P阱232通过孔宽为LB的掩膜制造，其中LA比LB小。相应地，注入深度dA比dB浅。
图3示出了根据本发明一实施例的RESURF MOSFET器件的截面图。N型MOSFET器件300(或称为NMOS器件)在底部包含一P型半导体衬底30。在一些实施例中，衬底30可为不同于P型半导体的材料。在一个实施例中，衬底30为一N型半导体材料。衬底30上还可集成NMOS器件或别的一个或多个器件或电路。MOSFET器件300包含一RESURF结构，该RESURF结构包含位于厚场氧结构31下的呈“U”型的漂移区321。在一个实施例中，场氧结构的制作包括在一N阱上采用刻蚀工艺形成一沟槽，然后在该沟槽内制作厚氧化物层。该厚场氧结构不同于在硅材料表面上制作氧化物层。在沟槽内制作该场氧结构的步骤与制作沟槽的步骤共用同一张掩膜，通过这种方法制作的场氧称为凹进场氧结构。
具体地，NMOS 300包括漏极区32，源极区33，体区34和栅极区35。在水平方向上，源极区33位于栅极区35的一侧(图示为左侧)，漏极区32位于栅极区35的另一侧(图示为右侧)。漏极区32和源极区33都为N型掺杂。体区为P型掺杂，位于漏极区32和源极区33之间并位于栅极区35的下方。体区的位于栅极区35下方且靠近栅极区35的表层区域构成NMOS 300的沟道区域，在导通时作为沟道。栅极区35包含介质层351和导电层352。在一个实施例中，介质层为氧化物层351，导电层为多晶硅层352。漏极区32包含引出漏电极的漏极接触区320和位于沟道区域340和漏极接触区320之间的漂移区321。漂移区321的掺杂浓度比漏极接触区320低。当栅极区35的导电层352施加较高的电压时，沟道区域340反型成N型，于是在源极区33和漏极区32之间形成了电流通路。当漏极区32和源极区33间形成电流通路时，漏极区32和源极区33之间的导通电阻定义为RDSON。RDSON受漂移区321长度和漂移区深度影响。
NMOS 300在栅极35和漂移区321之间进一步包含厚凹进场氧结构31。深度为d32的厚凹进场氧结构31通过在硅表面进行刻蚀来获得所需的深度，然后再通过制作氧化物获得凹进场氧结构31。因此厚凹进场氧结构31远比图1中所示的薄膜场氧结构深，使得具有较深深度的漂移区321呈U型。其中漂移区321的深度可通过布图宽度进行控制。RESURF长度近似等于漂移区和凹进场氧结构31之间的交界曲线长度。因此，在一定结构尺寸下，凹进场氧结构31和U型漂移区使得RESURF长度增加。也就是说，在漂移区的宽度L较小的情况下，漂移区321和凹进场氧结构11之间的交界曲线长度较长。导电载体，一般为电子，选择最近的路线流过漂移区。因此，在一定的结构尺寸下，U型RESURF结构31将提高击穿电压，降低导通电阻RDSON。
在固定的场氧深度d32下，漂移区321深度dR可通过布图宽度调节以优化MOSFET器件300的电荷密度。该深度的调节基于图2所示的原理。漂移区深度dR可通过漂移区的布图宽度控制，其中dR和漂移区321布图宽度成呈正相关。在标准CMOS工艺中，若需要较深的漂移区深度dR以优化RESURF效应和控制电荷密度，可增大漂移区321的布图宽度，相应地提高击穿电压降低导通电阻。较大的布图宽度表现为较大的漂移区宽度L，漂移区阱的布图为光刻工艺中掩膜的复制图形。为了获得较大的击穿电压，漂移区在结构上可采用较大的宽度和较深的深度。
在一些实施例的集成工艺步骤中，不使用N阱掩膜，NMOS器件的N型漂移区利用P阱掩膜作为P阱的互补进行制作。在这些工艺步骤中，NMOS器件的漂移区深度由P阱的布图控制。其中漂移区深度正相关于P阱的布图间隔宽度。P阱的布图间隔为与P阱互补的不制作P阱的区域。在下面的描述中将述及。
在一些实施例中，半导体器件进一步包含衬底30和MOSFET器件300之间的N型掩埋层(NBL)36。
虽然图3所示的MOSFET器件300只示出了一个晶体管，MOSFET器件可包含多个并联连接的相同结构的晶体管。为了简化描述，下述的MOSFET器件只示出一个晶体管。
图4示出了根据本发明一实施例的包含多个NMOS器件的半导体器件400。如图所示，半导体器件00包含第一MOSFET器件MOSFET1和第二MOSFET器件MOSFET2。MOSFET1包含第一漏极区42，第一源极区43，第一体区44，第一栅极区45和第一凹进场氧结构41。第一漏极区42包含漂移区421(第一漂移区)。第一漂移区421的宽度(第一宽度)为L1。第一漂移区421的深度(第一深度)为d1。凹进场氧结构41使得第一漂移区呈U型。MOSFET2包含第二漏极区46，第二源极区47，第二体区48，第二栅极49和第二凹进场氧结构40。第二漏极区46包含第二漂移区461。第二漂移区461的宽度(第二宽度)为L2。漂移区461的深度(第二深度)为d2。同样的，第二凹进场氧结构40使得第二漂移区461呈U型。其中第一宽度L1比第二宽度L2大，第一凹进场氧结构41和第二凹进场氧结构40深度几乎相同，第一深度d1比第二深度d2深。深度几乎相同的第一凹进场氧结构41和第二凹进场氧结构40通过同一个刻蚀工艺制作。在一个实施例中，“几乎相同”的第一凹进场氧结构41和第二凹进场氧结构40之间的深度差别小于第一漂移区421和第二漂移区461之间深度差别的五分之一。当施加于MOSFET1和MOSFET2的栅极电压和漏源电压相同时，MOSFET1的电荷密度比MOSFET2的电荷密度高。
上述实施例采用NMOS器件进行描述。然后应当知道，相应的掺杂类型相反的P型MOSFET器件也属于本发明旨在保护的范围之内。
图5A-5J示出了根据本发明一实施例的含U型漂移区的RESURF MOSFET器件的制作方法。在一个实施例中，图5A-5J所示的方法与标准CMOS工艺兼容。制作方法包括：1，在衬底上制作NBL层；2，在衬底和NBL层上制作外延层；3，在外延层上制作漂移区的N阱；4，在N阱上制作沟槽，在沟槽上制作氧化物形成凹进场氧结构；5，制作栅极；6，制作N+源极区和漏极接触区。下面将参照图5A-5J做详细介绍。
在图5A中，在P型衬底501上制作NBL层502。NBL层位于MOSFET器件合P型衬底之间。制作NBL层502可采用任何合适的或现有的方法。为了不偏移发明主题，NBL的详细制作过程将不再赘述。
在图5B，在NBL层502和不被NBL层覆盖的衬底501上制作轻P掺杂的外延层503。在一些实施例中，“半导体衬底”包含P型衬底501和P型外延层503。在一些实施例中，外延层503构成MOSFET器件体区的至少一部分。在另一些实施例中，MOSFET器件的体区通过向外延层503掺杂额外的掺杂剂形成。
图5C-5E示出了制作MOSFET器件漂移区N阱的光刻工艺，同时为控制N阱深度的过程。在图5C中，在P型外延层503上涂覆光刻胶504。在图5D中，在光刻胶层504上覆盖含掩膜孔5050的掩膜505。根据图2所示的现象，制作漂移区的N阱深度可通过调节掩膜孔5050尺寸(即N阱布图宽度)来调节控制。掩膜孔宽度L5可通过计算MOSFET器件所需的漂移区深度或所需的性能参数来得到。因为对于一固定的场氧深度和固定的N阱掺杂浓度，MOSFET器件的性能参数如RESURF区域的电荷密度与RESURF深度有预定的关系。漂移区的布图宽度L5与电荷密度呈正相关。在图5E，光刻胶也制作出了与掩膜孔5050相同的宽度为L5的开孔。
在图5F中，采用一定的掺杂条件从光刻胶504的开孔5040注入N型离子掺杂剂，以形成N阱52。在一些实施例中，通过该一定的掺杂条件还同时制作其它部位的一个或多个N阱。一定的掺杂条件包括预定的掺杂剂量、能量、角度等。随后，掺杂阱还可采用在一定的温度、时间和气体浓度等退火条件下进行退火工艺处理。联系图2描述的现象，N阱的深度d15与宽度L5呈正相关。
图5G示出了制作凹进场氧结构的第一步。在该步骤中，使用第二张掩膜制作沟槽510。沟槽510在N阱中通过刻蚀工艺制作。在一个实施例中，制作沟槽510的步骤包括制作氧化物层，制作氮化物层，光刻以及干法刻蚀。若需要较深的凹进场氧结构，刻蚀时间可延长制作较深的沟槽510。在同样的RESURF长度下，深沟槽510可减小漂移区宽度。沟槽深度可以通过与漂移区深度呈负相关的关系调节控制，沟槽深度也可以通过与MOSFET器件的电荷密度呈负相关的关系调节控制。
在图5H所示的制作凹进场氧结构的第二步中，共用制作沟槽用的掩膜，在沟槽内生长介质材料如氧化物以形成凹进场氧结构51。之后，可采取后续的抛光步骤以去除多余的氧化物、去除氮化物层步骤等。经过抛光步骤，凹进场氧结构51与硅表面高度平齐，增加了可靠性。凹进场氧结构使得漂移区呈U型，增大了RESURF长度，提高了器件的击穿电压。
在图5I所示的步骤中，制作栅极。首先，在硅材料表面制作介质层551。然后在介质层551上制作多晶硅层552。介质层551和多晶硅层552通过光刻工艺和刻蚀工艺制作所需的图案形成栅极。栅极55部分位于P型层503上，部分位于漂移区52上，部分位于凹进场氧结构51上。在图5J中，进行额外的步骤以完成MOSFET器件的制作。例如，采用额外的掩膜制作N型的漏极接触区520和源极区53，使得漏极接触区520和漂移区位于栅极一侧，源极区53位于栅极的另一侧。
值得注意的是，制作MOSFET的部分步骤在上述的示意图中已被省略，在不偏离本发明的主旨的前提下简化描述。
图6A-6E示出了制作RESURF MOSFET器件的另一个方法实施例。在这个方法中，N型MOSFET器件的漂移区深度通过调节P阱的布图间隔宽度和凹进场氧结构的深度进行调节控制。
在图6A中，在半导体衬底上制作外延层601。半导体衬底可包含NBL层。外延层601可为N型轻度掺杂或P型轻度掺杂。在一些实施例中，“半导体衬底”包含P型衬底601和P型外延层503。在一些实施例中，外延层503构成MOSFET器件体区的至少一部分。在另一些实施例中，MOSFET器件的体区通过向外延层503进行离子注入掺杂形成。
在图6B中，使用第一张掩膜603，采用光刻工艺制作P阱。在外延层601上淀积氮化物层604。氮化物层604和外延层601中间还可包含二氧化硅层(未示出)。然后，在氮化物层604上涂覆光刻胶602，并使用第一张掩膜603进行光刻工艺在光刻胶602上形成开口。掩膜603上的开口具有间隔的结构尺寸L6(即布图间隔宽度)，可根据NMOS的性能参数进行计算。若需要较大的电荷密度，布图间隔宽度L6相应增大。若需要较小的电荷密度，布图间隔宽度L6相应减小。
在图6C，氮化物层604被刻蚀形成硬质掩膜，用于制作P阱64。从硬质掩膜的开口中注入P型掺杂剂在外延层601中形成P阱64。其中硬质掩膜的开口对应光刻胶602上的开口。
在图6D，利用P阱64的同一硬质掩膜，在P阱64的表面与P阱64对准制作氧化物640。
在图6E中，P阱氧化物640作为制作N阱62的阻挡掩膜层，从氧化物640的间隔开口(即P阱64的布图间隔)中注入N型掺杂剂如磷，和P阱氧化物640的边缘对准形成N阱62。在N阱注入工艺完成后，去除P阱氧化物640。因为N阱62和P阱64的边缘对准，因此P阱掩膜603的布图间隔宽度L6近似等于N阱62的宽度。该布图间隔即为不制作P阱64的P阱64区域之间的间隔区域，该间隔区域用于制作N阱62。由于N阱62的深度d16与其宽度L6呈正相关，因此漂移区N阱62的深度可通过调节P阱掩膜602的布图间隔宽度L6来进行控制。
采用热退火工艺推进阱，使P阱推进到N阱62下面。
然后采用第二张掩膜在N阱62中制作凹进场氧结构。后续的制作凹进场氧结构、栅极、源极和漏极接触区的方法可与图5G至图5J所示的方法相同。
NMOS器件的RESURF深度或漂移区深度可通过图5A-5J所示的漂移区的布图宽度调节，也可通过图6A-6E所示的P阱的布图间隔宽度调节。因此，当在同一半导体衬底上集成NMOS器件和其他电路或元件时，RESURF NMOS器件的特殊的漂移区深度和电荷密度要求只需通过调节布图尺寸来调节，而不需要通过额外的掩膜来实现。
图6A-6E所示的实施例只是用于示意性的说明，一些公知的工艺步骤或结构在描述中被省略，但应当知道包含这些工艺步骤和结构仍可属于本发明保护的范围。有些公知的步骤顺序可调换，这些公顺序不同的工艺步骤仍属于本发明保护的范围。
上述多个实施例涉及N型LDMOS器件。应当知道，掺杂类型相反的相应P型LDMOS也在本发明的保护范围之内。在一个实施例中，第一掺杂类型指N型掺杂，第二掺杂类型指P型掺杂。在另外一个实施例中，第一掺杂类型指P型掺杂，第二掺杂类型指N型掺杂。N型掺杂指掺杂磷、砷或其它采用电子导电的的材料。P型掺杂指掺杂硼、铝、镓或其它采用空穴导电的材料。
上述本发明的说明书和实施仅仅以示例性的方式对本发明进行了说明，这些实施例不是完全详尽的，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (10)

1.一种包含金属氧化物半导体场效应管(MOSFET)器件的半导体器件，其中所述MOSFET器件包含：
漏极，为第一掺杂类型，所述漏极包含漏极接触区和漂移区；
源极，为第一掺杂类型；
体区，为第二掺杂类型，所述体区位于所述漏极和所述源极之间；
栅极区，位于体区上方，其中在水平方向上，所述源极位于所述栅极区的一侧，所述漏极位于所述栅极区的另一侧；以及
凹进场氧结构，其中所述凹进场氧结构在垂直方向上位于所述栅极区和所述漂移区之间，所述凹进场氧结构使得所述漂移区呈U型。
2.如权利要求1所述的半导体器件进一步包含：
半导体衬底，为第二掺杂类型；
掩埋层，为第一掺杂类型，所述掩埋层位于所述半导体衬底和所述MOSFET器件之间。
3.如权利要求1所述的半导体器件，其中所述MOSFET器件为第一MOSFET器件，所述半导体器件进一步包含第二MOSFET器件，其中所述第一MOSFET器件的漂移区包含第一宽度和第一深度，所述第二MOSFET器件的漂移区包含第二宽度和第二深度，其中所述第一宽度大于所述第二宽度且所述第一深度大于所述第二深度。
4.一种制作MOSFET器件的方法，包含：
在半导体衬底上制作外延层；
在外延层上涂覆光刻胶层，采用第一张掩膜对光刻胶层进行光刻工艺在光刻胶上形成开孔；
向所述开孔注入离子掺杂剂制作所述漂移区；
采用第二张掩膜在所述漂移区制作凹进场氧结构，使得所述漂移区呈所述U型；
制作栅极，使得所述栅极位于所述外延层、所述漂移区和所述凹进场氧结构之上并和所述外延层、所述漂移区和所述凹进场氧结构部分重叠；以及
在所述栅极一侧制作源极区并在所述栅极另一侧制作漏极接触区；
其中通过调节所述开孔的宽度控制所述漂移区的深度。
5.如权利要求4所述的方法，其中所述漂移区的深度通过与所述开孔的宽度呈正相关的方式调节控制。
6.如权利要求4所述的方法，其中制作所述凹进场氧结构包括：
采用所述第二张掩膜刻蚀沟槽；以及
在所述沟槽中制作氧化物。
7.如权利要求6所述的方法，其中所述漂移区的深度通过与所述沟槽的深度呈负相关的方式调节控制。
8.如权利要求4所述的方法，进一步包含在所述半导体衬底上制作掩埋层。
9.一种制作MOSFET器件的方法，包括：
在半导体衬底上制作外延层；
采用第一张掩膜在所述外延层中制作第一型阱，所述第一型阱为第一掺杂类型；
在所述第一型阱表面与所述第一型阱对准制作氧化物；
以所述氧化物作为阻挡掩膜层，从所述第一型阱的布图间隔中注入离子掺杂剂制作漂移区，所述漂移区为第二掺杂类型；
采用第二张掩膜在所述漂移区制作凹进场氧结构，使所述漂移区呈U型；
制作栅极；以及
在所述栅极一侧制作源极区并在所述栅极另一侧制作漏极接触区，其中所述源极区和所述漏极接触区为第二掺杂类型。
10.如权利要求9所述的方法，其中所述漂移区的深度通过与所述布图间隔宽度呈正相关的方式调节控制。
CN201210297743.0A 2011-08-23 2012-08-21 一种包含mosfet器件的半导体器件和制作方法 Active CN102891180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/216,187 2011-08-23
US13/216,187 US8748980B2 (en) 2011-08-23 2011-08-23 U-shape RESURF MOSFET devices and associated methods of manufacturing

Publications (2)

Publication Number Publication Date
CN102891180A true CN102891180A (zh) 2013-01-23
CN102891180B CN102891180B (zh) 2015-03-11

Family

ID=47534637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210297743.0A Active CN102891180B (zh) 2011-08-23 2012-08-21 一种包含mosfet器件的半导体器件和制作方法

Country Status (3)

Country Link
US (1) US8748980B2 (zh)
CN (1) CN102891180B (zh)
TW (1) TWI544632B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014183669A1 (zh) * 2013-05-16 2014-11-20 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN104377242A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN107768428A (zh) * 2016-10-04 2018-03-06 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN108321206A (zh) * 2018-03-05 2018-07-24 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613712B (zh) 2016-12-23 2018-02-01 新唐科技股份有限公司 半導體裝置及其製造方法
CN109524395B (zh) * 2017-09-19 2020-09-11 世界先进积体电路股份有限公司 半导体装置及其制造方法
US10388649B2 (en) * 2017-10-04 2019-08-20 Vanguard International Semiconductor Corporation Semiconductor devices and methods for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
JP2006080104A (ja) * 2004-09-07 2006-03-23 Denso Corp 半導体装置およびその製造方法
CN1825551A (zh) * 2005-02-23 2006-08-30 旺宏电子股份有限公司 横向双扩散金氧半导体元件及其制造方法
JP2007059710A (ja) * 2005-08-25 2007-03-08 Denso Corp 半導体装置およびその製造方法
JP2007095997A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100109081A1 (en) * 2008-10-31 2010-05-06 United Microelectronics Corp. Semiconductor device and ic chip

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US6680515B1 (en) 2000-11-10 2004-01-20 Monolithic Power Systems, Inc. Lateral high voltage transistor having spiral field plate and graded concentration doping
US20060220168A1 (en) 2005-03-08 2006-10-05 Monolithic Power Systems, Inc. Shielding high voltage integrated circuits
US8198679B2 (en) 2009-05-28 2012-06-12 Monolithic Power Systems, Inc. High voltage NMOS with low on resistance and associated methods of making
US20110057259A1 (en) 2009-09-04 2011-03-10 Tiesheng Li Method for forming a thick bottom oxide (tbo) in a trench mosfet
US20110062554A1 (en) 2009-09-17 2011-03-17 Hsing Michael R High voltage floating well in a silicon die
US8598637B2 (en) 2009-09-18 2013-12-03 Monolithic Power Systems, Inc. High voltage junction field effect transistor with spiral field plate
US20110068397A1 (en) 2009-09-24 2011-03-24 Disney Donald R Power devices and associated methods of manufacturing
US8084811B2 (en) 2009-10-08 2011-12-27 Monolithic Power Systems, Inc. Power devices with super junctions and associated methods manufacturing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448625B1 (en) * 2001-03-16 2002-09-10 Semiconductor Components Industries Llc High voltage metal oxide device with enhanced well region
JP2006080104A (ja) * 2004-09-07 2006-03-23 Denso Corp 半導体装置およびその製造方法
CN1825551A (zh) * 2005-02-23 2006-08-30 旺宏电子股份有限公司 横向双扩散金氧半导体元件及其制造方法
JP2007059710A (ja) * 2005-08-25 2007-03-08 Denso Corp 半導体装置およびその製造方法
JP2007095997A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100109081A1 (en) * 2008-10-31 2010-05-06 United Microelectronics Corp. Semiconductor device and ic chip

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014183669A1 (zh) * 2013-05-16 2014-11-20 无锡华润上华半导体有限公司 横向扩散金属氧化物半导体器件及其制造方法
US9768292B2 (en) 2013-05-16 2017-09-19 Csmc Technologies Fab1 Co., Ltd. Laterally diffused metal oxide semiconductor device and manufacturing method therefor
CN104377242A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN107768428A (zh) * 2016-10-04 2018-03-06 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN107768428B (zh) * 2016-10-04 2020-05-22 成都芯源系统有限公司 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
CN108321206A (zh) * 2018-03-05 2018-07-24 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
CN108321206B (zh) * 2018-03-05 2021-06-04 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法

Also Published As

Publication number Publication date
US8748980B2 (en) 2014-06-10
TW201310653A (zh) 2013-03-01
TWI544632B (zh) 2016-08-01
CN102891180B (zh) 2015-03-11
US20130049113A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
KR102000886B1 (ko) 절연 게이트형 스위칭 장치와 그 제조 방법
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
CN109473477B (zh) 半导体装置
CN102891180B (zh) 一种包含mosfet器件的半导体器件和制作方法
TWI524522B (zh) 帶有累積增益植入物之橫向雙擴散金屬氧化物半導體及其製造方法
CN102569411B (zh) 半导体器件及其制作方法
US7161208B2 (en) Trench mosfet with field relief feature
US20090053869A1 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
CN103681848B (zh) 金属氧化物半导体场效应晶体管及其制造方法
CN104701160B (zh) 制造半导体结构的方法以及半导体结构
US9269805B2 (en) Method to manufacture short channel trench MOSFET
US9660020B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same
JP2010135791A (ja) 半導体素子及びその製造方法
EP3651202B1 (en) Semiconductor device with superjunction and oxygen inserted si-layers
CN106409676A (zh) 半导体结构及其制造方法
US20160172436A1 (en) Semiconductor device, termination structure and method of forming the same
US9331194B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN105448916A (zh) 晶体管及其形成方法
CN109830538B (zh) Ldmos器件及其制造方法
CN102709190B (zh) Ldmos场效应晶体管及其制作方法
KR20080024273A (ko) 반도체 소자 및 그의 제조방법
EP3806161A1 (en) Silicon carbide device with an implantation tail compensation region
US11658239B2 (en) Semiconductor device and fabrication method thereof
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
CN108574014B (zh) Ldmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant