JP2007059710A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007059710A JP2007059710A JP2005244571A JP2005244571A JP2007059710A JP 2007059710 A JP2007059710 A JP 2007059710A JP 2005244571 A JP2005244571 A JP 2005244571A JP 2005244571 A JP2005244571 A JP 2005244571A JP 2007059710 A JP2007059710 A JP 2007059710A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- drain region
- channel formation
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000002344 surface layer Substances 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 16
- 238000013459 approach Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000007864 aqueous solution Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成することができる半導体装置およびその製造方法を提供する。
【解決手段】 ｎ−シリコン基板１における主表面１ａでの表層部にｐウェル領域２、ｎ＋ソース領域３、ｎ＋ドレイン領域４が形成されている。基板１の主表面１ａからトレンチ５が掘られ、その平面構造としてソース領域３からドレイン領域４に向かう方向においてソース領域３とドレイン領域４との間のｐウェル領域２を貫通するように形成されている。トレンチ５の内面および主表面１ａの上にゲート酸化膜を介してゲート電極が形成され、トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位が、ドレイン領域４に近づくに従い深さを徐々に減少させた形状となっている。
【選択図】 図３
【解決手段】 ｎ−シリコン基板１における主表面１ａでの表層部にｐウェル領域２、ｎ＋ソース領域３、ｎ＋ドレイン領域４が形成されている。基板１の主表面１ａからトレンチ５が掘られ、その平面構造としてソース領域３からドレイン領域４に向かう方向においてソース領域３とドレイン領域４との間のｐウェル領域２を貫通するように形成されている。トレンチ５の内面および主表面１ａの上にゲート酸化膜を介してゲート電極が形成され、トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位が、ドレイン領域４に近づくに従い深さを徐々に減少させた形状となっている。
【選択図】 図３
Description
本発明は、半導体装置およびその製造方法に関するものである。
従来技術（特許文献１）のＬＤＭＯＳにおいては、プレーナゲート電極に加えてトレンチゲート電極を形成することにより、チャネル抵抗を低減して低いオン抵抗を実現している。
特開２００５−２６６６４号公報
しかし、単にプレーナゲート電極に加えてトレンチゲート電極を設けただけではゲート電極の面積の増加を招き、これによりドレイン側拡散領域とゲート電極との対向面積が増加してしまい、ゲート・ドレイン間の容量（Ｑｇｄ）が増大する。
そして、例えば、高速スイッチングが必要な用途（スイッチング電源等）においては、ゲート・ドレイン間の容量増大により、スイッチング速度が低下し、これによるスイッチング損失が増大してしまい、全体の損失を低減できないという問題があった。
本発明はこのような背景の下になされたものであり、その目的は、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成することができる半導体装置およびその製造方法を提供することにある。
請求項１に記載の発明によれば、プレーナゲート電極に加えてトレンチゲート電極を形成することにより電流経路を基板表面から離れた深い部分にまで形成してオン抵抗を小さくすることができる。さらに、トレンチゲート電極について、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域からドレイン領域に近づくに従い深さを徐々に減少させた形状にしているので、半導体基板による第１導電型の領域とトレンチゲート電極の対向面積を小さくでき、これによりゲート・ドレイン間容量を小さくすることができる。このようにして、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成することができる。
請求項２に記載のように、請求項１に記載の半導体装置において、ソース領域からドレイン領域に向かう方向における、半導体基板の主表面上に配したソース電極のコンタクト部の形成範囲には少なくとも一部にトレンチゲート電極が形成されていない領域があると、半導体基板による第１導電型の領域とトレンチゲート電極の対向面積をより小さくでき、よりゲート・ドレイン間容量を小さくすることができる。
請求項１に記載の半導体装置の製造方法として、請求項３に記載のように、トレンチを形成するに際し、基板上に、トレンチ形成用開口部を有し、かつ、当該トレンチ形成用開口部は少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における幅がドレイン領域側程狭くなっているマスクを配置する第１工程と、前記トレンチ形成用開口部からドライエッチングにより基板に、少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有すると、請求項１に記載の半導体装置を製造する上で好ましいものとなる。
請求項１に記載の半導体装置の製造方法として、請求項４に記載のように、前記半導体基板として（１００）面を主表面とするシリコン基板を用い、トレンチを形成するに際し、（１００）面を主表面とするシリコン基板上に、トレンチ形成用開口部を有するマスクを配置する第１工程と、前記トレンチ形成用開口部からアルカリ水溶液によるウエットエッチングにより基板に、ドレイン領域側の側壁が（１１１）面となり、当該側壁がソース領域からドレイン領域に向かう方向での深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有すると、請求項１に記載の半導体装置を製造する上で好ましいものとなる。
請求項５に記載のように、請求項４に記載の半導体装置の製造方法において、前記アルカリ水溶液としてＫＯＨ水溶液を用いるとよい。
請求項１に記載の半導体装置の製造方法として、請求項６に記載のように、トレンチを形成するに際し、基板上に、トレンチ形成用溝部を有し、かつ、当該トレンチ形成用溝部は少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているマスクを配置する第１工程と、前記トレンチ形成用溝部からエッチングにより基板に、少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有すると、請求項１に記載の半導体装置を製造する上で好ましいものとなる。
請求項１に記載の半導体装置の製造方法として、請求項６に記載のように、トレンチを形成するに際し、基板上に、トレンチ形成用溝部を有し、かつ、当該トレンチ形成用溝部は少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているマスクを配置する第１工程と、前記トレンチ形成用溝部からエッチングにより基板に、少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有すると、請求項１に記載の半導体装置を製造する上で好ましいものとなる。
（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１には、本実施形態における半導体装置の平面図を示す。図１のＡ−Ａ線での縦断面を図２に、図１のＢ−Ｂ線での縦断面を図３に示す。
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１には、本実施形態における半導体装置の平面図を示す。図１のＡ−Ａ線での縦断面を図２に、図１のＢ−Ｂ線での縦断面を図３に示す。
半導体装置は第１導電型の半導体基板としてのｎ−シリコン基板１に作り込まれており、横型パワーＭＯＳトランジスタであって、ＬＤＭＯＳ構造を有する（トレンチゲート型ＬＤＭＯＳＦＥＴである）。ｎ−シリコン基板１の上面（１ａ）を主表面としている。以下の説明においてｎ型が第１導電型であり、ｐ型が第２導電型である。
図２において、ｎ−シリコン基板１の主表面１ａでの表層部には、チャネル形成領域としてのｐウェル領域２が形成されている。このｐウェル領域２は図１においては左側に位置し、直線的に延びている。ｐウェル領域２内におけるｎ−シリコン基板１の主表面１ａでの表層部にはｎ＋ソース領域３がｐウェル領域２よりも浅く形成されている。
ｎ−シリコン基板１の主表面１ａでの表層部にはｎ＋ドレイン領域４がｐウェル領域２とは離間した位置に形成されている。このｎ＋ドレイン領域４は図１においては右側に位置し、ｐウェル領域２（ｎ＋ソース領域３）と平行を保った状態で直線的に延びている。
図３に示すように、ｎ−シリコン基板１の主表面１ａからトレンチ５が掘られている。トレンチ５は複数設けられている。トレンチ５の平面構造として、図１に示すごとくｎ＋ソース領域３からｎ＋ドレイン領域４に向かう方向においてソース領域３とドレイン領域４との間のｐウェル領域２を貫通するように形成されている。
図３に示すように、トレンチ５の内面においてゲート絶縁膜としてのゲート酸化膜６を介してトレンチゲート電極７が形成されている。詳しくは、トレンチゲート電極７はリンがドープされたポリシリコンを用いており、このポリシリコンがゲート電極としてトレンチ５に埋め込まれている。トレンチゲート電極７はｐウェル領域２よりも一定距離以上深く形成されている（図３のＬ寸法が所定値以上となっている）。
ここで、トレンチ５について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位８が、ソース領域３からドレイン領域４に近づくに従い深さＨを徐々に減少させた形状となっている。本実施形態では、円弧状に切り欠いた形状をなしている。よって、トレンチ５に埋め込まれるトレンチゲート電極７についても、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位８が、ソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させた形状となっている（円弧状に切り欠いた形状をなしている）。
ｎ−シリコン基板１の主表面１ａにはＬＯＣＯＳ酸化膜９が形成され、ＬＯＣＯＳ酸化膜９はｐウェル領域２とｎ＋ドレイン領域４との間に延設されている。また、図２に示すように、ｎ−シリコン基板１の主表面１ａの上にゲート絶縁膜としてのゲート酸化膜１０を介してプレーナゲート電極１１が形成されている。このプレーナゲート電極１１も前述のトレンチゲート電極７と同様にリンがドープされたポリシリコンを用いており、かつ、ゲート電極７とゲート電極１１とは一体的に形成されている。
ｎ−シリコン基板１の主表面１ａ上にはソース電極１２とドレイン電極１３が形成されている。ソース電極１２は図１に示すようにトレンチゲート電極７の間に配置されている。ソース電極１２はｎ＋ソース領域３およびｐウェル領域２と接するように配置され、ｎ＋ソース領域３およびｐウェル領域２と電気的に接続されている。ドレイン電極１３はｎ＋ドレイン領域４と接するように配置され、ｎ＋ドレイン領域４と電気的に接続されている。ゲート電極（不純物ドープトポリシリコン膜）７，１１上を含めた基板１上にはシリコン酸化膜１４が形成されている。
そして、横型パワーＭＯＳトランジスタがオフ時の場合には電流は流れないが、横型パワーＭＯＳトランジスタのオン時（ゲート電極に正の電圧を印加した時）には、ｐウェル領域２におけるトレンチゲート電極７に対向する部位およびプレーナゲート電極１１に対向する部位に反転層が形成される。そして、図１，２においてＩplにて示す電流経路にてｎ＋ソース領域３から、ｐウェル領域２におけるプレーナゲート電極１１に対向する部位（反転層）を通して、ドリフト領域であるｎ−シリコン基板１を介してｎ＋ドレイン領域４に電流が流れる。また、図１，３においてＩtrにて示す電流経路にてｎ＋ソース領域３から、ｐウェル領域２におけるトレンチゲート電極７に対向する部位（反転層）を通して、ドリフト領域であるｎ−シリコン基板１を介してｎ＋ドレイン領域４に電流が流れる。このとき、電流経路Ｉtrは表面から離れた深い部分にまで形成され、そのためオン抵抗を小さくすることができる。
さらに本実施形態では、図３に示すごとく、トレンチゲート電極７について、右面と下面とでなす角部においては円弧状に切り欠いた形状としている（ソース領域３からドレイン領域４に近づくに従い深さが徐々に減少する形状をなしている）。これにより、ｎ−領域（１）とトレンチゲート電極７の対向面積が小さくなっており、ゲート・ドレイン間の容量Ｑｇｄを小さくすることができる。
次に、製造方法を、図４〜図９を用いて説明する。
図４はウエハの平面図であり、図５は図４のＡ−Ａ線での縦断面図である。
図５に示すように、ｎ−シリコン基板１を用意する。そして、ＬＯＣＯＳ酸化膜９を形成する。さらに、図４，５に示すように、ｎ−シリコン基板１の上にトレンチ形成用のマスク２０を配置する。マスク２０にはトレンチ形成用の開口部２０ａが形成されている。開口部２０ａは、図４に示すように、図中での左側はその幅がＷ１で一定であるが図中の右側においてソース側からドレイン側に近づくほど小さくなっている（図４においては右端の幅がＷ２となるように直線的に狭くなっている）。つまり、トレンチ形成用開口部２０ａは少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における幅がドレイン領域側程狭くなっている。
図４はウエハの平面図であり、図５は図４のＡ−Ａ線での縦断面図である。
図５に示すように、ｎ−シリコン基板１を用意する。そして、ＬＯＣＯＳ酸化膜９を形成する。さらに、図４，５に示すように、ｎ−シリコン基板１の上にトレンチ形成用のマスク２０を配置する。マスク２０にはトレンチ形成用の開口部２０ａが形成されている。開口部２０ａは、図４に示すように、図中での左側はその幅がＷ１で一定であるが図中の右側においてソース側からドレイン側に近づくほど小さくなっている（図４においては右端の幅がＷ２となるように直線的に狭くなっている）。つまり、トレンチ形成用開口部２０ａは少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における幅がドレイン領域側程狭くなっている。
そして、図５に示すように、ｎ−シリコン基板１の上面側からドライエッチングを行う。これにより、図６に示すように、マスク２０の開口部２０ａを通してｎ−シリコン基板１にトレンチ５が形成される。このとき、図４に示したように平面形状として開口部２０ａの形状（トレンチゲート電極のパターン）が図４での左側については一定幅であるが図４での右側についてはソース側からドレイン側に近づく程細くなっているので、図５に示すようにトレンチエッチをドライエッチングで行うと、図６に示すように図中の左側においては深さ一定であるが図６での右側については（マスク幅が細い部分は）深さが徐々に浅くなる。これによって、所望の形状のトレンチ５が得られる。つまり、トレンチ５は、ソース領域からドレイン領域に向かう方向におけるｐウェル領域２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなる。
その後、図７に示すように、熱酸化により、トレンチ５の内壁を含むｎ−シリコン基板１の主表面１ａの上にゲート酸化膜（６，１０）を形成する。さらに、不純物ドープトポリシリコン膜２５を成膜（デポ）してトレンチ５内を不純物ドープトポリシリコン膜２５で埋め込む。
そして、図８に示すように、基板１上の不純物ドープトポリシリコン膜２５をエッチバックして所定の膜厚とする。
引き続き、基板１上の不純物ドープトポリシリコン膜２５をホト工程・ドライエッチング工程を経て、図９に示すようにパターニングして、プレーナゲート電極１１とする。
引き続き、基板１上の不純物ドープトポリシリコン膜２５をホト工程・ドライエッチング工程を経て、図９に示すようにパターニングして、プレーナゲート電極１１とする。
このようにして、トレンチ５の内面においてゲート酸化膜６を介してトレンチゲート電極７を形成するとともに、主表面１ａの上にゲート酸化膜１０を介してプレーナゲート電極１１を形成する。このとき、トレンチゲート電極７については、トレンチ５内にゲート酸化膜６を介して、ソース領域からドレイン領域に向かう方向におけるｐウェル領域（２）でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させた形成とすることができる。
引き続き、ゲート電極（７，１１）をマスクとしたイオン注入にてｐウェル領域２およびｎ＋ソース領域３を形成する。さらに、ｎ＋ドレイン領域４を形成する。
そして、ゲート電極（７，１１）の上を含めた基板１上に、シリコン酸化膜１４を形成する。さらに、シリコン酸化膜１４にコンタクトホールを形成した後に、ソース電極１２とドレイン電極１３を形成する。その後に、配線を行う。
そして、ゲート電極（７，１１）の上を含めた基板１上に、シリコン酸化膜１４を形成する。さらに、シリコン酸化膜１４にコンタクトホールを形成した後に、ソース電極１２とドレイン電極１３を形成する。その後に、配線を行う。
その結果、図１，２，３に示す横型パワーＭＯＳトランジスタ（トレンチゲート型ＬＤＭＯＳ）が製造される。
ここで、比較のためのトレンチゲート構造を有するトランジスタを図２１，２２に示す。図２１は平面図であり、図２２は図２１のＡ−Ａ線での縦断面図である。図２２に示すごとくトレンチゲート電極７の断面が四角形になっている。
ここで、比較のためのトレンチゲート構造を有するトランジスタを図２１，２２に示す。図２１は平面図であり、図２２は図２１のＡ−Ａ線での縦断面図である。図２２に示すごとくトレンチゲート電極７の断面が四角形になっている。
ここで、ゲート・ドレイン間容量Ｑｇｄはドレイン部のｎ−領域（１）とトレンチゲート電極７の対向する面積により決定される。一方、オン抵抗Ｒｏｎは、ｐウェル領域２からトレンチゲート電極７が一定距離以上深くなっていればほとんど変わらない（図２２のＬ寸法が所定値以上であればよい）。これらの点を考慮して、図３に示す本実施形態においてはオン抵抗低減に効果の小さいトレンチゲート電極部分を削減することで、低いオン抵抗と低いドレイン・ゲート容量を両立し、オン抵抗Ｒｏｎとゲート・ドレイン間容量Ｑｇｄの積Ｒｏｎ・Ｑｇｄを低くすることができる。
上記実施形態によれば、以下のような効果を得ることができる。
（イ）プレーナゲート電極１１に加えてトレンチゲート電極７を形成することにより電流経路を基板表面から離れた深い部分にまで形成してオン抵抗を小さくすることができる。さらに、図３に示すごとく、トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させた形状にしているので、基板によるｎ領域とトレンチゲート電極７の対向面積を小さくでき、これによりゲート・ドレイン間容量を小さくすることができる。このようにして、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成することができる。つまり、オン抵抗とゲート・ドレイン間容量の積（Ｒｏｎ・Ｑｇｄ）を低減することができる。より詳しくは、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成し、高速スイッチング時の損失を低減すべくオン抵抗とゲート・ドレイン間容量の積（Ｒｏｎ・Ｑｇｄ）を低減することができる。
（イ）プレーナゲート電極１１に加えてトレンチゲート電極７を形成することにより電流経路を基板表面から離れた深い部分にまで形成してオン抵抗を小さくすることができる。さらに、図３に示すごとく、トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させた形状にしているので、基板によるｎ領域とトレンチゲート電極７の対向面積を小さくでき、これによりゲート・ドレイン間容量を小さくすることができる。このようにして、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成することができる。つまり、オン抵抗とゲート・ドレイン間容量の積（Ｒｏｎ・Ｑｇｄ）を低減することができる。より詳しくは、ＬＤＭＯＳ構造を有する半導体装置において、低オン抵抗化と低ゲート・ドレイン間容量化を同時に達成し、高速スイッチング時の損失を低減すべくオン抵抗とゲート・ドレイン間容量の積（Ｒｏｎ・Ｑｇｄ）を低減することができる。
（ロ）上記（イ）の半導体装置の製造方法として、トレンチ５を形成するに際し、図４，５に示すごとく、基板１上に、トレンチ形成用開口部２０ａを有し、かつ、当該トレンチ形成用開口部２０ａは少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における幅がドレイン領域側程狭くなっているマスク２０を配置する第１工程と、トレンチ形成用開口部２０ａからドライエッチングにより基板１に、少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチ５を形成する第２工程（図６参照）と、図９のごとく、トレンチ５内にゲート絶縁膜としてのゲート酸化膜６を介して、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位をソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させたトレンチゲート電極７を形成する第３工程と、を少なくとも有する。これにより、（イ）の半導体装置を製造する上で好ましいものとなる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１０には、本実施形態における半導体装置の平面図を示す。図１０のＡ−Ａ線での縦断面を図１１に示す。
本実施形態においてはトレンチゲート電極７の形状が図１１に示すごとく直線的に切り欠かれている。
本実施形態においてはトレンチゲート電極７の形状が図１１に示すごとく直線的に切り欠かれている。
製造方法として、図１２及び図１３（図１２のＡ−Ａ断面図）に示すように、（１００）面を主表面とするシリコン基板１の上にトレンチ形成用マスク３０を形成する。このトレンチ形成用マスク３０における開口部３０ａは長方形状をなしている。そして、図１３に示すように、トレンチ形成のためのエッチングをＫＯＨを含む水溶液中で行う。すると、図１４に示すように、（１１１）面ではＳｉのエッチング速度が遅いので、希望のトレンチ形状が得られる。ＫＯＨの代わりにＴＭＡＨ等を用いることも可能である。
その後、第１の実施形態と同様にして、ゲート酸化膜６，１０の形成、ゲート電極７，１１の形成、ｐウェル領域２の形成、ｎ＋ソース領域３の形成、ｎ＋ドレイン領域４の形成、ソース・ドレイン電極１２，１３の形成等を行う。
上記実施形態によれば、以下のような効果を得ることができる。
上記（イ）の半導体装置の製造方法として、半導体基板として（１００）面を主表面とするシリコン基板１を用い、トレンチ５を形成するに際し、（１００）面を主表面とするシリコン基板１上に、トレンチ形成用開口部３０ａを有するマスク３０を配置する第１工程と、トレンチ形成用開口部３０ａからアルカリ水溶液によるウエットエッチング（ＫＯＨを含む水溶液によるウエットエッチング）により基板１に、ドレイン領域側の側壁が（１１１）面となり、当該側壁がソース領域からドレイン領域に向かう方向での深さがドレイン領域側程浅くなっているトレンチ５を形成する第２工程と、トレンチ５内にゲート絶縁膜としてのゲート酸化膜を介して、ソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極７を形成する第３工程と、を少なくとも有する。これにより、（イ）の半導体装置を製造する上で好ましいものとなる。
上記（イ）の半導体装置の製造方法として、半導体基板として（１００）面を主表面とするシリコン基板１を用い、トレンチ５を形成するに際し、（１００）面を主表面とするシリコン基板１上に、トレンチ形成用開口部３０ａを有するマスク３０を配置する第１工程と、トレンチ形成用開口部３０ａからアルカリ水溶液によるウエットエッチング（ＫＯＨを含む水溶液によるウエットエッチング）により基板１に、ドレイン領域側の側壁が（１１１）面となり、当該側壁がソース領域からドレイン領域に向かう方向での深さがドレイン領域側程浅くなっているトレンチ５を形成する第２工程と、トレンチ５内にゲート絶縁膜としてのゲート酸化膜を介して、ソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極７を形成する第３工程と、を少なくとも有する。これにより、（イ）の半導体装置を製造する上で好ましいものとなる。
ここで、アルカリ水溶液としてＫＯＨ水溶液を用いるとよい。
なお、図１２ではマスク３０の開口部３０ａの形状として長方形状をなしており、これにより図１４に示すように側面が（１１１）面のトレンチ５を形成し、かつ当該トレンチ５は図１４での右側壁以外の側壁も斜状となっていたが、マスク３０の開口部形状を変えることにより、図１４での右側壁のみ斜状としてもよい。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
なお、図１２ではマスク３０の開口部３０ａの形状として長方形状をなしており、これにより図１４に示すように側面が（１１１）面のトレンチ５を形成し、かつ当該トレンチ５は図１４での右側壁以外の側壁も斜状となっていたが、マスク３０の開口部形状を変えることにより、図１４での右側壁のみ斜状としてもよい。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１５（ａ），（ｂ）、図１６、図１７、図１８を用いて本実施形態における半導体装置の製造方法およびその構造を説明する。図１５（ａ）はウエハの平面図であり、図１５（ｂ）は図１５（ａ）のＡ−Ａ線での縦断面図である。
図１５（ａ），（ｂ）に示すように、トレンチ形成用マスク４０はトレンチ形成用溝部４０ａを有し、この溝部４０ａは段差を有している。つまり、トレンチを形成するときのマスクの厚さｔを徐々に変えて、溝部４０ａのうちの第１溝４１の底面では膜厚ゼロであり、第２溝４２の底面では膜厚が薄く、第３溝４３の底面では膜厚がもっと厚く、第４溝４４の底面では膜厚がさらに厚くなっている。
そして、図１６，１７，１８に示すように、基板１に対しエッチングを行って図１８に示すようにトレンチ４７を形成する。このエッチング工程においては、図１５（ｂ）の第１溝４１での開口部からエッチングを開始して図１６に示すように浅いトレンチ４５を形成し、引き続きエッチングを継続して図１７に示すようトレンチ４６を形成し、さらにエッチングを継続して図１８に示すようにトレンチ４７を形成する。つまり、マスク材（４０）とシリコンの選択比を考慮してマスク４０の厚さを適当に設定することにより、エッチングの途中でマスク４０での第２溝４２の底面が無くなり（開口し）、ここからもシリコンエッチングが開始され、さらに、第３溝４３の底面が無くなり（開口し）、ここからもシリコンエッチングが開始され、さらには第４溝４４の底面が無くなり（開口し）、ここからもシリコンエッチングが開始される。このようにして、トレンチ深さの制御が行われる。
その後、第１の実施形態と同様にして、ゲート酸化膜６，１０の形成、ゲート電極７，１１の形成、ｐウェル領域２の形成、ｎ＋ソース領域３の形成、ｎ＋ドレイン領域４の形成、ソース・ドレイン電極１２，１３の形成等を行う。
上記実施形態によれば、以下のような効果を得ることができる。
上記（イ）の半導体装置の製造方法として、トレンチを形成するに際し、基板１上に、トレンチ形成用溝部４０ａを有し、かつ、当該トレンチ形成用溝部４０ａは少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているマスク４０を配置する第１工程と、トレンチ形成用溝部４０ａからエッチングにより基板１に、少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチ４７を形成する第２工程と、トレンチ４７内にゲート絶縁膜としてのゲート酸化膜を介して、ソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有する。これにより、（イ）の半導体装置を製造する上で好ましいものとなる。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
上記（イ）の半導体装置の製造方法として、トレンチを形成するに際し、基板１上に、トレンチ形成用溝部４０ａを有し、かつ、当該トレンチ形成用溝部４０ａは少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているマスク４０を配置する第１工程と、トレンチ形成用溝部４０ａからエッチングにより基板１に、少なくともソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチ４７を形成する第２工程と、トレンチ４７内にゲート絶縁膜としてのゲート酸化膜を介して、ソース領域からドレイン領域に向かう方向におけるｐウェル領域（チャネル形成領域）２でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、を少なくとも有する。これにより、（イ）の半導体装置を製造する上で好ましいものとなる。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１９には、図１に代わる本実施形態における半導体装置の平面図を示す。図１９のＡ−Ａ線での縦断面を図２０に示す。
本実施形態では、トレンチゲート電極７について、ソース領域からドレイン領域に向かう方向におけるソース電極１２のコンタクト部の形成範囲Ｚ１にはトレンチゲート電極７が形成されていない領域５０がある。
本実施形態では、トレンチゲート電極７について、ソース領域からドレイン領域に向かう方向におけるソース電極１２のコンタクト部の形成範囲Ｚ１にはトレンチゲート電極７が形成されていない領域５０がある。
よって、前述したように、ゲート・ドレイン間容量はドレイン側のｎ−層（１）とトレンチゲート電極７の対向する面積により決定されているとともに、オン抵抗は、ｐウェル領域２からトレンチゲート電極７が一定距離以上深くなっていればほとんど変わらないので、本実施形態のようにオン抵抗低減に効果の小さいトレンチゲート部分を更に削減することで、低いオン抵抗と低いドレイン・ゲート容量を両立し、オン抵抗Ｒｏｎとゲート・ドレイン間容量Ｑｇｄの積Ｒｏｎ・Ｑｇｄを第１実施形態に比べ更に低くすることができる。
図２０ではソース領域からドレイン領域に向かう方向におけるソース電極１２のコンタクト部の形成範囲Ｚ１には全ての領域にトレンチゲート電極７が形成されていないが、これに限らず、図１９，２０において符号７’で示すようにソース領域からドレイン領域に向かう方向におけるソース電極１２のコンタクト部の形成範囲Ｚ１にはその一部の領域にトレンチゲート電極７（トレンチ５）がない構造としてもよい。
上記実施形態によれば、以下のような効果を得ることができる。
トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させた形状とし、しかも、ソース領域からドレイン領域に向かう方向における、基板１の主表面１ａ上に配したソース電極１２のコンタクト部の形成範囲Ｚ１には少なくとも一部にトレンチゲート電極が形成されていない領域（５０）がある構成とした。よって、基板１によるｎ領域とトレンチゲート電極７の対向面積をより小さくでき、よりゲート・ドレイン間容量を小さくすることができる。
トレンチゲート電極７について、ソース領域３からドレイン領域４に向かう方向におけるｐウェル領域２でのドレイン領域４側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域３からドレイン領域４に近づくに従い深さを徐々に減少させた形状とし、しかも、ソース領域からドレイン領域に向かう方向における、基板１の主表面１ａ上に配したソース電極１２のコンタクト部の形成範囲Ｚ１には少なくとも一部にトレンチゲート電極が形成されていない領域（５０）がある構成とした。よって、基板１によるｎ領域とトレンチゲート電極７の対向面積をより小さくでき、よりゲート・ドレイン間容量を小さくすることができる。
これまでの説明においては第１導電型をｎ型とし、第２導電型をｐ型としたが、これを逆にして第１導電型をｐ型とし、第２導電型をｎ型としてもよい。
１…シリコン基板、１ａ…主表面、２…ｐウェル領域、３…ｎ＋ソース領域、４…ｎ＋ドレイン領域、５…トレンチ、６…ゲート酸化膜、７…トレンチゲート電極、１０…ゲート酸化膜、１１…プレーナゲート電極、２０…マスク、２０ａ…開口部、３０…マスク、３０ａ…開口部、４０…マスク、４０ａ…トレンチ形成用溝部。
Claims (6)
- 第１導電型の半導体基板における主表面での表層部に形成された第２導電型のチャネル形成領域と、
前記チャネル形成領域内における前記主表面での表層部に前記チャネル形成領域よりも浅く形成された第１導電型のソース領域と、
前記主表面での表層部において前記チャネル形成領域とは離間した位置に形成された第１導電型のドレイン領域と、
前記半導体基板の主表面から掘られ、その平面構造として前記ソース領域からドレイン領域に向かう方向においてソース領域とドレイン領域との間のチャネル形成領域を貫通するように形成されたトレンチと、
前記トレンチの内面においてゲート絶縁膜を介して形成されたトレンチゲート電極と、
前記主表面の上にゲート絶縁膜を介して形成されたプレーナゲート電極と、
を備えた、ＬＤＭＯＳ構造を有する半導体装置において、
トレンチゲート電極について、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位を、ソース領域からドレイン領域に近づくに従い深さを徐々に減少させた形状としたことを特徴とする半導体装置。 - ソース領域からドレイン領域に向かう方向における、半導体基板の主表面上に配したソース電極のコンタクト部の形成範囲には少なくとも一部にトレンチゲート電極が形成されていない領域があること特徴とする請求項１に記載の半導体装置。
- 第１導電型の半導体基板における主表面での表層部に形成された第２導電型のチャネル形成領域と、
前記チャネル形成領域内における前記主表面での表層部に前記チャネル形成領域よりも浅く形成された第１導電型のソース領域と、
前記主表面での表層部において前記チャネル形成領域とは離間した位置に形成された第１導電型のドレイン領域と、
前記半導体基板の主表面から掘られ、その平面構造として前記ソース領域からドレイン領域に向かう方向においてソース領域とドレイン領域との間のチャネル形成領域を貫通するように形成されたトレンチと、
前記トレンチの内面においてゲート絶縁膜を介して形成されたトレンチゲート電極と、
前記主表面の上にゲート絶縁膜を介して形成されたプレーナゲート電極と、
を備えた、ＬＤＭＯＳ構造を有する半導体装置の製造方法であって、
トレンチを形成するに際し、基板上に、トレンチ形成用開口部を有し、かつ、当該トレンチ形成用開口部は少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における幅がドレイン領域側程狭くなっているマスクを配置する第１工程と、
前記トレンチ形成用開口部からドライエッチングにより基板に、少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、
前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。 - 第１導電型の半導体基板における主表面での表層部に形成された第２導電型のチャネル形成領域と、
前記チャネル形成領域内における前記主表面での表層部に前記チャネル形成領域よりも浅く形成された第１導電型のソース領域と、
前記主表面での表層部において前記チャネル形成領域とは離間した位置に形成された第１導電型のドレイン領域と、
前記半導体基板の主表面から掘られ、その平面構造として前記ソース領域からドレイン領域に向かう方向においてソース領域とドレイン領域との間のチャネル形成領域を貫通するように形成されたトレンチと、
前記トレンチの内面においてゲート絶縁膜を介して形成されたトレンチゲート電極と、
前記主表面の上にゲート絶縁膜を介して形成されたプレーナゲート電極と、
を備えた、ＬＤＭＯＳ構造を有する半導体装置の製造方法であって、
前記半導体基板として（１００）面を主表面とするシリコン基板を用い、トレンチを形成するに際し、（１００）面を主表面とするシリコン基板上に、トレンチ形成用開口部を有するマスクを配置する第１工程と、
前記トレンチ形成用開口部からアルカリ水溶液によるウエットエッチングにより基板に、ドレイン領域側の側壁が（１１１）面となり、当該側壁がソース領域からドレイン領域に向かう方向での深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、
前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。 - 前記アルカリ水溶液としてＫＯＨ水溶液を用いたことを特徴とする請求項４に記載の半導体装置の製造方法。
- 第１導電型の半導体基板における主表面での表層部に形成された第２導電型のチャネル形成領域と、
前記チャネル形成領域内における前記主表面での表層部に前記チャネル形成領域よりも浅く形成された第１導電型のソース領域と、
前記主表面での表層部において前記チャネル形成領域とは離間した位置に形成された第１導電型のドレイン領域と、
前記半導体基板の主表面から掘られ、その平面構造として前記ソース領域からドレイン領域に向かう方向においてソース領域とドレイン領域との間のチャネル形成領域を貫通するように形成されたトレンチと、
前記トレンチの内面においてゲート絶縁膜を介して形成されたトレンチゲート電極と、
前記主表面の上にゲート絶縁膜を介して形成されたプレーナゲート電極と、
を備えた、ＬＤＭＯＳ構造を有する半導体装置の製造方法であって、
トレンチを形成するに際し、基板上に、トレンチ形成用溝部を有し、かつ、当該トレンチ形成用溝部は少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているマスクを配置する第１工程と、
前記トレンチ形成用溝部からエッチングにより基板に、少なくともソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位についてはソース領域からドレイン領域に向かう方向における深さがドレイン領域側程浅くなっているトレンチを形成する第２工程と、
前記トレンチ内にゲート絶縁膜を介して、ソース領域からドレイン領域に向かう方向におけるチャネル形成領域でのドレイン領域側の端部の徐々に浅くなっている箇所に対応する部位をソース領域からドレイン領域に近づくに従い深さを徐々に減少させたトレンチゲート電極を形成する第３工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005244571A JP2007059710A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005244571A JP2007059710A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007059710A true JP2007059710A (ja) | 2007-03-08 |
Family
ID=37922920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005244571A Withdrawn JP2007059710A (ja) | 2005-08-25 | 2005-08-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007059710A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891180A (zh) * | 2011-08-23 | 2013-01-23 | 成都芯源系统有限公司 | 一种包含mosfet器件的半导体器件和制作方法 |
| CN108735608A (zh) * | 2018-05-30 | 2018-11-02 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| JP2021012903A (ja) * | 2019-07-04 | 2021-02-04 | ローム株式会社 | 半導体装置 |
| JP2022068820A (ja) * | 2020-10-22 | 2022-05-10 | 合肥晶合集成電路股▲ふん▼有限公司 | Ｌｄｍｏｓ及び半導体装置、並びにその製造方法 |
-
2005
- 2005-08-25 JP JP2005244571A patent/JP2007059710A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102891180A (zh) * | 2011-08-23 | 2013-01-23 | 成都芯源系统有限公司 | 一种包含mosfet器件的半导体器件和制作方法 |
| CN108735608A (zh) * | 2018-05-30 | 2018-11-02 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| CN108735608B (zh) * | 2018-05-30 | 2023-10-24 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| JP2021012903A (ja) * | 2019-07-04 | 2021-02-04 | ローム株式会社 | 半導体装置 |
| JP7365154B2 (ja) | 2019-07-04 | 2023-10-19 | ローム株式会社 | 半導体装置 |
| JP2022068820A (ja) * | 2020-10-22 | 2022-05-10 | 合肥晶合集成電路股▲ふん▼有限公司 | Ｌｄｍｏｓ及び半導体装置、並びにその製造方法 |
| JP7220735B2 (ja) | 2020-10-22 | 2023-02-10 | 合肥晶合集成電路股▲ふん▼有限公司 | Ｌｄｍｏｓ及び半導体装置、並びにその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7605032B2 (en) | Method for producing a trench transistor and trench transistor | |
| JP2010505270A (ja) | 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ | |
| JP5404550B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2005026664A (ja) | 半導体装置およびその製造方法 | |
| US8969157B2 (en) | Method of manufacturing semiconductor device having field plate electrode | |
| JP6170812B2 (ja) | 半導体装置の製造方法 | |
| JP5583077B2 (ja) | 半導体装置及びその製造方法 | |
| KR102580978B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100403525B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2013197551A (ja) | 半導体装置及びその製造方法 | |
| KR100854501B1 (ko) | 리세스 채널 영역을 갖는 모스 트랜지스터 및 그 제조방법 | |
| JP2010010408A (ja) | 半導体装置及びその製造方法 | |
| JP2007059710A (ja) | 半導体装置およびその製造方法 | |
| US8207575B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111524969A (zh) | 断栅极金属氧化物半导体场效应晶体管的栅极结构及其制造方法 | |
| KR101635648B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100871976B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| KR100947941B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2007067297A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005197287A (ja) | 半導体装置およびその製造方法 | |
| JP2006128494A (ja) | 半導体集積回路装置及びその製造方法 | |
| US20200243657A1 (en) | Multi-trench MOSFET and method for fabricating the same | |
| US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| JP2009176953A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070828 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090401 |
|
| A761 | Written withdrawal of application |
Effective date: 20090612 Free format text: JAPANESE INTERMEDIATE CODE: A761 |