JP2006080104A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006080104A JP2006080104A JP2004259138A JP2004259138A JP2006080104A JP 2006080104 A JP2006080104 A JP 2006080104A JP 2004259138 A JP2004259138 A JP 2004259138A JP 2004259138 A JP2004259138 A JP 2004259138A JP 2006080104 A JP2006080104 A JP 2006080104A
- Authority
- JP
- Japan
- Prior art keywords
- region
- well
- conductivity type
- implanted
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 耐電圧を増加し得る半導体装置およびその製造方法を提供する。
【解決手段】 高耐圧トランジスタ20では、シリコン基板21に形成されドレイン領域になり得るNウェル領域22と、Nウェル領域22内に形成されるPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにN− 領域32a、32bを設ける。これにより、境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度が、Pウェル領域23のほぼ直下およびPウェル領域23の周囲におけるNウェル領域22のN型の不純物濃度よりも低く設定されるので、ドレイン−ソース間の耐電圧を増加させることができる。
【選択図】 図1
【解決手段】 高耐圧トランジスタ20では、シリコン基板21に形成されドレイン領域になり得るNウェル領域22と、Nウェル領域22内に形成されるPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにN− 領域32a、32bを設ける。これにより、境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度が、Pウェル領域23のほぼ直下およびPウェル領域23の周囲におけるNウェル領域22のN型の不純物濃度よりも低く設定されるので、ドレイン−ソース間の耐電圧を増加させることができる。
【選択図】 図1
Description
本発明は、半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェル、第1ウェル内に形成される第2導電型の第2ウェル、および、第2ウェル内に形成され第1導電型の不純物領域を含むゲート領域を備えた半導体装置およびその製造方法に関するものである。
半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェル、第1ウェル内に形成される第2導電型の第2ウェル、および、第2ウェル内に形成され第1導電型の不純物領域を含むゲート領域を備えた半導体装置として、例えば、下記特許文献1に開示される「高耐圧CMOSトランジスタ」がある。
ところで、この特許文献1に開示される従来技術の高耐圧CMOSトランジスタの構成例(特許文献1;図3)のうち、Nチャネルトランジスタの部分を取り出すと、例えば、図16(A) に示すように表現される。
即ち、当該Nチャネルトランジスタ500は、半導体基板521にドレイン領域として形成されるNウェル領域522と、Nウェル領域522内にゲート領域として形成されるPウェル領域523と、Pウェル領域523内に形成されるソース領域525と、からなり、Pウェル領域523にはゲート絶縁膜527を介してゲート電極528が接続され、またNウェル領域522には図略のドレイン電極、ソース領域525には図略のソース電極がそれぞれ接続されている。これにより、ゲート電極528に印加される電圧値によってドレイン−ソース間に流れる電流のスイッチング動作を可能にしている。なお、このNチャネルトランジスタ500では、ソース領域525が半導体基板521とは電気的に分離され、いわゆる基板効果による閾値変動の影響を受け難くする構成を採っている。
特公平6−22280号公報(第1頁〜第3頁、図1〜3)
しかしながら、図16(A) に示すNチャネルトランジスタ500の構成によると、ドレイン−ソース間の耐電圧は、Nウェル領域522とPウェル領域523との境界表面領域の不純物濃度により決定される。即ち、このようなNチャネルトランジスタ500の構成では、図16(A) に示す一点鎖線ka、kb内の領域におけるNウェル領域522およびPウェル領域523の不純物濃度が比較的高く設定される。例えば、図16(A) に示すX−X’線における各ウェルの不純物濃度特性を表す図16(B) のように、Nウェル領域522とPウェル領域523との境界表面領域ka、kbでは、それぞれの不純物濃度(同図に示すN、P)が高く設定されている。そのため、このままではドレイン−ソース間の耐電圧をより高くすることができないという課題がある。
一方、ドレイン−ソース間の耐電圧をより高くするため、例えば、境界表面領域ka、kbにおけるNウェル領域522の不純物濃度を、図16(B) に示すような平坦な特性(同図に示す破線)のまま最適な値に設定すると、境界表面領域ka、kb以外のNウェル領域522においてもそのような高耐圧化に適した不純物濃度に設定されてしまう。そのため、例えば、特許文献1に開示されるように、Nチャネルトランジスタ500に隣接して他の用途(例えば低電圧スイッチング)のPチャネルトランジスタ等を設けて複合型のトランジスタを構成した場合には、当該他のPチャネルトランジスタが必要とする不純物濃度のNウェル領域と、高耐圧化に適した不純物濃度のNウェル領域522とを共用することは難い。したがって、このような場合には、両方のNウェル領域を別個に構成する必要から当該複合型のトランジスタの製造工程が増えてしまい製品コストの増加を招くという課題が生じる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、耐電圧を増加し得る半導体装置およびその製造方法を提供することにある。
また、本発明の別の目的は、製品コストの増加を抑制し得る半導体装置およびその製造方法を提供することにある。
また、本発明の別の目的は、製品コストの増加を抑制し得る半導体装置およびその製造方法を提供することにある。
上記目的を達成するため、特許請求の範囲に記載の請求項1の手段を採用する。この手段によると、半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェルと、第1ウェル内に形成される第2導電型の第2ウェルと、第2ウェル内に形成され第1導電型の不純物領域を含むソース領域と、を備えた半導体装置であって、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を当該境界表面領域以外の領域における第1ウェルの不純物濃度よりも低くする。これにより、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くする。
特許請求の範囲に記載の請求項2の手段を採用することによって、境界表面領域以外の領域は、第2ウェルのほぼ直下および/または第2ウェルの周囲に位置する。これにより、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルのほぼ直下および/または第2ウェルの周囲における第1ウェルの不純物濃度よりも低くする。
特許請求の範囲に記載の請求項3の手段を採用することによって、請求項1または請求項2に記載の半導体装置は、第1導電型の第1ウェルを共用する他の半導体装置を備える複合型の半導体装置である。これにより、当該他の半導体装置を構成する第1導電型の第1ウェルを別途構成する製造工程を設ける必要がない。
また、上記目的を達成するため、特許請求の範囲に記載の請求項4の手段を採用する。この手段によると、第1工程によって第1導電型の不純物をイオン注入し、第1工程によりイオン注入された第1導電型の不純物を第2工程によって拡散させて第1ウェルを形成する。そして、第1工程によりイオン注入された第1導電型の不純物のドーズ量よりも低いドーズ量の第2導電型の不純物を第3工程によって第1ウェル内の所定の第1領域にイオン注入し、第1工程によりイオン注入された第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物を第4工程によって第1領域内で第1領域よりも狭い所定の第2領域にイオン注入し、第3工程により注入された第1領域の第2導電型の不純物および第4工程により注入された第2領域の第2導電型の不純物を第5工程によってそれぞれ拡散させて第2ウェルを形成する。これにより、第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物がイオン注入された所定の第2領域の周囲には、第1導電型の不純物のドーズ量よりも低いドーズ量の第2導電型の不純物がイオン注入されているので、これらを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルのほぼ直下および第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。
さらに、上記目的を達成するため、特許請求の範囲に記載の請求項5の手段を採用する。この手段によると、第1工程によって所定の第1領域を除いて第1導電型の不純物をイオン注入し、第1工程によりイオン注入された第1導電型の不純物を第2工程によって拡散させて第1ウェルを形成する。そして、第1工程によりイオン注入された第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物を第1工程によりイオン注入されなかった第1領域内で第1領域よりも狭い所定の第2領域に第3工程によってイオン注入し、第3工程によりイオン注入された第2導電型の不純物を第4工程によって拡散させて第2ウェルを形成する。これにより、第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物が、第1工程によりイオン注入されなかった第1領域内で第1領域よりも狭い所定の第2領域にイオン注入されているので、これを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。
さらにまた、上記目的を達成するため、特許請求の範囲に記載の請求項6の手段を採用する。この手段によると、第1工程によって第1導電型の不純物をイオン注入し、第1工程によりイオン注入された第1導電型の不純物のドーズ量よりも高いドーズ量の第1導電型の不純物を第1工程による第1導電型の不純物のイオン注入領域内の所定の第1領域を除いて第2工程よってイオン注入する。そして、第1工程により注入された第1導電型の不純物および第2工程により注入された第1導電型の不純物を第3工程よってそれぞれ拡散させて第1ウェルを形成し、第2工程によりイオン注入されなかった所定の第1領域内で第1領域よりも狭い所定の第2領域に第2導電型の不純物を第4工程よってイオン注入し、第4工程によりイオン注入された第2導電型の不純物を第5工程によって拡散させて第2ウェルを形成する。これにより、第1導電型の不純物のドーズ量よりも高いドーズ量の第1導電型の不純物が、第1導電型の不純物のイオン注入領域内の所定の第1領域を除いてイオン注入されているのでこれらを拡散させ、さらにこの所定の第1領域内で第1領域よりも狭い所定の第2領域に第2導電型の不純物がイオン注入されているのでそれを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。
請求項1の発明では、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くする。したがって、ドレイン−ソース間の耐電圧を増加させることができる。
請求項2の発明では、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を、第2ウェルのほぼ直下および/または第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることで、ドレイン−ソース間の耐電圧を増加させることができる。
請求項3の発明では、当該他の半導体装置を構成する第1導電型の第1ウェルを別途構成する製造工程を設ける必要がない。したがって、製品コストの増加を抑制することができる。
請求項4の発明では、第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物がイオン注入された所定の第2領域の周囲には、第1導電型の不純物のドーズ量よりも低いドーズ量の第2導電型の不純物がイオン注入されているので、これらを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルのほぼ直下および第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。したがって、ドレイン−ソース間の耐電圧を増加させることができる。
請求項5の発明では、第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物が、第1工程によりイオン注入されなかった第1領域内で第1領域よりも狭い所定の第2領域にイオン注入されているので、これを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。したがって、ドレイン−ソース間の耐電圧を増加させることができる。
請求項6の発明では、第1導電型の不純物のドーズ量よりも高いドーズ量の第1導電型の不純物が、第1導電型の不純物のイオン注入領域内の所定の第1領域を除いてイオン注入されているのでこれらを拡散させ、さらにこの所定の第1領域内で第1領域よりも狭い所定の第2領域に第2導電型の不純物がイオン注入されているのでそれを拡散させることで、第1ウェルと第2ウェルとの境界表面領域における第1ウェルの不純物濃度を第2ウェルの周囲における第1ウェルの不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する「当該境界表面領域の不純物濃度」を当該境界表面領域以外の領域における不純物濃度よりも低くすることができる。したがって、ドレイン−ソース間の耐電圧を増加させることができる。
以下、本発明の半導体装置およびその製造方法の実施形態について図を参照して説明する。なお、図1〜図4は第1実施形態に関するもの、図5〜図10は第2実施形態に関するもの、図11〜図14は第3実施形態に関するもの、図15は第4実施形態に関するものである。
[第1実施形態]
図1(A) に示すように、第1実施形態に係る高耐圧トランジスタ20は、Nチャネル型のCMOSトランジスタで、シリコン基板21に形成されドレイン領域になり得るN型(第1導電型)のNウェル領域22と、Nウェル領域22内に形成されるP型(第2導電型)のPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにN−領域32a、32bを設けている。なお、符号24は、Pウェル領域23内に形成されるP+領域、符号26は、Pウェル領域23内に形成されドレイン領域の一部となるN+領域、符号27は、シリコン基板21の表面層に形成される素子分離層(例えばLOCOS)、符号28は、素子分離層27を介してPウェル領域23に接続されるゲート電極である。
図1(A) に示すように、第1実施形態に係る高耐圧トランジスタ20は、Nチャネル型のCMOSトランジスタで、シリコン基板21に形成されドレイン領域になり得るN型(第1導電型)のNウェル領域22と、Nウェル領域22内に形成されるP型(第2導電型)のPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにN−領域32a、32bを設けている。なお、符号24は、Pウェル領域23内に形成されるP+領域、符号26は、Pウェル領域23内に形成されドレイン領域の一部となるN+領域、符号27は、シリコン基板21の表面層に形成される素子分離層(例えばLOCOS)、符号28は、素子分離層27を介してPウェル領域23に接続されるゲート電極である。
これにより、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度は、当該境界表面領域30a、30b以外の領域におけるNウェル領域22のP型の不純物濃度よりも低く設定される。例えば、図1(A) に示すX−X’線における各ウェルの不純物濃度特性を表すと、図2(A) に示すように、Nウェル領域22のN型の不純物濃度は同図に示す破線Nにより、またPウェル領域23のP型の不純物濃度は同図の実線Pにより、それぞれ示される特性となる。なお、図2(A) に示す範囲α1Xおよび範囲β1Xは、いずれも図1(B) に示すホウ素イオン注入領域α1 、β1 のX−X’線における一辺の長さに相当するものである。
即ち、図2(A) に示すように、本第1実施形態に係る高耐圧トランジスタ20では、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度(同図に示す破線N)を、Pウェル領域23のほぼ直下およびPウェル領域23の周囲におけるNウェル領域22のN型の不純物濃度(同図に示す実線P)よりも低くなるように設定するので(同図に示す一点鎖線楕円ka、kb内)、図16(A) を参照して説明した従来のNチャネルトランジスタ500に比べて図2(B) に示すように各ウェルの不純物濃度(同図に示す一点鎖線ka、kb内)を低くすることができる。したがって、当該高耐圧トランジスタ20によるドレイン−ソース間の耐電圧を増加させることができる。なお、図2(B) に示す従来のNチャネルトランジスタ500の不純物濃度特性は、図16(B) に示す不純物濃度の一部を抜粋したものに相当する。
なお、「Pウェル領域23のほぼ直下」とは、高耐圧トランジスタ20を平面方向から見たときにPウェル領域23が見えるとすれば当該Pウェル領域23により隠れる範囲内のことをいい、例えば、図2(A) 等に示す一点鎖線楕円ka と一点鎖線楕円kb により挟まれた範囲をいう(以下、他の実施形態においても同じ)。また「Pウェル領域23の周囲」とは、高耐圧トランジスタ20を平面方向から見たときにPウェル領域23が見えるとすれば当該Pウェル領域23により隠れる範囲外のことをいい、例えば、図2(A) 等に示す一点鎖線楕円ka と一点鎖線楕円kb により挟まれた範囲およびこれらの楕円ka、kb内を除いた範囲をいう(以下、他の実施形態においても同じ)。
次に、高耐圧トランジスタ20の製造方法を図3および図4を参照して説明する。図3および図4に示すように、高耐圧トランジスタ20は、少なくとも次の5つの工程(リンイオン注入工程→熱拡散工程→ホウ素イオン(低濃度)注入工程→ホウ素イオン(高濃度)注入工程→熱拡散工程)を含む半導体製造方法によって製造される。なお、この製造方法は、特許請求の範囲に記載の請求項4に相当し得るもので、図3(A) に示すリンイオン注入工程は同項に記載の「第1工程」、図3(B) に示す熱拡散工程は同項に記載の「第2工程」、図3(C) に示すホウ素イオン(低濃度)注入工程は同項に記載の「第3工程」、図4(A) に示すホウ素イオン(高濃度)注入工程は同項に記載の「第4工程」、図4(B) に示す熱拡散工程は同項に記載の「第5工程」、にそれぞれ相当し得るものである。
即ち、図3(A) に示すように、リンイオン注入工程によって、N型(第1導電型)の不純物としてのリンイオンP−をシリコン基板21のシリコン酸化膜SiO2側に注入した後、図3(B) に示すように、熱拡散工程によって、リンイオン注入工程によりイオン注入されたリンイオンP−を熱拡散させてNウェル領域22を形成する。リンイオン注入工程により注入されたリンイオンP−のドーズ量CPとする。
次に、図3(C) に示すように、ホウ素イオン(低濃度)注入工程によって、リンイオン注入工程によりイオン注入されたリンイオンのドーズ量CPよりも低いドーズ量CBのP型(第2導電型)の不純物としてのホウ素イオンB+をNウェル領域22内のホウ素イオン注入領域α1 (所定の第1領域)に注入する(CB<CP)。なお、このホウ素イオン注入領域α1 は、図1(B) に示すように辺α1Xと辺α1Yとからなる矩形状の領域で、図3(C) に示すようにレジストRa1によってマスクされない領域(同図ではα1X)がこのホウ素イオン注入領域α1 に相当する。
さらに、図4(A) に示すように、ホウ素イオン(高濃度)注入工程によって、リンイオン注入工程によりイオン注入されたリンイオンのドーズ量CPよりも高いドーズ量CB'のP型(第2導電型)の不純物としてのホウ素イオンB+をNウェル領域22内のホウ素イオン注入領域α1 でこのホウ素イオン注入領域α1 よりも狭いホウ素イオン注入領域β1 (所定の第2領域)に注入する(CB'>CP)。なお、このホウ素イオン注入領域β1 は、図1(B) に示すように辺β1Xと辺β1Yとからなる矩形状の領域で、図4(A) に示すようにレジストRb1によってマスクされない領域(同図ではβ1X)がこのホウ素イオン注入領域β1 に相当する。
そして、図4(B) に示すように、熱拡散工程によって、ホウ素イオン(低濃度)注入工程により注入されたホウ素イオン注入領域α1 のホウ素イオンB+およびホウ素イオン(高濃度)注入工程により注入されたホウ素イオン注入領域β1 のホウ素イオンB+をそれぞれ熱拡散させてPウェル領域23を形成する。これにより、当該Pウェル領域23の周囲にNウェル領域22よりも不純物濃度が低いN−領域32a、32bを形成することができる。つまり、図2(A) に示すように、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度(同図に示す破線N)をPウェル領域23のほぼ直下およびPウェル領域23の周囲におけるNウェル領域22のN型の不純物濃度(同図に示す実線P)よりも低くすることができる。
なお、図4(C) に示すように、他の工程によって、P+領域24、ソース領域25、ドレイン領域26、素子分離層27、ゲート電極28等を形成することにより、図1(A) に示す構造の高耐圧トランジスタ20が形成される。
このように本第1実施形態に係る高耐圧トランジスタ20の製造方法によると、リンイオンP+のドーズ量CPよりも高いドーズ量CB'のホウ素イオンB+が注入(第4工程)されたホウ素イオン注入領域β1 (所定の第2領域)の周囲には、リンイオンP+のドーズ量CPよりも低いドーズ量CBのホウ素イオンB+が注入(第3工程)されているので、これらを熱拡散(第5工程)させることで、Nウェル領域22とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域22のN型の不純物濃度をPウェル領域23のほぼ直下およびPウェル領域23の周囲におけるN型の不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する境界表面領域30a、30bの不純物濃度を境界表面領域30a、30b以外の領域における不純物濃度よりも低くすることができる。したがって、高耐圧トランジスタ20のドレイン−ソース間の耐電圧を増加させることが可能となる。
[第2実施形態]
図5に示すように、第2実施形態に係る高耐圧トランジスタ120もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図5に示すように、第2実施形態に係る高耐圧トランジスタ120もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図5に示すように、高耐圧トランジスタ120は、シリコン基板21に形成されドレイン領域になり得るN型(第1導電型)のNウェル領域122と、Nウェル領域122内に形成されるP型(第2導電型)のPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Pウェル領域23のほぼ直下においてNウェル領域122に窪み部分130が形成されるように当該Nウェル領域122を一方側のNウェル領域122aと他方側のNウェル領域122bとにより構成する。
これにより、Nウェル領域122とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域122のN型の不純物濃度は、当該境界表面領域30a、30b以外の領域におけるNウェル領域122のP型の不純物濃度よりも低く設定される。例えば、図5に示すX−X’線における各ウェルの不純物濃度特性を表すと、図7(A) に示すように、Nウェル領域122のN型の不純物濃度は同図に示す破線Nにより、またPウェル領域23のP型の不純物濃度は同図の実線Pにより、それぞれ示される特性となる。
なお、図7(A) に示す範囲α2Xは、図6(A) に示すリンイオンブロック領域α2 または図6(B) に示すリンイオンブロック領域α2'のX−X’線における一辺の長さに相当するもので、また図7(A) に示す範囲β2Xは、図6(A) に示すホウ素イオン注入領域β2 または図6(B) に示すホウ素イオン注入領域β2'のX−X’線における一辺の長さに相当するものである。
即ち、図7(A) に示すように、本第2実施形態に係る高耐圧トランジスタ120では、Nウェル領域122とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域122のN型の不純物濃度(同図に示す破線N)を、Pウェル領域23の周囲におけるNウェル領域122のN型の不純物濃度(同図に示す実線P)よりも低くなるように設定するので(同図に示す一点鎖線楕円ka、kb内)、図16(A) を参照して説明した従来のNチャネルトランジスタ500に比べて図7(B) に示すように各ウェルの不純物濃度(同図に示す一点鎖線楕円ka、kb内)を低くすることができる。したがって、当該高耐圧トランジスタ120によるドレイン−ソース間の耐電圧を増加させることができる。なお、図7(B) に示す従来のNチャネルトランジスタ500の不純物濃度特性は、図16(B) に示す不純物濃度の一部を抜粋したものに相当する。
次に、高耐圧トランジスタ120の製造方法を図8および図9を参照して説明する。図8および図9に示すように、高耐圧トランジスタ120は、少なくとも次の4つの工程(リンイオン注入工程→熱拡散工程→ホウ素イオン注入工程→熱拡散工程)を含む半導体製造方法によって製造される。なお、この製造方法は、特許請求の範囲に記載の請求項5に相当し得るもので、図8(A) に示すリンイオン注入工程は同項に記載の「第1工程」、図8(B) に示す熱拡散工程は同項に記載の「第2工程」、図8(C) に示すホウ素イオン注入工程は同項に記載の「第3工程」、図9(A) に示す熱拡散工程は同項に記載の「第4工程」、にそれぞれ相当し得るものである。
即ち、図8(A) に示すように、リンイオン注入工程によって、リンイオンブロック領域α2 (所定の第1領域)を除いてN型(第1導電型)の不純物としてのリンイオンP−をシリコン基板21のシリコン酸化膜SiO2側に注入した後、図8(B) に示すように、熱拡散工程によって、リンイオン注入工程によりイオン注入されたリンイオンP−を熱拡散させてNウェル領域22を形成する。なお、このリンイオンブロック領域α2 は、図6(A) に示すようにX−X’線方向の辺α2Xを含む矩形状の領域で、図8(A) に示すようにレジストRa2によってマスクされる領域(同図ではα2X)がこのリンイオンブロック領域α2 に相当する。
これにより、リンイオンブロック領域α2 でマスクされる部分には、リンイオンP−が注入されないため、熱拡散工程により拡散されるNウェル領域122は、このリンイオンブロック領域α2 を2方向から挟んで一方側のNウェル領域122aと他方側のNウェル領域122bとが共に成長することにより形成される(図6(A) に示す太点線矢印の方向)。このため、熱拡散されてできたNウェル領域122には、窪み部分130が帯状に形成される(図6(A) 参照)。
なお、このリンイオンブロック領域α2 は、図6(B) に示すように辺α1Xと辺α1Yとからなる矩形状の領域α2'に設定して良く、図8(B) に示すようにレジストRa2によってマスクされる領域(同図ではα2X)がこのリンイオンブロック領域α2'に相当する。この場合、リンイオンブロック領域α2'を4方向から挟んでNウェル領域122a、122b等がそれぞれ成長することによって、Nウェル領域122が形成されるため(図6(B) に示す太点線矢印の方向)、窪み部分130はほぼ円状に形成される(図6(B) 参照)。
次に、図8(C) に示すように、ホウ素イオン注入工程によって、リンイオン注入工程によりイオン注入されたリンイオンのドーズ量CPよりも高いドーズ量CBのP型(第2導電型)の不純物としてのホウ素イオンB+をNウェル領域22内のホウ素イオン注入領域β2 (所定の第2領域)に注入する(CB>CP)。なお、このホウ素イオン注入領域β2 は、図6(A) に示すようにX−X’線方向の辺β2Xを含む矩形状の領域で、図8(A) に示すようにレジストRb2によってマスクされない領域(同図ではβ2X)がこのホウ素イオン注入領域β2 に相当する。また、このホウ素イオン注入領域β2 は、図6(B) に示すように辺β2Xと辺β2Yとからなる矩形状の領域としても良い。
そして、図9(A) に示すように、熱拡散工程によって、ホウ素イオン注入工程により注入されたホウ素イオン注入領域β2 のホウ素イオンB+を熱拡散させてPウェル領域23を形成する。これにより、当該Pウェル領域23の周囲におけるNウェル領域122のN型の不純物濃度よりも低くなるように設定することができる。つまり、図7(A) に示すように、Nウェル領域122とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域122のN型の不純物濃度(同図に示す破線N)をPウェル領域23の周囲におけるNウェル領域122のN型の不純物濃度(同図に示す実線P)よりも低くすることができる。
なお、図9(B) に示すように、他の工程によって、P+領域24、ソース領域25、ドレイン領域26、素子分離層27、ゲート電極28等を形成することにより、図5に示す構造の高耐圧トランジスタ120が形成される。
このように本第2実施形態に係る高耐圧トランジスタ120の製造方法によると、リンイオンP+のドーズ量CPよりも高いドーズ量CB'のホウ素イオンB+が、リンイオンブロック領域α2 でリンイオンブロック領域α2 よりも狭いホウ素イオン注入領域β2 注入(第3工程)されているので、これを熱拡散(第4工程)させることで、Nウェル領域122とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域122のN型の不純物濃度をPウェル領域23の周囲におけるN型の不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する境界表面領域30a、30bの不純物濃度を境界表面領域30a、30b以外の領域における不純物濃度よりも低くすることができる。したがって、高耐圧トランジスタ120のドレイン−ソース間の耐電圧を増加させることが可能となる。
ここで、この高耐圧トランジスタ120のNウェル領域122を、他の用途のトランジスタTr2のNウェル領域52と共用した複合型トランジスタ100の構成例を図10に示す。この複合型トランジスタ100は、前述した高耐圧トランジスタ120をトランジスタTr1とし、それに隣接する位置に例えば低電圧をスイッチング可能なトランジスタTr2を備えている。
このトランジスタTr2は、シリコン基板21に形成されるN型(第1導電型)のNウェル領域52と、Nウェル領域52内に形成されるP型(第2導電型)のPウェル領域53と、Pウェル領域53内に形成されN型の不純物領域を含むソース領域54と、Pウェル領域53内に形成されN型の不純物領域を含むドレイン領域56と、ゲート絶縁膜を介してPウェル領域53に接続されるゲート電極58と、を備えており、Nウェル領域52は、トランジスタTr1のNウェル領域122を共用している。これにより、例えば、Nウェル領域122を形成する製造工程において、トランジスタTr2のNウェル領域52も形成することが可能になるので、トランジスタTr2のために別途Nウェル領域52を形成する工程を設ける必要がなくなる。したがって、複合型トランジスタ100の製品コストの増加を抑制することができる。
[第3実施形態]
図11(A) に示すように、第3実施形態に係る高耐圧トランジスタ220もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図11(A) に示すように、第3実施形態に係る高耐圧トランジスタ220もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図11(A) に示すように、高耐圧トランジスタ220は、シリコン基板21に形成されドレイン領域になり得るN型(第1導電型)のNウェル領域222と、Nウェル領域222内に形成されるP型(第2導電型)のPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Pウェル領域23のほぼ直下およびその周囲において形成される低濃度領域222bとこの低濃度領域222bの周囲に形成される高濃度領域222aとによってNウェル領域222を構成する。
これにより、Nウェル領域222とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域222のN型の不純物濃度は、当該境界表面領域30a、30b以外の領域におけるNウェル領域222のP型の不純物濃度よりも低く設定される。例えば、図11(A) に示すX−X’線における各ウェルの不純物濃度特性を表すと、図12(A) に示すように、Nウェル領域222のN型の不純物濃度は同図に示す破線Nにより、またPウェル領域23のP型の不純物濃度は同図の実線Pにより、それぞれ示される特性となる。なお、図12(A) に示す範囲α3Xおよび範囲β3Xは、それぞれ図11(B) に示すリンイオンブロック領域α3 およびホウ素イオン注入領域β3 のX−X’線における一辺の長さに相当するものである。
即ち、図12(A) に示すように、本第3実施形態に係る高耐圧トランジスタ220では、Nウェル領域222とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域122のN型の不純物濃度(同図に示す破線N)を、Pウェル領域23の周囲におけるNウェル領域222のN型の不純物濃度(同図に示す実線P)よりも低くなるように設定するので(同図に示す一点鎖線楕円ka、kb内)、図16(A) を参照して説明した従来のNチャネルトランジスタ500に比べて図12(B) に示すように各ウェルの不純物濃度(同図に示す一点鎖線楕円ka、kb内)を低くすることができる。したがって、当該高耐圧トランジスタ220によるドレイン−ソース間の耐電圧を増加させることができる。なお、図12(B) に示す従来のNチャネルトランジスタ500の不純物濃度特性は、図16(B) に示す不純物濃度の一部を抜粋したものに相当する。
次に、高耐圧トランジスタ220の製造方法を図13および図14を参照して説明する。図13および図14に示すように、高耐圧トランジスタ220は、少なくとも次の5つの工程(リンイオン(低濃度)注入工程→リンイオン(高濃度)注入工程→熱拡散工程→ホウ素イオン注入工程→熱拡散工程)を含む半導体製造方法によって製造される。なお、この製造方法は、特許請求の範囲に記載の請求項6に相当し得るもので、図13(A) に示すリンイオン(低濃度)注入工程は同項に記載の「第1工程」、図13(B) に示すリンイオン(高濃度)注入工程は同項に記載の「第2工程」、図13(C) に示す熱拡散工程は同項に記載の「第3工程」、図14(A) に示すホウ素イオン注入工程は同項に記載の「第4工程」、図14(B) に示す熱拡散工程は同項に記載の「第5工程」、にそれぞれ相当し得るものである。
即ち、図13(A) に示すように、リンイオン(低濃度)注入工程によって、N型(第1導電型)の不純物としてのリンイオンP−をシリコン基板21のシリコン酸化膜SiO2側に注入した後、リンイオン(高濃度)注入工程によって、リンイオン(低濃度)注入工程によりイオン注入されたリンイオンP−のドーズ量CP1よりも高いドーズ量CP2のN型(第1導電型)の不純物としてのリンイオンP−を、リンイオン(低濃度)注入工程によるリンイオンP−の注入領域内のリンイオンブロック領域α3 (所定の第1領域)を除いて注入する(CP2>CP1)。なお、このリンイオンブロック領域α3 は、図11(A) に示すように示すように辺α3Xと辺α3Yとからなる矩形状の領域で、図13(B) に示すようにレジストRa3によってマスクされる領域(同図ではα3X)がこのリンイオンブロック領域α3 に相当する。
そして、図13(C) に示すように、熱拡散工程によって、リンイオン(低濃度)注入工程により注入されたリンイオンP−およびリンイオン(高濃度)注入工程により注入されたリンイオンP−をそれぞれ熱拡散させてNウェル領域222を形成する。これにより、Nウェル領域222は、低濃度領域222bとこの低濃度領域222bの周囲に形成される高濃度領域222aとにより構成される。
さらに、図14(A) に示すように、ホウ素イオン注入工程によって、リンイオン注入工程によりイオン注入されなかったリンイオンブロック領域α3 内でこのリンイオンブロック領域α3 よりも狭いホウ素イオン注入領域β3 (所定の第2領域)にP型(第2導電型)の不純物としてのホウ素イオンB+を注入する。なお、このホウ素イオン注入領域β3 は、図11(B) に示すように辺β3Xと辺β3Yとからなる矩形状の領域で、図14(A) に示すようにレジストRb3によってマスクされない領域(同図ではβ3X)がこのホウ素イオン注入領域β3 に相当する。
そして、図14(B) に示すように、熱拡散工程によって、ホウ素イオン注入工程により注入されたホウ素イオン注入領域β3 のホウ素イオンB+を熱拡散させてPウェル領域23を形成する。これにより、Pウェル領域23のほぼ直下およびPウェル領域23の周囲に低濃度領域222bのNウェル領域222を形成することができる。つまり、図12(A) に示すように、Nウェル領域222とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域222のN型の不純物濃度(同図に示す破線N)をPウェル領域23の周囲におけるNウェル領域222のN型の不純物濃度(同図に示す実線P)よりも低くすることができる。
なお、図14(C) に示すように、他の工程によって、P+領域24、ソース領域25、ドレイン領域26、素子分離層27、ゲート電極28等を形成することにより、図11(A) に示す構造の高耐圧トランジスタ220が形成される。
このように本第3実施形態に係る高耐圧トランジスタ220の製造方法によると、リンイオンP+のドーズ量CP1よりも高いドーズ量CP2のリンイオンP+が、リンイオンブロック領域α3 を除いて注入(第2工程)されているのでこれらを拡散(第3工程)させ、さらにこのリンイオンブロック領域α3 内でリンイオンブロック領域α3 よりも狭いホウ素イオン注入領域β3 にホウ素イオンB+が注入(第4工程)されているのでそれを拡散(第5工程)させることで、Nウェル領域222とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域222のN型の不純物濃度をPウェル領域23の周囲におけるN型の不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する境界表面領域30a、30bの不純物濃度を境界表面領域30a、30b以外の領域における不純物濃度よりも低くすることができる。したがって、高耐圧トランジスタ220のドレイン−ソース間の耐電圧を増加させることが可能となる。
[第4実施形態]
図15(A) に示すように、第4実施形態に係る高耐圧トランジスタ320もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図15(A) に示すように、第4実施形態に係る高耐圧トランジスタ320もNチャネル型のCMOSトランジスタで、基本的な構成は、前述した第1実施形態の高耐圧トランジスタ20と同様である。そのため、第1実施形態の高耐圧トランジスタ20と実質的に同一の構成部分には同一符号を付しそれらの説明を省略する。
図15(A) に示すように、高耐圧トランジスタ320は、シリコン基板21に形成されドレイン領域になり得るN型(第1導電型)のNウェル領域322と、Nウェル領域322内に形成されるP型(第2導電型)のPウェル領域23と、Pウェル領域23内に形成されN型の不純物領域を含むソース領域25と、を備え、Nウェル領域322とPウェル領域23との境界表面領域30a、30bのほぼ直下にあたるNウェル領域322に窪み部分330を形成する。これにより、Nウェル領域322とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域322のN型の不純物濃度は、当該境界表面領域30a、30b以外の領域におけるNウェル領域322のP型の不純物濃度よりも低く設定される。
例えば、図15(B) に示すように、矩形の枠状に形成されるリンイオンブロック領域α4 により、リンイオン注入工程において注入されるリンイオンP+をマスクすることで、当該リンイオンブロック領域α4 を除いた3箇所にリンイオンP+が注入されるので、これを熱拡散させることにより、この3箇所のリンイオンP+がそれぞれ拡散されて、Pウェル周囲領域322a、Pウェル周囲領域322bおよびPウェル直下領域322cからなるNウェル領域322を形成する。なお、Pウェル周囲領域322aとPウェル直下領域322cとの間には窪み部分330が形成され、またPウェル周囲領域322bとPウェル直下領域322cとの間にも窪み部分330が形成される。
そして、図15(B) に示すように、ホウ素イオン注入工程によって、リンイオン注入工程によりイオン注入されなかったリンイオンブロック領域α4 の範囲に収まる矩形状のホウ素イオン注入領域β4 にP型(第2導電型)の不純物としてのホウ素イオンB+を注入し、これを熱拡散させることによりPウェル領域23を形成する。これにより、Nウェル領域322とPウェル領域23との境界表面領域30a、30bにおけるNウェル領域322のN型の不純物濃度をPウェル領域23の直下およびPウェル領域23の周囲におけるN型の不純物濃度よりも低くすることができる。このため、ドレイン−ソース間の耐電圧を決定する境界表面領域30a、30bの不純物濃度を境界表面領域30a、30b以外の領域における不純物濃度よりも低くすることができる。したがって、高耐圧トランジスタ320のドレイン−ソース間の耐電圧を増加させることが可能となる。
なお、以上説明した各実施形態では、Nチャネル型のCMOSトランジスタを例に説明したが、本発明ではこれに限られることはなく、第1導電型としてP型、第2導電型としてN型の、不純物を用いることにより、Pチャネル型のCMOSトランジスタを構成し得る場合にも適用することができる。そしてこの場合においても上述同様の作用および効果を得ることができる。
20、120、220、320…高耐圧トランジスタ(半導体装置)
21…シリコン基板(半導体基板)
22…Nウェル領域(第1ウェル)
23…Pウェル領域(第2ウェル)
24…P+領域
25…ソース領域
26…ドレイン領域
27…素子分離層
28…ゲート電極
30a、30b…境界表面領域
32a、32b…N−領域
100…複合型トランジスタ(複合型の半導体装置)
122…Nウェル領域(第1ウェル)
122a…一方側のNウェル領域
122b…他方側のNウェル領域
130…窪み部分
222…Nウェル領域(第1ウェル)
222a…高濃度領域
222b…低濃度領域
322…Nウェル領域(第1ウェル)
322a、322b…Pウェル周囲領域
322c…Pウェル直下領域
21…シリコン基板(半導体基板)
22…Nウェル領域(第1ウェル)
23…Pウェル領域(第2ウェル)
24…P+領域
25…ソース領域
26…ドレイン領域
27…素子分離層
28…ゲート電極
30a、30b…境界表面領域
32a、32b…N−領域
100…複合型トランジスタ(複合型の半導体装置)
122…Nウェル領域(第1ウェル)
122a…一方側のNウェル領域
122b…他方側のNウェル領域
130…窪み部分
222…Nウェル領域(第1ウェル)
222a…高濃度領域
222b…低濃度領域
322…Nウェル領域(第1ウェル)
322a、322b…Pウェル周囲領域
322c…Pウェル直下領域
Claims (6)
- 半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェルと、
前記第1ウェル内に形成される第2導電型の第2ウェルと、
前記第2ウェル内に形成され第1導電型の不純物領域を含むソース領域と、
を備えた半導体装置であって、
前記第1ウェルと前記第2ウェルとの境界表面領域における前記第1ウェルの不純物濃度を当該境界表面領域以外の領域における前記第1ウェルの不純物濃度よりも低くすることを特徴とする半導体装置。 - 前記境界表面領域以外の領域は、前記第2ウェルのほぼ直下および/または前記第2ウェルの周囲に位置することを特徴とする請求項1記載の半導体装置。
- 請求項1または請求項2に記載の半導体装置は、前記第1導電型の第1ウェルを共用する他の半導体装置を備える複合型の半導体装置であることを特徴とする半導体装置。
- 半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェルと、前記第1ウェル内に形成される第2導電型の第2ウェルと、前記第2ウェル内に形成され第1導電型の不純物領域を含むソース領域と、を備えた半導体装置の製造方法であって、
第1導電型の不純物をイオン注入する第1工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物を拡散させて前記第1ウェルを形成する第2工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物のドーズ量よりも低いドーズ量の第2導電型の不純物を、前記第1ウェル内の所定の第1領域にイオン注入する第3工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物を、前記第1領域内で前記第1領域よりも狭い所定の第2領域にイオン注入する第4工程と、
前記第3工程により注入された前記第1領域の前記第2導電型の不純物および前記第4工程により注入された前記第2領域の前記第2導電型の不純物をそれぞれ拡散させて前記第2ウェルを形成する第5工程と、
を含むことを特徴とする半導体装置の製造方法。 - 半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェルと、前記第1ウェル内に形成される第2導電型の第2ウェルと、前記第2ウェル内に形成され第1導電型の不純物領域を含むソース領域と、を備えた半導体装置の製造方法であって、
所定の第1領域を除いて第1導電型の不純物をイオン注入する第1工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物を拡散させて前記第1ウェルを形成する第2工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物のドーズ量よりも高いドーズ量の第2導電型の不純物を、前記第1工程によりイオン注入されなかった前記第1領域内で前記第1領域よりも狭い所定の第2領域にイオン注入する第3工程と、
前記第3工程によりイオン注入された前記第2導電型の不純物を拡散させて前記第2ウェルを形成する第4工程と、
を含むことを特徴とする半導体装置の製造方法。 - 半導体基板に形成されドレイン領域になり得る第1導電型の第1ウェルと、前記第1ウェル内に形成される第2導電型の第2ウェルと、前記第2ウェル内に形成され第1導電型の不純物領域を含むソース領域と、を備えた半導体装置の製造方法であって、
第1導電型の不純物をイオン注入する第1工程と、
前記第1工程によりイオン注入された前記第1導電型の不純物のドーズ量よりも高いドーズ量の第1導電型の不純物を、前記第1工程による前記第1導電型の不純物のイオン注入領域内の所定の第1領域を除いてイオン注入する第2工程と、
前記第1工程により注入された前記第1導電型の不純物および前記第2工程により注入された前記第1導電型の不純物をそれぞれ拡散させて前記第1ウェルを形成する第3工程と、
前記第2工程によりイオン注入されなかった前記所定の第1領域内で前記第1領域よりも狭い所定の第2領域に第2導電型の不純物をイオン注入する第4工程と、
前記第4工程によりイオン注入された前記第2導電型の不純物を拡散させて前記第2ウェルを形成する第5工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259138A JP2006080104A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004259138A JP2006080104A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006080104A true JP2006080104A (ja) | 2006-03-23 |
Family
ID=36159346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004259138A Withdrawn JP2006080104A (ja) | 2004-09-07 | 2004-09-07 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006080104A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267211A (ja) * | 2008-04-28 | 2009-11-12 | Panasonic Corp | 半導体装置およびその製造方法 |
CN102891180A (zh) * | 2011-08-23 | 2013-01-23 | 成都芯源系统有限公司 | 一种包含mosfet器件的半导体器件和制作方法 |
CN108962755A (zh) * | 2017-05-17 | 2018-12-07 | 恩智浦有限公司 | 制造半导体开关装置的方法 |
-
2004
- 2004-09-07 JP JP2004259138A patent/JP2006080104A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009267211A (ja) * | 2008-04-28 | 2009-11-12 | Panasonic Corp | 半導体装置およびその製造方法 |
CN102891180A (zh) * | 2011-08-23 | 2013-01-23 | 成都芯源系统有限公司 | 一种包含mosfet器件的半导体器件和制作方法 |
CN108962755A (zh) * | 2017-05-17 | 2018-12-07 | 恩智浦有限公司 | 制造半导体开关装置的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100361602B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR950000141B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
US7932563B2 (en) | Techniques for improving transistor-to-transistor stress uniformity | |
KR100940016B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3055424B2 (ja) | Mis型半導体装置の製造方法 | |
JP2008535235A (ja) | 相補形非対称高電圧デバイス及びその製造方法 | |
KR20080106341A (ko) | 드레인 확장 반도체 장치 및 대칭 드레인 확장 반도체 장치를 제조하는 방법 | |
US7687353B2 (en) | Ion implantation method for high voltage device | |
JP2001308321A (ja) | 半導体装置とその製造方法 | |
JPH10135349A (ja) | Cmos型半導体装置及びその製造方法 | |
US5610427A (en) | Electrostatic protection device for use in semiconductor integrated circuit | |
JP2006080104A (ja) | 半導体装置およびその製造方法 | |
US20100320570A1 (en) | Semiconductor device | |
JPH07263693A (ja) | Fetの製造方法及び集積構造 | |
JP7116275B2 (ja) | 堅牢なサブスレッショルド動作を備えるmosfetトランジスタ | |
JP2003045993A (ja) | 半導体集積回路装置の製造方法 | |
JPH03105971A (ja) | 半導体集積回路装置 | |
US8110468B2 (en) | DMOS-transistor having improved dielectric strength of drain and source voltages | |
EP1225627B1 (en) | Semiconductor integrated circuit device and manufacture method therefor | |
WO2013163462A2 (en) | Compact tid hardening nmos device and fabrication process | |
JP2006120852A (ja) | 半導体装置及びその製造方法 | |
KR100552809B1 (ko) | 드레인-소스 브레이크다운 전압을 개선한 반도체 소자 및그 제조 방법 | |
KR100621230B1 (ko) | 반도체 장치의 트랜지스터 | |
JPS61177776A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080729 |
|
A761 | Written withdrawal of application |
Effective date: 20090612 Free format text: JAPANESE INTERMEDIATE CODE: A761 |