CN104037083A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN104037083A CN104037083A CN201310068146.5A CN201310068146A CN104037083A CN 104037083 A CN104037083 A CN 104037083A CN 201310068146 A CN201310068146 A CN 201310068146A CN 104037083 A CN104037083 A CN 104037083A
- Authority
- CN
- China
- Prior art keywords
- fin
- ion
- channel
- shaped
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 238000002347 injection Methods 0.000 claims abstract description 46
- 239000007924 injection Substances 0.000 claims abstract description 46
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000002513 implantation Methods 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 18
- 229910052799 carbon Inorganic materials 0.000 claims description 18
- 229910052732 germanium Inorganic materials 0.000 claims description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 14
- KCFIHQSTJSCCBR-UHFFFAOYSA-N [C].[Ge] Chemical compound [C].[Ge] KCFIHQSTJSCCBR-UHFFFAOYSA-N 0.000 claims description 14
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 239000000470 constituent Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000078 germane Inorganic materials 0.000 claims description 3
- UIUXUFNYAYAMOE-UHFFFAOYSA-N methylsilane Chemical compound [SiH3]C UIUXUFNYAYAMOE-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 abstract 2
- 150000002500 ions Chemical class 0.000 description 32
- -1 germanium ion Chemical class 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 19
- 230000005465 channeling Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道；执行氮离子注入，以在上述鳍形应力沟道中形成扩散阻挡注入区；形成包围上述鳍形应力沟道的本征沟道层。根据本发明，形成的FinFET器件的鳍形沟道为Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，可以更为有效地提升鳍形沟道的载流子迁移率；同时，在上述应力沟道中形成由氮离子注入区构成的扩散阻挡注入区以在所述本征沟道层中掺杂氮，以进一步抑制短沟道效应。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍（Fin）的方法。
背景技术
鳍式场效应晶体管（FinFET）是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。
现有技术通常采用以下工艺步骤形成FinFET器件的鳍（Fin）形沟道：首先，在硅基体上形成一掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在所述绝缘体上硅（SOI）结构上形成一硅层，所述硅层可以是单晶硅或者多晶硅；然后，图形化所述硅层，并蚀刻经图形化的所述硅层以形成所述鳍（Fin）形沟道。接下来，可以在所述鳍（Fin）形沟道的两侧形成栅极，并在所述鳍（Fin）形沟道的两端形成锗硅应力层。
对于FinFET器件而言，为了进一步提升鳍（Fin）形沟道的载流子迁移率，现有技术提供了多种对所述鳍（Fin）形沟道施加应力的方法。总体而言，这些方法均是通过施加额外的应力于所述鳍（Fin）形沟道来提升其载流子迁移率，进而增大FinFET器件的驱动电流。举例来说，在所述鳍（Fin）形沟道的两端形成锗硅应力层或者在栅极上方形成能够产生不同种类和大小的应力的应力层（即应力记忆技术或应力近临技术）来提升鳍（Fin）形沟道的载流子迁移率。
由于鳍（Fin）形沟道具有很大的深宽比，为了在抑制短沟道效应和提升沟道载流子迁移率这两方面获得很好的均衡效果，同时更为有效地提升鳍（Fin）形沟道的载流子迁移率，需要一种工艺技术，以便形成所述鳍（Fin）形沟道之后不需要实施上述对所述鳍（Fin）形沟道产生额外应力的方法就可以提高其载流子迁移率。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；形成包围所述鳍形应力沟道的本征沟道层。
进一步，形成所述鳍形应力沟道的工艺步骤为：在所述掩埋氧化物层上形成硅层；蚀刻所述硅层，以形成鳍形沟道；执行碳、锗或锗-碳共同离子注入并退火，以形成所述鳍形应力沟道。
进一步，形成所述鳍形应力沟道的工艺步骤为：采用沉积工艺在所述掩埋氧化物层上形成Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层；蚀刻所述应力层，以形成所述鳍形应力沟道。
进一步，所述鳍形应力沟道为鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。
进一步，所述硅层的表面晶向为<110>或<100>。
进一步，所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e14-5.0×e15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
进一步，所述沉积工艺的工艺参数为：温度500-600℃，源气体为硅烷、锗烷或者甲基硅烷。
进一步，所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
进一步，采用外延生长工艺形成所述本征沟道层。
进一步，所述本征沟道层的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1。
进一步，所述本征沟道层的厚度为5-30nm。
进一步，在形成所述硅层或者执行所述碳、锗或锗-碳共同离子注入之后，还包括执行沟道离子注入的步骤。
进一步，在形成所述Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层之后，还包括执行沟道离子注入的步骤。
进一步，所述氮离子注入与所述碳、锗或锗-碳共同离子注入同时执行。
进一步，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在所述鳍形沟道的表层区域；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在整个所述鳍形沟道中。
进一步，实施所述外延生长时，在源气体中加入氮气，以在所述本征沟道层中掺杂氮。
进一步，所述半导体器件为FinFET器件。
根据本发明，形成的FinFET器件的鳍形沟道为Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，可以更为有效地提升所述鳍形沟道的载流子迁移率；同时，在上述鳍形应力沟道中形成由氮离子注入区构成的扩散阻挡注入区以及在形成的包围上述应力沟道的本征沟道层中掺杂氮，以进一步抑制短沟道效应。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为根据本发明第一示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；
图2A-图2E为根据本发明第二示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；
图3A-图3E为根据本发明第三示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图；
图4为根据本发明示例性实施例的方法形成FinFET器件的鳍形沟道的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFET器件的鳍形沟道的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照下述三个示例性实施例和图4来描述本发明提出的形成FinFET器件的鳍形沟道的方法的主要步骤。
参照图1A-图1F，其中示出了根据本发明第一示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供绝缘体上硅（SOI）晶片，所述绝缘体上硅晶片包括硅基体100，掩埋氧化物层101和形成在所述掩埋氧化物层101上的硅层102。其中，所述掩埋氧化物层101是硅氧化物层；所述硅层102是单晶硅或多晶硅，其表面晶向为<110>、<100>或其它晶向，用以形成FinFET器件的鳍（Fin）形沟道。形成所述绝缘体上硅结构的方法为本领域所公知，在此不再加以赘述。
接着，如图1B所示，执行沟道离子注入并退火，以在所述硅层102的顶层区域形成沟道注入区103，所述沟道注入区103可以调节后续形成的鳍形沟道的阈值电压。对于NMOS而言，所述沟道离子注入的注入离子包括硼离子或者氟硼离子（BF2 -）；对于PMOS而言，所述沟道离子注入的注入离子包括磷离子或者砷离子。
接着，如图1C所示，形成鳍形沟道104，其形成工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，在所述硅层102上形成掩膜；蚀刻所述硅层102，且在所述蚀刻工艺后去除所述硅层102上的所述掩膜，以形成所述鳍形沟道104。
接着，如图1D所示，执行碳、锗或锗-碳共同离子注入并退火，以使所述鳍形沟道104转变为自身能够产生应力的Si1-x-yGexCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e14-5.0×e15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
需要说明的是，所述沟道离子注入可以于所述碳、锗或锗-碳共同离子注入结束之后再加以实施，以减少一次退火过程，降低工艺成本。
接着，如图1E所示，执行氮离子注入，以在所述鳍形沟道104的表层区域形成扩散阻挡注入区105，防止所述鳍形沟道104中的上述注入离子中的杂质过多地扩散到后续形成的本征沟道层中。所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
需要说明的是，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区105形成在所述鳍形沟道104的表层区域（如图1E所示）；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区105形成在整个所述鳍形沟道104中。
接着，如图1F所示，形成包围所述鳍形沟道104的本征沟道层106。在本实施例中，采用外延生长工艺形成所述本征沟道层106；所述本征沟道层106的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1，厚度为5-30nm。
需要说明的是，实施所述外延生长时，可以在源气体中加入氮气，从而在所述本征沟道层106中掺杂氮。
参照图2A-图2E，其中示出了根据本发明第二示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供绝缘体上硅（SOI）晶片，所述绝缘体上硅晶片包括硅基体200，掩埋氧化物层201和形成在所述掩埋氧化物层201上的硅层202。其中，所述掩埋氧化物层201是硅氧化物层；所述硅层202是单晶硅或多晶硅，其表面晶向为<110>、<100>或其它晶向，用以形成FinFET器件的鳍（Fin）形沟道。形成所述绝缘体上硅结构的方法为本领域所公知，在此不再加以赘述。
接着，如图2B所示，执行沟道离子注入并退火，以在所述硅层202的顶层区域形成沟道注入区203，所述沟道注入区203可以调节后续形成的鳍形沟道的阈值电压。对于NMOS而言，所述沟道离子注入的注入离子包括硼离子或者氟硼离子（BF2 -）；对于PMOS而言，所述沟道离子注入的注入离子包括磷离子或者砷离子。
接着，如图2C所示，形成鳍形沟道204，其形成工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，在所述硅层202上形成掩膜；蚀刻所述硅层202，且在所述蚀刻工艺后去除所述硅层202上的所述掩膜，以形成所述鳍形沟道204。
接着，如图2D所示，同时执行碳、锗或锗-碳共同离子注入和氮离子注入并退火，以使所述鳍形沟道204转变为自身能够产生应力的Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e14-5.0×e15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。同时，所述氮离子可以在所述鳍形沟道204中形成扩散阻挡注入区（图中未示出），防止所述鳍形沟道204中的上述注入离子中的杂质过多地扩散到后续形成的本征沟道层中。所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
需要说明的是，所述沟道离子注入可以于所述碳、锗或锗-碳共同离子注入结束之后再加以实施，以减少一次退火过程，降低工艺成本。同时，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在所述鳍形沟道204的表层区域；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在整个所述鳍形沟道204中。
接着，如图2E所示，形成包围所述鳍形沟道204的本征沟道层206。在本实施例中，采用外延生长工艺形成所述本征沟道层206；所述本征沟道层206的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1，厚度为5-30nm。
需要说明的是，实施所述外延生长时，可以在源气体中加入氮气，从而在所述本征沟道层206中掺杂氮。
参照图3A-图3E，其中示出了根据本发明第三示例性实施例依次实施各步骤所分别获得的器件的示意性剖面图。
首先，如图3A所示，提供硅基体300，在所述硅基体300上形成掩埋氧化物层301。
接下来，在所述掩埋氧化物层301上形成Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层302，其中，x为0.05-0.45，y为0.03-0.15。形成所述应力层302可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，化学气相沉积工艺。在本实施例中，在500-600℃的温度下，优选550℃，采用化学气相沉积工艺形成所述应力层302，其中，所述沉积工艺的源气体为硅烷、锗烷或者甲基硅烷。
接着，如图3B所示，执行沟道离子注入并退火，以在所述应力层302的顶层区域形成沟道注入区303，所述沟道注入区303可以调节后续形成的鳍形沟道的阈值电压。对于NMOS而言，所述沟道离子注入的注入离子包括硼离子或者氟硼离子（BF2 -）；对于PMOS而言，所述沟道离子注入的注入离子包括磷离子或者砷离子。
接着，如图3C所示，形成鳍形沟道304，其形成工艺可以采用本领域技术人员所熟习的各种适宜的工艺技术，例如，在所述应力层302上形成掩膜；蚀刻所述应力层302，且在所述蚀刻工艺后去除所述应力层302上的所述掩膜，以形成所述鳍形沟道304。
接着，如图3D所示，执行氮离子注入，以在所述鳍形沟道304的表层区域形成扩散阻挡注入区305，防止所述鳍形沟道304中的上述注入离子中的杂质过多地扩散到后续形成的本征沟道层中。所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
需要说明的是，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区305形成在所述鳍形沟道304的表层区域（如图3D所示）；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区305形成在整个所述鳍形沟道304中。
接着，如图3E所示，形成包围所述鳍形沟道304的本征沟道层306。在本实施例中，采用外延生长工艺形成所述本征沟道层306；所述本征沟道层306的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1，厚度为5-30nm。
需要说明的是，实施所述外延生长时，可以在源气体中加入氮气，从而在所述本征沟道层306中掺杂氮。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤。接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同，通常包括以下工艺步骤：栅介电层的形成→阱区注入→栅的形成→侧壁的形成→扩展区注入→侧壁的形成→源/漏区的选择性生长→源/漏区注入→自对准硅化物的形成→接触孔的形成以及其它前端工序。根据本发明，形成的FinFET器件的鳍形沟道为Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，可以更为有效地提升鳍形沟道的载流子迁移率；同时，在上述应力沟道中形成由氮离子注入层构成的扩散阻挡注入层以及在形成的包围上述应力沟道的本征沟道层中掺杂氮，以进一步抑制短沟道效应。
参照图4，其中示出了根据本发明示例性实施例的方法形成FinFET器件的鳍形沟道的流程图，用于简要示出整个制造工艺的流程。
在步骤401中，提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道；
在步骤402中，执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；
在步骤403中，形成包围所述鳍形应力沟道的本征沟道层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (17)
1.一种半导体器件的制造方法，包括：
提供硅基体，在所述硅基体上形成掩埋氧化物层，并在所述掩埋氧化物层上形成鳍形应力沟道；
执行氮离子注入，以在所述鳍形应力沟道中形成扩散阻挡注入区；
形成包围所述鳍形应力沟道的本征沟道层。
2.根据权利要求1所述的方法，其特征在于，形成所述鳍形应力沟道的工艺步骤为：在所述掩埋氧化物层上形成硅层；蚀刻所述硅层，以形成鳍形沟道；执行碳、锗或锗-碳共同离子注入并退火，以形成所述鳍形应力沟道。
3.根据权利要求1所述的方法，其特征在于，形成所述鳍形应力沟道的工艺步骤为：采用沉积工艺在所述掩埋氧化物层上形成Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层；蚀刻所述应力层，以形成所述鳍形应力沟道。
4.根据权利要求1、2或3所述的方法，其特征在于，所述鳍形应力沟道为鳍形Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力沟道，其中，x为0.05-0.45，y为0.03-0.15。
5.根据权利要求2所述的方法，其特征在于，所述硅层的表面晶向为<110>或<100>。
6.根据权利要求2所述的方法，其特征在于，所述碳、锗或锗-碳共同离子注入中的锗离子的注入能量为10-50KeV，注入剂量为5.0×e14-5.0×e15离子/平方厘米；碳离子的注入能量为0.5-5.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
7.根据权利要求3所述的方法，其特征在于，所述沉积工艺的工艺参数为：温度500-600℃，源气体为硅烷、锗烷或者甲基硅烷。
8.根据权利要求1所述的方法，其特征在于，所述氮离子的注入能量为0.3-3.0KeV，注入剂量为5.0×e13-1.0×e15离子/平方厘米。
9.根据权利要求1所述的方法，其特征在于，采用外延生长工艺形成所述本征沟道层。
10.根据权利要求9所述的方法，其特征在于，所述本征沟道层的构成材料为Si、Si1-yCy、或者Si1-xGex，其中，x为0.1-0.5，y为0.01-0.1。
11.根据权利要求9所述的方法，其特征在于，所述本征沟道层的厚度为5-30nm。
12.根据权利要求2所述的方法，其特征在于，在形成所述硅层或者执行所述碳、锗或锗-碳共同离子注入之后，还包括执行沟道离子注入的步骤。
13.根据权利要求3所述的方法，其特征在于，在形成所述Si1-x-yGexCy、Si1-xGex或者Si1-yCy应力层之后，还包括执行沟道离子注入的步骤。
14.根据权利要求2所述的方法，其特征在于，所述氮离子注入与所述碳、锗或锗-碳共同离子注入同时执行。
15.根据权利要求1所述的方法，其特征在于，当采用低能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在所述鳍形沟道的表层区域；当采用高能量注入方式实施所述氮离子注入时，所述扩散阻挡注入区形成在整个所述鳍形沟道中。
16.根据权利要求9所述的方法，其特征在于，实施所述外延生长时，在源气体中加入氮气，以在所述本征沟道层中掺杂氮。
17.根据权利要求1所述的方法，其特征在于，所述半导体器件为FinFET器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310068146.5A CN104037083B (zh) | 2013-03-04 | 2013-03-04 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310068146.5A CN104037083B (zh) | 2013-03-04 | 2013-03-04 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104037083A true CN104037083A (zh) | 2014-09-10 |
| CN104037083B CN104037083B (zh) | 2017-02-22 |
Family
ID=51467809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310068146.5A Active CN104037083B (zh) | 2013-03-04 | 2013-03-04 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104037083B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601688A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107546127A (zh) * | 2016-06-28 | 2018-01-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN107591436A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN107919286A (zh) * | 2016-10-11 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111509048A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | N型鳍式晶体管及其制造方法 |
| CN112054021A (zh) * | 2019-06-06 | 2020-12-08 | 英飞凌科技德累斯顿公司 | 半导体器件及其制造方法 |
| CN113629012A (zh) * | 2020-07-23 | 2021-11-09 | 台湾积体电路制造股份有限公司 | 形成半导体器件的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256647A1 (en) * | 2003-06-23 | 2004-12-23 | Sharp Laboratories Of America Inc. | Strained silicon finFET device |
| US20050093154A1 (en) * | 2003-07-25 | 2005-05-05 | Interuniversitair Microelektronica Centrum (Imec Vzw) | Multiple gate semiconductor device and method for forming same |
| CN101022084A (zh) * | 2006-02-14 | 2007-08-22 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
| CN102832236A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 应变沟道的场效应晶体管 |
-
2013
- 2013-03-04 CN CN201310068146.5A patent/CN104037083B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040256647A1 (en) * | 2003-06-23 | 2004-12-23 | Sharp Laboratories Of America Inc. | Strained silicon finFET device |
| US20050093154A1 (en) * | 2003-07-25 | 2005-05-05 | Interuniversitair Microelektronica Centrum (Imec Vzw) | Multiple gate semiconductor device and method for forming same |
| CN101022084A (zh) * | 2006-02-14 | 2007-08-22 | 台湾积体电路制造股份有限公司 | 形成半导体装置的方法 |
| CN102832236A (zh) * | 2011-06-16 | 2012-12-19 | 台湾积体电路制造股份有限公司 | 应变沟道的场效应晶体管 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106601688A (zh) * | 2015-10-16 | 2017-04-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107546127A (zh) * | 2016-06-28 | 2018-01-05 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN107591436A (zh) * | 2016-07-07 | 2018-01-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN107591436B (zh) * | 2016-07-07 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN107919286A (zh) * | 2016-10-11 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN112054021A (zh) * | 2019-06-06 | 2020-12-08 | 英飞凌科技德累斯顿公司 | 半导体器件及其制造方法 |
| CN111509048A (zh) * | 2020-04-28 | 2020-08-07 | 上海华力集成电路制造有限公司 | N型鳍式晶体管及其制造方法 |
| CN113629012A (zh) * | 2020-07-23 | 2021-11-09 | 台湾积体电路制造股份有限公司 | 形成半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104037083B (zh) | 2017-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
| US9263549B2 (en) | Fin-FET transistor with punchthrough barrier and leakage protection regions | |
| CN104037083A (zh) | 一种半导体器件的制造方法 | |
| CN104662666B (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
| US8853008B1 (en) | Counter-doped low-power FinFET | |
| JP2006019727A (ja) | 勾配付き組み込みシリコン−ゲルマニウムのソース−ドレイン及び／又は延長部をもつ、歪みｐ型ｍｏｓｆｅｔの構造及びこれを製造する方法 | |
| CN102403227B (zh) | 台阶状硅锗源/漏结构的制造方法 | |
| CN101621006B (zh) | 利用锗预非晶处理来形成p-型轻度掺杂的漏极区的方法 | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| CN105448916B (zh) | 晶体管及其形成方法 | |
| CN103094207A (zh) | 采用应力记忆技术制造半导体器件的方法 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN103426769A (zh) | 半导体器件制造方法 | |
| CN104752211A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN103811313A (zh) | 降低外延中的图案负载效应 | |
| CN102054695B (zh) | 提高半导体元器件的性能的方法 | |
| CN103295899B (zh) | FinFET器件制造方法 | |
| CN104637879A (zh) | 一种半导体器件的制备方法 | |
| CN108695158A (zh) | 一种半导体器件及其制造方法 | |
| CN103515205B (zh) | 一种FinFET沟道掺杂方法 | |
| CN106158641A (zh) | finFET器件及其制作方法 | |
| CN105575810B (zh) | 晶体管的形成方法 | |
| CN103681278A (zh) | 一种pmos源漏的形成方法 | |
| US10797177B2 (en) | Method to improve FinFET device performance | |
| CN106548943A (zh) | 晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |