CN107919286A - 一种半导体器件及其制作方法、电子装置 - Google Patents
一种半导体器件及其制作方法、电子装置 Download PDFInfo
- Publication number
- CN107919286A CN107919286A CN201610886290.3A CN201610886290A CN107919286A CN 107919286 A CN107919286 A CN 107919286A CN 201610886290 A CN201610886290 A CN 201610886290A CN 107919286 A CN107919286 A CN 107919286A
- Authority
- CN
- China
- Prior art keywords
- fin
- silicon
- semiconductor devices
- silicon substrate
- raceway groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 60
- 239000010703 silicon Substances 0.000 claims abstract description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 46
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 9
- 239000011469 building brick Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000673 Indium arsenide Inorganic materials 0.000 description 3
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical group O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成硅基鳍片；去除所述硅基鳍片用于形成源漏区的部分，保留用作沟道的部分；在去除用于形成源漏区的部分而露出的所述硅基鳍片的侧面上形成硅锗层；执行第一热处理工艺，以使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道。该制作方法可以提供较高的载流子迁移率，并改善短沟道效应。该半导体器件和电子装置具有类似的优点。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。
背景技术
随着半导体技术的发展，集成电路进入14nm及以下技术节点，在鳍式场效应晶体管(FinFET)或全耗尽型绝缘层上硅(FD-SOI)晶体管中，金属栅极和栅极氧化层包绕在硅基鳍式结构上，大大增强了晶体管栅极的控制性能。在后14nm时代，如何提高鳍式效应晶体管结构中沟道载流子的迁移率，从而提高晶体管使用效率和性能成为新的研究热点。
近期有很多研究使用锗基鳍式结构代替硅基结构，由于锗具有更高的载流子迁移率，使得晶体管性能得到显著改善。然而，复杂的制备工艺和较高成本，以及与硅基体的相容性问题使锗基沟道的工业化生产变得非常困难。而研究发现具有较低锗浓度掺杂的硅基合金可以有效克服以上困难，使得硅锗合金沟道变得极有应用前景。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提出一种半导体器件的制作方法，可以提供较高的沟道迁移率，并有效抑制短沟道效应。
本发明一方面提供一种半导体器件的制作方法，用于形成硅锗基沟道，其包括下述步骤：提供半导体衬底，在所述半导体衬底上形成硅基鳍片；去除所述硅基鳍片用于形成源漏区的部分，保留用作沟道的部分；在去除用于形成源漏区的部分而露出的所述硅基鳍片的侧面上形成硅锗层；执行第一热处理工艺，以使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道。
进一步地，去除所述硅基鳍片用于形成源漏区的部分的步骤包括下述步骤：在所述硅基鳍片上形成多晶硅栅极；在所述多晶硅栅极的侧壁上形成间隙壁；以所述间隙壁为掩膜去除所述硅基鳍片未被所述多晶硅栅极和间隙壁遮蔽的部分。
进一步地，所述第一热处理工艺为高温退火工艺，所述退火工艺的温度为700℃～1100℃。
进一步地，还包括下述步骤：在所述硅锗层外侧形成源漏区；执行第二热处理工艺。
进一步地，所述源漏区采用硅锗材料。
进一步地，还包括下述步骤：形成包围所述多晶硅栅极的层间介电层，所述层间介电层的高度与所述多晶硅栅极的高度一致；去除所述多晶硅栅极，以在所述层间介电层中形成沟槽；在所述沟槽中形成金属栅极。
进一步地，所述半导体衬底为体硅衬底或绝缘体上硅衬底。本发明提出的半导体器件的制作方法，首先去除硅基鳍片用作源漏区的部分而保留用作沟道的部分，从而露出硅基鳍片用作沟道部分的侧壁，并在该侧壁上形成硅锗外延层，然后执行第一热处理工艺使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道，这样由于沟道采用硅锗材料，因而迁移率相比采用单晶硅大大提高，进而使得器件性能提高。本发明提出的半导体器件的制作方法具有制作简单、成本低的优点。
本发明另一方面提供一种采用上述方法制作的半导体器件，该半导体器件包括：半导体衬底在所述半导体衬底上形成有鳍片，在所述鳍片上形成有栅极，所述鳍片包括位于栅极下方的沟道和位于栅极两侧的源漏区，其中，所述沟道采用硅锗材料。
进一步地，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
本发明提出的半导体器件具有较高的沟道迁移率和改善的短沟道效应。
本发明再一方面提供一种电子装置，其包括如上所述的半导体器件以及与所述半导体器件相连接的电子组件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据本发明一实施方式的半导体器件的制作方法的步骤流程图；
图2～图9示出了根据本发明一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的示意性剖面图；
图10示出了根据本发明一实施方式的半导体器件的示意性剖面图；
图11示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了提高鳍式效应晶体管的性能，一种方法就是提高沟道载流子的迁移率，本发明针对此提出一种半导体器件的制作方法，用于制作硅锗基沟道，如图1所示，该制作方法包括：步骤101，提供半导体衬底，在所述半导体衬底上形成硅基鳍片；步骤102，去除所述硅基鳍片用于形成源漏区的部分，保留用作沟道的部分；步骤103，在去除用于形成源漏区的部分而露出的所述硅基鳍片的侧面上形成硅锗层；步骤104，执行第一热处理工艺，以使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道。
本发明提出的半导体器件的制作方法，首先去除硅基鳍片用作源漏区之外的部分而保留用作沟道的部分，从而露出硅基鳍片用作沟道部分的侧壁，并在该侧壁上形成硅锗外延层，然后执行第一热处理工艺使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道，这样由于沟道采用硅锗材料，因而迁移率相比采用单晶硅大大提高，进而使得器件性能提高。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面将参照图2～图9本发明一实施方式的半导体器件的制作方法做详细描述，其中图2示出了沿鳍片宽度方向的剖面图，图3～图9示出了沿鳍片长度方向的剖面，即图2中沿虚线剖开的示意图。在本文中所谓鳍片的长度方向指的是鳍片的延伸方向或源漏连接方向。
首先，如图2和图3所示，提供半导体衬底，在所述半导体衬底上形成硅基鳍片，在所述硅基鳍片上形成栅极结构，所述栅极结构包绕所述硅基鳍片。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底采用绝缘体上硅。
示例性地，在本实施例中，半导体衬底包括底部单晶硅层200、埋氧层201和顶部单晶硅层。埋氧层201例如为二氧化硅层。硅基鳍片202通过对顶部单晶硅层进行构图形成。例如首先在顶部单晶硅层上形成硬掩膜层，然后通过光刻刻蚀工艺图形化硬掩膜层，以定义出鳍片图案，然后再以硬掩膜层为掩膜通过合适的干法或湿法刻蚀工艺刻蚀顶部单晶硅层，以形成硅基鳍片202。
栅极结构包括栅极介电层203和栅极204，其可以通过在硅基鳍片202上沉积栅极介电材料和栅极材料层，然后通过光刻和刻蚀工艺进行图形化从而形成。在本实施例中，栅极结构采用包绕式结构，即栅极结构形成在硅基鳍片202的侧壁和顶部上，也称为三栅极结构。当然，在其它实施例中，也可以采用诸如双栅极(栅极形成在鳍片的侧壁上)等结构。其中，栅极介电层203可以采用氧化物、氮化物、氮氧化物和高K材料中的一种或几种的组合，且可以通过诸如热氧化法、PVD(物理气相沉积)、CVD(化学气相沉积)、ALD(原子层沉积)等方法形成。栅极204示例性地采用例如多晶硅等半导体材料，并通过选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种形成。
接着，如图4所示，形成栅极间隙壁，并以间隙壁为掩膜去除所述硅基鳍片未被所述间隙壁和栅极结构遮蔽的部分。
间隙壁205可以采用氧化物、氮化物或氮氧化物等一种或多种材料。示例性地，在本实施例中，间隙壁205采用氮化硅。其形成过程例如为：首先通过炉管工艺(furnace)、CVD、ALD等常用方法沉积一层覆盖半导体衬底和栅极结构的间隙壁材料层，然后通过光刻、蚀刻工艺去除大部分区域的材料，保留位于栅极结构侧壁和顶部的部分，从而形成间隙壁205。
当形成间隙壁205后，以间隙壁205以掩膜通过合适的湿法或干法蚀刻工艺去除所述硅基鳍片202未被间隙壁205和栅极结构遮蔽的部分，即去除硅基鳍片202用于形成源漏区的部分，保留用于形成沟道的部分，从而暴露位于栅极结构下方的沟道的侧壁。在本实施例中，所述湿法刻蚀工艺包括诸如氢氟酸、硝酸等湿法刻蚀工艺，所述干法蚀刻工艺包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光切割。示例性地，在本实施中，采用干法刻蚀工艺执行所述蚀刻，且作为示例，在本实施例中，所述干法蚀刻的工艺参数包括：蚀刻气体包含Cl2、HBr等气体，其流量分别为50sccm～500sccm、10sccm～100sccm，压力为2mTorr～50mTorr，其中，sccm代表立方厘米/分钟，mTorr代表毫毫米汞柱。
接着，如图5所示，在沟道的侧壁上形成硅锗层，并执行第一热处理工艺。
示例性地，通过外延法在去除硅基鳍片202用作源漏区的部分而露出硅锗基鳍片的侧壁(也即沟道的侧壁)上形成硅锗层206。其中外延法可以采用气相外延或分子束外延。所述硅锗层206中锗含量例如为40％～60％。
当形成硅锗层206之后，执行第一热处理工艺，例如执行高温退火工艺，其中退火温度例如700℃～1100℃，退火时间为120s～30min。通过第一热处理工艺，硅锗层206中的锗扩散进入栅极结构下方的沟道中，从而硅锗基沟道。
接着，如图6所示，在所述硅锗层的外侧形成源漏区。
示例性地，在本实施例中，采用外延法在硅锗层206的外侧形成源漏区207。其中外延法可以采用气相外延或分子束外延。所述源漏区207示例性地采用硅锗材料，其中锗含量例如为10％～20％。所谓的外侧指的是相对沟道向外的方向。
可以理解的是，源漏区207也可以采用其他半导体材料，例如单晶硅等。并且形成源漏区之后还可以包括进行源漏离子注入的步骤。
示例性地，在本实施中，当形成源漏区207之后，还包括执行第二热处理工艺的步骤，例如执行快速热退火工艺，其中退火温度例如为300℃～400℃,退火时间为30s～2min。通过执行第二热处理工艺可以改善源漏离子掺杂效果或注入损伤，或者使锗扩散效果更好，从而形成硅锗基沟道208和硅锗源漏区209，如图7所示。
接着，如图7所示，在半导体衬底上形成层间介电层。
层间介电层210位于半导体衬底之上，并且包围鳍片和栅极结构，以使各个鳍片和栅极结构隔离。层间介电层210可以采用PSG(掺磷硅玻璃)、BSG(掺硼硅玻璃)、USG(未掺杂硅玻璃)、低K材料或超低K材料，其可以通过常用的PVD、CVD、ALD等工艺形成。示例性地，在本实施例中，层间介电层210采用二氧化硅，其通过采用TEOS(四乙氧基硅烷)的CVD工艺形成。
可以理解的是，层间介电层210不可避免地会高于栅极结构并覆盖栅极结构，因此可以通过诸如CMP(化学机械抛光)等平坦化工艺去除层间介电层210高于栅极结构的部分。
接着，如图8所示，去除栅极结构，以在层间介电层中形成沟槽。
具体地，通过合适的湿法或干法蚀刻工艺去除栅极结构，从而在层间介电层210中形成沟槽211。示例性地，在本实施例中，通过湿法工艺，例如氢氟酸、硝酸等去除栅极氧化层203和栅极204，从而在层间介电层210中形成沟槽211。
最后，如图9所示，在沟槽211中形成金属栅极212。
金属栅极212包括常用的金属栅极结构，例如高K介电层、扩撒阻挡层、金属栅极层等。其形成过程例如为首先在沟槽211的硅锗基沟道208上高K介电层，例如二氧化铪(HfO2)，该高K介电层形成在硅锗基沟道208的侧壁、顶部以及沟槽211的侧壁上。然后，在高K介电层的表面形成扩散阻挡层，例如氮化钛、碳化钛等，然后在扩散阻挡层的表面形成金属种子层和金属层，从而形成金属栅极。
可以理解的，在本步骤同样可以包括诸如CMP(化学机械抛光)等的平坦化工艺来去除金属栅极高于层间介电层210的部分。
至此，完成了根据本发明实施例的方法实施的工艺步骤，可以理解的是，本实施例半导体器件制作方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤。
本实施例提出的半导体器件的制作方法，首先去除硅基鳍片用作源漏区的部分而保留用作沟道的部分，从而露出硅基鳍片用作沟道部分的侧壁，并在该侧壁上形成硅锗外延层，然后执行第一热处理工艺使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道，这样由于沟道采用硅锗材料，因而迁移率相比采用单晶硅大大提高，进而使得器件性能提高。本实施例的半导体器件的制作方法制作工艺简单、成本较低，可以很容易很形成硅锗基沟道，从而提高沟道载流子迁移率和器件性能，适于工业化应用。
可以理解的是，虽然在本实施例中，采用绝缘体上硅衬底来制作鳍式场效应晶体管，但是本发明的制作方法不局限于绝缘体上硅衬底的鳍式场效应晶体管，例如在体硅衬底的鳍式场效应晶体管也可以应用本发明的半导体器件的制作硅锗沟道。此外，虽然，在本实施例中，采用金属栅极，但是在其它实施例中，也可以直接采用多晶硅栅极，并且硅锗沟道的形成可以在栅极形成之前制作也可以在栅极形成之后制作。
实施例二
本发明还提供一种采用上述方法制作的半导体器件，如图10所示，该半导体器件包括：半导体衬底，在所述半导体衬底上形成有鳍片302，在所述鳍片302上形成有栅极305，所述鳍片302包括位于栅极305下方的沟道303和位于栅极305两侧的源漏区304，其中，所述沟道303采用硅锗材料。
其中半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。示例性地，在本实施例中，半导体衬底的构成材料选用绝缘体上硅，其包括底部半导体材料300、隔离层301和顶部半导体材料层。
在本实施例中，底部半导体材料层例如为单晶硅，隔离层301例如为二氧化硅，鳍片302通过对顶部半导体材料层构图形成。鳍片302包括位于栅极305下方的沟道303和在所述栅极305两侧的源漏区304，其中沟道303和源漏区304采用硅锗材料。鳍片302的形成可以采用本发明实施例一的方法，在此不再赘述。
栅极305可以为多晶硅栅极也可以为金属栅极。在本实施例中，栅极305示例性地为金属栅极，例如包括高K介电层、扩散阻挡层、金属栅极层等结构。在栅极305的侧壁上还形成有间隙壁306，其可以采用氧化物、氮化物或氧化物和氮化物的组合等。
本实施例的半导体器件还包括形成半导体衬底上部包围栅极305的层间介电层307。层间介电层307可以采用PSG(掺磷硅玻璃)、BSG(掺硼硅玻璃)、USG(未掺杂硅玻璃)、低K材料或超低K材料。
本实施例的半导体器件具有较高的沟道迁移率和改善的短沟道效应。
实施例三
本发明的再一个实施例提供一种电子装置，包括半导体器件以及与所述半导体器件相连的电子组件。其中，该半导体器件包括：半导体衬底在所述半导体衬底上形成有鳍片，在所述鳍片上形成有栅极，所述鳍片包括位于栅极下方的沟道和位于栅极两侧的源漏区，其中，所述沟道采用硅锗材料。
其中，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。半导体衬底上可以形成有器件，例如NMOS和/或PMOS等。同样，半导体衬底中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。此外，在半导体衬底中还可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。作为示例，在本实施例中，半导体衬底的构成材料选用绝缘体上硅。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图11示出手机的示例。手机400的外部设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
本发明实施例的电子装置，由于所包含的半导体器件具有较高的沟道迁移率和改善的短沟道效应，因而具有更好地器件性能。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制作方法，用于形成硅锗基沟道，其特征在于，包括下述步骤：
提供半导体衬底，在所述半导体衬底上形成硅基鳍片；
去除所述硅基鳍片用于形成源漏区的部分，保留用作沟道的部分；
在去除用于形成源漏区的部分而露出的所述硅基鳍片的侧面上形成硅锗层；
执行第一热处理工艺，以使所述硅锗层中的锗扩散进入所述硅基鳍片用作沟道的部分，从而形成硅锗基沟道。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，去除所述硅基鳍片用于形成源漏区的部分的步骤包括下述步骤：
在所述硅基鳍片上形成多晶硅栅极；
在所述多晶硅栅极的侧壁上形成间隙壁；
以所述间隙壁为掩膜去除所述硅基鳍片未被所述多晶硅栅极和间隙壁遮蔽的部分。
3.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，所述第一热处理工艺为高温退火工艺，所述退火工艺的温度为700℃～1100℃。
4.根据权利要求1或2所述的半导体器件的制作方法，其特征在于，还包括下述步骤：
在所述硅锗层外侧形成源漏区；
执行第二热处理工艺。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述源漏区采用硅锗材料。
6.根据权利要求4所述的半导体器件的制作方法，其特征在于，还包括下述步骤：
形成包围所述多晶硅栅极的层间介电层，所述层间介电层的高度与所述多晶硅栅极的高度一致；
去除所述多晶硅栅极，以在所述层间介电层中形成沟槽；
在所述沟槽中形成金属栅极。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
8.一种采用如权利要求1-7中的任意一项所述的制作方法形成的半导体器件，其特征在于，包括：半导体衬底，在所述半导体衬底上形成有鳍片，在所述鳍片上形成有栅极，所述鳍片包括位于栅极下方的沟道和位于栅极两侧的源漏区，其中，所述沟道采用硅锗材料。
9.根据权利要求8所述的半导体器件，其特征在于，所述半导体衬底为体硅衬底或绝缘体上硅衬底。
10.一种电子装置，其特征在于，包括如权利要求8或9所述的半导体器件以及与所述半导体器件相连接的电子组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610886290.3A CN107919286A (zh) | 2016-10-11 | 2016-10-11 | 一种半导体器件及其制作方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610886290.3A CN107919286A (zh) | 2016-10-11 | 2016-10-11 | 一种半导体器件及其制作方法、电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107919286A true CN107919286A (zh) | 2018-04-17 |
Family
ID=61892576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610886290.3A Pending CN107919286A (zh) | 2016-10-11 | 2016-10-11 | 一种半导体器件及其制作方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107919286A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227197A (zh) * | 2012-01-27 | 2013-07-31 | 国际商业机器公司 | 场效应晶体管和形成晶体管的方法 |
| CN104037083A (zh) * | 2013-03-04 | 2014-09-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150214351A1 (en) * | 2014-01-29 | 2015-07-30 | International Business Machines Corporation | Semiconductor device including superlattice sige/si fin structure |
-
2016
- 2016-10-11 CN CN201610886290.3A patent/CN107919286A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227197A (zh) * | 2012-01-27 | 2013-07-31 | 国际商业机器公司 | 场效应晶体管和形成晶体管的方法 |
| CN104037083A (zh) * | 2013-03-04 | 2014-09-10 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US20150214351A1 (en) * | 2014-01-29 | 2015-07-30 | International Business Machines Corporation | Semiconductor device including superlattice sige/si fin structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103311185B (zh) | 制造混合高k/金属栅堆叠件的方法 | |
| TWI525829B (zh) | 半導體裝置及其製造方法 | |
| TWI641085B (zh) | 具有等效ｎｆｅｔ／ｐｆｅｔ間隔物寛度之差動ｓｇ／ｅｇ間隔物整合及在ｆｄｓｏｉ上致能高壓ｅｇ裝置之雙凸起源極汲極磊晶矽與三重氮化物間隔物整合 | |
| JP2007207837A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| CN104347630A (zh) | 半导体器件及其制造方法 | |
| CN103035713A (zh) | FinFET器件及其制造方法 | |
| CN104934474A (zh) | 组合FinFET及其形成方法 | |
| CN105304709A (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| TW201727830A (zh) | 半導體裝置 | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US9190418B2 (en) | Junction butting in SOI transistor with embedded source/drain | |
| CN104167357B (zh) | 半导体器件及其制造方法 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN107919282A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104779284A (zh) | 一种FinFET器件及其制造方法 | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN105097517A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103578953A (zh) | 半导体集成电路制造的方法 | |
| CN107919286A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN106981424A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180417 |
|
| RJ01 | Rejection of invention patent application after publication |