CN102709162A

CN102709162A - 形成锗硅沟道以及pmos晶体管的方法

Info

Publication number: CN102709162A
Application number: CN2011100760097A
Authority: CN
Inventors: 吴兵; 卢炯平; 何永根
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-03-28
Filing date: 2011-03-28
Publication date: 2012-10-03
Anticipated expiration: 2031-03-28
Also published as: CN102709162B

Abstract

一种形成锗硅沟道以及PMOS晶体管的方法，形成PMOS晶体管的方法包括：提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，所述锗硅沟道的厚度为5～8nm；在所述锗硅沟道上依次形成栅介质层和栅极；对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。本技术方案利用锗等离子体对基底进行掺杂，在沟道区域形成锗硅沟道，利用锗硅的空穴高迁移率提高沟道区的形成提高器件的性能。

Description

形成锗硅沟道以及PMOS晶体管的方法

技术领域

本发明涉及半导体技术领域，特别涉及形成锗硅沟道以及PMOS晶体管的方法。

背景技术

现有的半导体技术中，形成晶体管的方法一般为：提供硅基底，在硅基底中形成阱区以及隔离结构；在硅基底表面上依次形成栅介质层和栅极；在栅介质层和栅极周围形成侧墙；以侧墙、栅介质和栅极为掩膜对硅基底进行离子注入形成源极和漏极，源极和漏极之间的阱区即为沟道区。

随着半导体技术的发展，集成电路中器件的特征尺寸越来越小。然而当器件的特征尺寸越来越小时，随之，源极和漏极之间的沟道区的长度也越来越短。当沟道区的长度减小到一定值时，会产生短沟道效应，由于短沟道效应的存在会影响器件的性能，因此也就阻碍了集成电路中器件特征尺寸的进一步缩小。

现有技术中有许多形成晶体管的方法，可以克服短沟道效应，例如2005年8月22日申请的申请号为“200510119980.8”的中国专利公开的“晶体管及其制造方法”。

然而这些方法都不能从根本上克服短沟道效应，为了克服短沟道效应，促进半导体技术的发展，需要寻找一种新材料的沟道，其中锗硅(SiGe)和锗(Ge)材料由于具有高的空穴迁移率，通常是硅(Si)材料的空穴迁移率的6～25倍，因此如果将锗硅(SiGe)和锗(Ge)材料作为沟道区的材料，就可以大大提高器件的性能。

发明内容

本发明的目的是提供一种形成锗硅沟道以及PMOS晶体管的方法，以提高器件的性能。

为解决上述问题，本发明提供一种形成锗硅沟道的方法，包括：

提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；

对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。

可选的，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。

可选的，所述锗硅沟道的厚度为5～8nm。

可选的，还包括：在锗硅沟道上形成硅层，厚度范围3～5nm。

可选的，所述锗等离子体的掺杂剂量为：9～90E15atoms/cm²。

可选的，所述硅基底或绝缘体上硅的晶面指数为(110)。

可选的，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域包括：

在所述基底表面形成掩膜层；

图形化所述掩膜层，暴露出所述有源区域；

以所述图形化的掩膜层为掩膜，对所述基底的有源区域进行锗等离子体掺杂，在所述沟道区域形成锗硅沟道，在所述源极区域和漏极区域形成锗硅源极区域和锗硅漏极区域。

本发明还提供一种形成PMOS晶体管的方法，包括：

利用以上所述的方法形成锗硅沟道；

在所述锗硅沟道上依次形成栅介质层和栅极；

对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。

可选的，形成栅介质层和栅极之后、形成源极和漏极之前还包括：

对所述基底进行轻掺杂P型离子注入，形成轻掺杂源延伸区和轻掺杂漏延伸区，所述轻掺杂源延伸区和轻掺杂漏延伸区位于锗硅沟道两侧、分别与源极区域和漏极区域相接。

可选的，在形成轻掺杂源延伸区和轻掺杂漏延伸区之后，形成源极和漏极之前还包括：

在栅介质层和栅极周围形成侧墙。

与现有技术相比，本发明具有以下优点：

本技术方案利用锗等离子体对基底进行掺杂，在沟道区域形成锗硅沟道，利用锗硅的空穴高迁移率提高沟道区的形成提高器件的性能。

附图说明

图1是本发明具体实施例的形成PMOS晶体管的方法的流程图；

图2a～图2e是本发明具体实施例的形成PMOS晶体管的方法的剖面结构示意图。

具体实施方式

本发明具体实施方式的形成PMOS晶体管的方法，包括：提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；对所述沟道区域进行锗等离子体掺杂(Ge plasma doping)形成锗硅沟道；对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。本发明利用锗等离子体掺杂方法形成锗硅沟道，利用锗硅材料具有高的空穴迁移率的特点，将锗硅(SiGe)材料作为沟道区的材料，就可以大大提高器件的性能。

图1为本发明具体实施例的形成PMOS晶体管的方法的流程图，参考图1，本发明具体实施例的形成PMOS晶体管的方法包括：

步骤S11，提供基底，所述基底为硅基底或绝缘体上硅基底，所述基底上形成有浅沟槽隔离结构，相邻的浅沟槽隔离结构之间为有源区域，所述有源区域包括源极区域、漏极区域以及沟道区域；

步骤S12，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道；

步骤S13，在所述锗硅沟道上依次形成栅介质层和栅极；

步骤S14，对所述基底中的源极区域和漏极区域进行P型离子注入，形成源极和漏极。

图2a～图2e为本发明具体实施例的形成PMOS晶体管的方法的剖面结构示意图，结合参考图1与图2a～图2e详细说明本发明具体实施例的形成PMOS晶体管的方法。

结合参考图1和图2a，执行步骤S11，提供基底10，所述基底10为硅基底或绝缘体上硅基底，所述基底10上形成有隔离结构11，相邻的隔离结构11之间为有源区域12，所述有源区域包括源极区域121、漏极区域123以及沟道区域122。其中有源区域在之后的工艺中用来形成锗硅沟道以及源极和漏极。本发明具体实施例中，利用锗等离子体掺杂基底10中的沟道区域122形成锗硅沟道，因此基底10的上层材料必须为硅材料，一般的，基底10可以为硅基底或绝缘体上硅基底。并且，在本发明的具体实施例中，所述硅基底或绝缘体上硅的硅晶面指数为(110)，锗硅或锗相比硅有6～25倍增强的空穴迁移率，同时(110)面又2倍于(100)面的空穴迁移率，因此采用硅晶面指数为(110)的硅基底或绝缘体上硅基底更增强了PMOS晶体管的性能。

在本发明具体实施例中，隔离结构为浅沟槽隔离结构(STI)，其形成方法为：提供基底10后，对基底10进行离子注入形成阱区，由于本发明形成的晶体管为PMOS晶体管，因此对基底10进行n型掺杂形成n型阱区。在形成阱区后，在基底10的表面上形成图形化的光刻胶层，该图形化的光刻胶层定义出隔离凹槽，之后，以图形化的光刻胶层为掩膜，对基底10进行刻蚀，形成隔离凹槽，最后灰化去除光刻胶。接着，利用化学气相沉积在隔离凹槽内沉积氧化物，且该氧化物填满隔离凹槽，之后对氧化物进行平坦化工艺，去除高出基底10表面的氧化物，形成浅沟槽隔离结构。

在本发明的其他实施例中，隔离结构11也可以为硅局域氧化隔离结构(LOCOS)。

结合参考图1、图2a和图2b，执行步骤S12，对所述沟道区域122进行锗等离子体掺杂形成锗硅沟道132，本发明具体实施例中，所述锗硅沟道132的厚度为5～8nm，该厚度是针对65nm节点的工艺。在本发明具体实施例中，还包括对所述源极区域121和漏极区域123进行锗等离子体掺杂，形成锗硅源极区域131和锗硅漏极区域133。本发明具体实施例中，对所述沟道区域122进行锗等离子体掺杂形成锗硅沟道132，对所述源极区域121和漏极区域123进行锗等离子体掺杂，形成锗硅源极区域131和锗硅漏极区域133包括：在所述基底10表面形成掩膜层，其中掩膜层可以为光刻胶，也可以为本领域技术人员公知的其他掩膜材料；图形化所述掩膜层，暴露出所述有源区域；以所述图形化的掩膜层为掩膜，对所述基底10的有源区域(包括沟道区域122、源极区域121和漏极区域123)进行锗等离子体掺杂，在所述沟道区域122形成锗硅沟道132，在所述源极区域121和漏极区域123分别形成锗硅源极区域131和锗硅漏极区域133，源极区域121对应锗硅源极区域131、漏极区域123对应锗硅漏极区域133；形成锗硅沟道132、锗硅源极区域131和锗硅漏极区域133后，去除图形化后的掩膜层。其中形成锗硅沟道132、锗硅源极区域131和锗硅漏极区域133的方法为：等离化锗使其成为锗等离子体，将等离化后的锗等离子体掺杂在沟道区域122形成锗硅沟道132，在源极区域121形成锗硅源极区域131，在漏极区域123形成锗硅漏极区域133，所述锗等离子体的掺杂剂量为：(9～90)E15atoms/cm²，锗等离子体的掺杂能量为1KeV～4KeV。

在本发明的具体实施例中，在沟道区域形成锗硅沟道时，也在源极区域形成了锗硅源极区域，在漏极区域形成了锗硅漏极区域，即在同一锗等离子体掺杂步骤中，对沟道区域进行锗等离子体掺杂、对源极区域和漏极区域进行锗离子体注入。在本发明的其他具体实施例中，也可以仅在沟道区域形成锗硅沟道，不在源极区域和漏极区域形成锗硅源极区域、锗硅漏极区域。

本发明具体实施例中，形成锗硅沟道132后，还可以在锗硅沟道132上形成硅层，厚度范围3～5nm，可以防止锗硅沟道132的杂质(即锗)扩散。

本发明具体实施例，利用锗等离子体掺杂在基底的沟道区域形成了锗硅沟道，利用锗硅材料具有高的空穴迁移率的特点，将锗硅(SiGe)材料作为沟道区的材料，就可以大大提高器件的性能。并且本发明中的锗等离子体掺杂形成锗硅沟道的方法简单易行。

结合参考图1和图2c，步骤S13，在所述锗硅沟道上依次形成栅介质层14和栅极15。本发明具体实施例中，栅介质层14的材料为氧化硅，但是不限于氧化硅，也可以为本领域技术人员公知的其他材料，例如氮氧化硅、碳氧化硅等。形成栅介质层14的方法为：利用化学气相沉积法在基底的表面上形成介质层，然后利用光刻、刻蚀工艺图形化介质层，去除多余的介质层，仅保留位于锗硅沟道上的介质层，形成栅介质层14。本发明具体实施例中，栅极14的材料为多晶硅，但也不限于多晶硅，也可以为本领域技术人员公知的其他材料，例如掺杂的多晶硅等。形成栅极14的方法为：利用气相沉积方法在基底10和栅介质层14组成的表面上形成多晶硅层，之后利用光刻、刻蚀工艺图形化多晶硅层，保留位于栅介质层14上的多晶硅，形成栅极15。

本发明具体实施例中，形成栅极15后，还包括对源极区域和漏极区域进行轻掺杂形成源极延伸区域和漏极延伸区域(图中未示)，由于对源极区域和漏极区域也进行了锗等离子体掺杂形成了锗硅源极区域131和锗硅漏极区域133，因此进行轻掺杂时，是对锗硅源极区域131和锗硅漏极区域133进行轻掺杂形成源极延伸区域和漏极延伸区域(图中未示)。所述轻掺杂源延伸区和轻掺杂漏延伸区位于锗硅沟道两侧、分别与源极区域和漏极区域相接。在本发明的其他实施例中，也可以不形成源极延伸区域和漏极延伸区域。

形成源极延伸区域和漏极延伸区域后，参考图2d，在栅极15和栅介质层14的周围形成侧墙16，其中侧墙16的材料为氧化硅，但不限于氧化硅，也可以为本领域技术人员公知的其他材料。形成侧墙16的方法为：在基底10以及栅极15的表面上形成氧化硅层，之后，利用干法刻蚀工艺反刻氧化硅层，由于所用的各向异性刻蚀工具使用离子溅射掉了绝大部分氧化硅，因此反刻不需要掩膜。当栅极露出来后，停止反刻。反刻并不是所有的氧化硅都被去除了，栅极15和栅介质层14周围侧壁上保留了氧化硅，栅极15和栅介质层14周围侧壁上的氧化硅为侧墙16。

形成侧墙16后，结合参考图1和图2e、图2d，执行步骤S14，对所述基底10中的源极区域和漏极区域进行P型离子注入，形成源极171和漏极172。在本发明具体实施例中，由于在源极区域和漏极区域分别进行了锗等离子体掺杂形成了锗硅源极区域131和锗硅漏极区域132，因此要对锗硅源极区域131和锗硅漏极区域132进行P型离子注入，形成源极171和漏极172。对锗硅源极区域131和锗硅漏极区域132进行掺杂的P型离子为硼(B)离子。

形成源极、漏极之后，可以进行半导体工艺中的后段工艺，即形成互连结构(包括栓塞以及互连线)，将源极、漏极以及栅极进行互连。由于形成互连线的方法为本领域技术人员公知常识，并且和本发明没有联系，在此不做赘述。

基于以上所述的形成PMOS晶体管的方法，本发明还提供一种形成锗硅沟道的方法，其中形成PMOS晶体管中的步骤S11和步骤S12即为形成锗硅沟道的方法，在此不做赘述。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种形成锗硅沟道的方法，其特征在于，包括：

对所述沟道区域进行锗等离子体掺杂形成锗硅沟道。

2.如权利要求1所述的形成锗硅沟道的方法，其特征在于，在对所述沟道区域进行锗等离子体掺杂形成锗硅沟道步骤中，还包括对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域。

3.如权利要求1所述的形成锗硅沟道的方法，其特征在于，所述锗硅沟道的厚度为5～8nm。

4.如权利要求1所述的形成锗硅沟道的方法，其特征在于，还包括：在锗硅沟道上形成硅层，厚度范围3～5nm。

5.如权利要求1～4任一项所述的形成锗硅沟道的方法，其特征在于，所述锗等离子体的掺杂剂量为：9～90E15atoms/cm²。

6.如权利要求1所述的形成锗硅沟道的方法，其特征在于，所述硅基底或绝缘体上硅的晶面指数为(110)。

7.如权利要求2所述的形成锗硅沟道的方法，其特征在于，对所述沟道区域进行锗等离子体掺杂形成锗硅沟道，对所述源极区域和漏极区域进行锗等离子体掺杂，形成锗硅源极区域和锗硅漏极区域包括：

在所述基底表面形成掩膜层；

图形化所述掩膜层，暴露出所述有源区域；

8.一种形成PMOS晶体管的方法，其特征在于，包括：

利用权利要求1～7任一项所述的方法形成锗硅沟道；

在所述锗硅沟道上依次形成栅介质层和栅极；

9.如权利要求8所述的形成PMOS晶体管的方法，其特征在于，形成栅介质层和栅极之后、形成源极和漏极之前还包括：

10.如权利要求9所述的形成PMOS晶体管的方法，其特征在于，在形成轻掺杂源延伸区和轻掺杂漏延伸区之后，形成源极和漏极之前还包括：

在栅介质层和栅极周围形成侧墙。