KR100613341B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100613341B1 KR100613341B1 KR1020040107886A KR20040107886A KR100613341B1 KR 100613341 B1 KR100613341 B1 KR 100613341B1 KR 1020040107886 A KR1020040107886 A KR 1020040107886A KR 20040107886 A KR20040107886 A KR 20040107886A KR 100613341 B1 KR100613341 B1 KR 100613341B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gate
- ions
- region
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 229910001449 indium ion Inorganic materials 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 33
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 229910052738 indium Inorganic materials 0.000 abstract description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 목적은 반도체 소자의 PMOS 트랜지스터에서 접합영역의 불순물 확산을 최소화하여 누설전류 증가 및 단채널 효과 등을 억제하는 것이다.
본 발명에 따른 반도체 소자는 상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자는 반도체 기판; 기판 상에 순차적으로 형성된 게이트 절연막 및 게이트; 게이트 측벽에 형성된 스페이서; 게이트 양측의 기판 내에 형성되고 제 1 인듐 이온으로 이루어진 엘디디 영역; 및 스페이서 양측의 기판 내에 엘디디 영역보다 깊게 형성되고 제 2 인듐 이온을 포함하는 소오스 및 드레인 영역을 포함한다.
PMOS, 접합영역, 얕은 접합, 인듐, 확산도, 단채널 효과, LDD 영역
Description
도 1a 및 도 1b는 본 발명의 실시예에 따른 반도체 소자의 PMOS 트랜지스터 제조방법을 설명하기 위한 단면도.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 P 채널 모스(P-channel Metal Oxide Semiconductor; PMOS, 이하 PMOS 라 칭함) 트랜지스터 및 그 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따른 최소 설계 선폭 감소로 인해 게이트 크기가 점점 감소하면서 트랜지스터의 채널 길이도 점점 짧아지고 있다.
이에 따라, 예컨대 게이트 길이가 0.25㎛ 이하로 감소하는 경우, 문턱전압(threshold voltage) 감소 및 펀치쓰루(punch through) 현상 등의 단채널 효과(short channel effect)가 발생하여 트랜지스터의 동작 특성이 현저하게 저하된다.
이러한 단채널 효과를 억제하기 위해서는 트랜지스터 제조 시 소오스/드레인 영역 선단에 엘디디(Lightly Doped Drain; LDD, 이하 LDD라 칭함) 영역을 적용하면 서 소오스/드레인 영역과 LDD 영역의 접합영역을 얕은 접합(shallow junction)으로 형성하여야 한다.
그러나, 접합영역을 얕은 접합으로 형성하기 위해서는 불순물의 이온주입 공정 시 이온주입 에너지를 낮게 설정하여야 하기 때문에 장비성능 등의 문제로 인해 비용 증가가 발생하게 된다.
또한, PMOS 트랜지스터에서는 접합영역 형성을 위해 BF2 이온과 보론(B) 이온을 사용하는데, B 이온 자체가 높은 확산도를 가지기 때문에 이온주입 에너지를 낮게 설정하여 이온주입 공정을 수행하더라도 후속 불순물 이온의 활성화를 위한 어닐링(annealing) 공정 시 B 이온이 접합영역의 하면으로 확산하여 접합영역의 깊이를 증가시켜 단채널 효과를 심화시킨다.
또한, B 이온은 접합영역과 산화막인 소자 분리막 경계 부분에서는 소자 분리막 쪽으로 확산하여 경계 부분의 접합 깊이를 현저하게 감소시킴으로써 경계 부분에서 접합영역 표면에 형성되는 실리사이드층과 기판과의 간격을 감소시켜 누설전류가 증가시키고, 접합영역과 채널영역 경계 부분에서는 채널영역 쪽으로 확산하여 채널 길이를 감소시킴으로써 단채널 효과를 더욱 더 심화시킨다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 반도체 소자의 PMOS 트랜지스터에서 접합영역의 불순물 확산을 최소화하여 누설전류 증가 및 단채널 효과 등을 억제하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자는 반도체 기판; 기판 상에 순차적으로 형성된 게이트 절연막 및 게이트; 게이트 측벽에 형성된 스페이서; 게이트 양측의 기판 내에 형성되고 제 1 인듐 이온으로 이루어진 엘디디 영역; 및 스페이서 양측의 기판 내에 엘디디 영역보다 깊게 형성되고 제 2 인듐 이온을 포함하는 소오스 및 드레인 영역을 포함한다.
여기서, 소오스 및 드레인 영역이 B 또는 BF2의 불순물 이온을 더욱 포함할 수 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상에 게이트 절연막과 게이트를 순차적으로 형성하는 단계; 기판으로 제 1 인듐 이온을 이온주입하여 게이트 양측의 기판 내에 엘디디 영역을 형성하는 단계; 게이트 측벽에 스페이서를 형성하는 단계; 및 기판으로 제 2 인듐 이온을 이온주입한 후 불순물 이온을 다시 이온주입하여 스페이서 양측의 기판 내에 엘디디 영역보다 깊게 소오스 및 드레인 영역을 형성하는 단계를 포함한다.
여기서, 제 2 인듐 이온의 이온주입은 1E14 내지 5E14 ions/㎠의 도즈로 수행하고, 불순물 이온은 B 또는 BF2 이온으로 이루어진다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 1a 및 도 1b를 참조하여 본 발명의 실시예에 다른 반도체 소자의 PMOS 트랜지스터 제조방법을 설명한다.
도 1a를 참조하면, N형 반도체 기판(10)에 소자 분리막(20)을 형성하여 PMOS 트랜지스터가 형성될 액티브 영역을 정의한다. 여기서, 반도체 기판(10)은 실리콘 기판으로 이루어지고, 소자 분리막(20)은 얕은 트렌치 소자분리(shallow trench isolation; STI) 공정으로 형성하는 것이 바람직하나, 국부적 산화(local oxidation of silicon; LOCOS) 공정에 의해 형성하는 것도 가능하다.
그 다음, 기판(10)의 액티브 영역 상에 게이트 절연막(30)과 게이트(40)를 순차적으로 형성한다. 여기서, 게이트 절연막(30)은 열산화 공정에 의해 산화막으로 형성하고, 게이트(40)는 폴리실리콘막, 폴리실리콘막과 금속막의 적층막 또는 폴리실리콘막과 금속실리사이드막의 적층막을 형성한 후 포토리소그라피 및 식각공정에 의해 패터닝하여 형성한다.
그 후, 게이트(40)를 마스크로하여 기판(10)으로 제 1 인듐(In) 이온(50)을 이온주입하여 게이트(40) 양측의 기판(10) 내에 P- LDD 영역(51, 52)을 형성한다. 이때, 이온주입 에너지는 트랜지스터의 특성에 따라 달라질 수 있다.
즉, In 이온은 약 115 정도로 질량(mass)이 크고 확산도가 낮아 B 이온과 달리 온도가 높더라도 거의 이동하지 않는다.
또한, 도시되지는 않았지만, 제 1 In 이온(50)의 이온주입을 수행하기 전에 게이트(40) 형성을 위한 식각 공정에 의해 야기되는 손상 등을 회복시키기 위해 산 화공정을 수행하여 게이트(40) 측벽에 산화막을 형성할 수 도 있다.
도 1b를 참조하면, 게이트(40)를 덮도록 기판(10) 전면 상에 스페이서 물질로서 질화막 또는 산화막/질화막 등의 절연막을 증착하고, 비등방성 식각에 의해 식각하여 게이트(40) 측벽에 스페이서(60)를 형성한다. 여기서, 스페이서 물질의 산화막으로는 TEOS(Tetra Ethyl Ortho Silicate)막을 사용한다.
그 다음, 게이트(40) 및 스페이서(60)를 마스크로하여 기판(10)으로 제 2 In 이온을 이온주입한 후, 다시 통상의 P형 불순물 이온, 바람직하게 B 또는 BF2 이온(70)을 이온주입하여, 스페이서(60) 양측의 기판(10) 내에 LDD 영역(51, 52)보다 깊은 P＋ 소오스/드레인 영역(71, 72)을 형성하여, LDD 영역(51, 52)과 소오스/드레인 영역(71, 72)으로 이루어진 접합영역을 형성한다.
이때, 제 2 In 이온의 이온주입은 통상의 소오스/드레인 이온주입 시의 도즈(dose)보다 낮은 도즈, 바람직하게 1E14 내지 5E14 ions/㎠의 도즈로 수행하는데, 이는 In 이온의 질량이 커서 고농도로 이온주입 할 경우 기판(10) 내에 결함을 발생할 가능성이 높고 기판(10) 내에서 용해도가 낮아 후속 어닐링 공정 시 활성화되지 않을 가능성이 높기 때문이다.
또한, 제 2 In 이온의 이온주입 후 B 또는 BF2 이온(70)을 주입하기 때문에 In 이온으로 인해 소오스/드레인 영역(71, 72)의 저항이 높아지는 것을 방지할 수 있다.
그 후, 기판(10) 내에 주입된 불순물 이온들의 활성화를 위해 어닐링 공정을 수행한다. 이때, LDD 영역(51, 52)이 In 이온으로 이루어지고 소오스/드레인 영역(71, 72)이 In 이온을 포함함에 따라, 불순물 이온의 측면 및 하면 확산이 최소화될 수 있다. 이에 따라, 접합영역과 소자 분리막(20) 경계면에서의 접합 깊이 감소로 인해 야기되는 누설전류 발생 및 채널 부근에서의 접합 깊이 증가 및 채널 길이 감소로 인해 야기되는 극심한 단채널 효과 등을 방지할 수 있다.
상술한 바와 같이, 본 발명은 PMOS 트랜지스터에서 접합영역의 LDD 영역과 소오스/드레인 영역을 큰 질량 및 낮은 확산도를 가지는 In 이온으로 형성함으로써 접합영역의 불순물 확산을 최소화할 수 있다.
이에 따라, 불순물 확산에 의한 누설전류 발생 및 극심한 단채널 효과 등을 방지할 수 있다.
그 결과, 고집적 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
Claims (5)
- 반도체 기판;상기 기판 상에 순차적으로 형성된 게이트 절연막 및 게이트;상기 게이트 측벽에 형성된 스페이서;상기 게이트 양측의 상기 기판 내에 형성되고 제 1 인듐 이온으로 이루어진 엘디디 영역; 및상기 스페이서 양측의 상기 기판 내에 상기 엘디디 영역보다 깊게 형성되고, B 및 BF2 어느 하나의 불순물 이온과 제 2 인듐 이온을 포함하는 소오스 및 드레인 영역을 포함하는 반도체 소자.
- 삭제
- 반도체 기판 상에 게이트 절연막과 게이트를 순차적으로 형성하는 단계;상기 기판으로 제 1 인듐 이온을 이온주입하여 상기 게이트 양측의 상기 기판 내에 엘디디 영역을 형성하는 단계;상기 게이트 측벽에 스페이서를 형성하는 단계; 및상기 기판으로 제 2 인듐 이온을 이온주입한 후 B 및 BF2 어느 하나의 불순물 이온을 다시 이온주입하여 상기 스페이서 양측의 상기 기판 내에 상기 엘디디 영역보다 깊게 소오스 및 드레인 영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제 3 항에 있어서,상기 제 2 인듐 이온의 이온주입은 1E14 내지 5E14 ions/㎠의 도즈로 수행하는 반도체 소자의 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107886A KR100613341B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040107886A KR100613341B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060068937A KR20060068937A (ko) | 2006-06-21 |
| KR100613341B1 true KR100613341B1 (ko) | 2006-08-21 |
Family
ID=37163177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040107886A KR100613341B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100613341B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165453A (zh) * | 2011-12-12 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 高介电金属栅mos及其制造方法 |
-
2004
- 2004-12-17 KR KR1020040107886A patent/KR100613341B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165453A (zh) * | 2011-12-12 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 高介电金属栅mos及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060068937A (ko) | 2006-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090011561A1 (en) | Method of fabricating high-voltage mos having doubled-diffused drain | |
| JP2005167252A (ja) | 集積回路構造体 | |
| KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| KR100710194B1 (ko) | 고전압 반도체소자의 제조방법 | |
| KR100596444B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2003086807A (ja) | 電界効果トランジスタの製造方法 | |
| KR100806790B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
| KR100613341B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101450436B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| US7646057B2 (en) | Gate structure with first S/D aside the first gate in a trench and the second gate with second S/D in the epitaxial below sides of the second gate on the first gate | |
| JP2007288051A (ja) | 半導体装置及びその製造方法 | |
| KR20080062030A (ko) | 모스펫 소자의 형성 방법 | |
| KR100818521B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100623328B1 (ko) | 반도체 소자의 ｃｍｏｓ 트랜지스터 제조 방법 | |
| JP2003163220A (ja) | 半導体装置の製造方法 | |
| JP2007027176A (ja) | 半導体装置及びその製造方法 | |
| KR100271801B1 (ko) | 반도체장치의 제조방법 | |
| KR100529449B1 (ko) | 반도체 소자의 모스 트랜지스터 제조 방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100458770B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2005032997A (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100679810B1 (ko) | 보론의 침투가 방지된 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |